CN102694530A

CN102694530A - 运载火箭惯性平台的脉冲信号测试装置

Info

Publication number: CN102694530A
Application number: CN2012101473662A
Authority: CN
Inventors: 蔡远文; 姚静波; 辛朝军; 程龙; 李岩; 解维奇; 张宇; 王�华
Original assignee: 蔡远文
Priority date: 2012-05-11
Filing date: 2012-05-11
Publication date: 2012-09-26

Abstract

本发明公开了一种运载火箭惯性平台的脉冲信号测试装置，包括带有扩展插槽的脉冲隔离调理板，其上设置有多路脉冲隔离调理电路，用于将对应输入的脉冲信号进行电气隔离，然后调理转换成0～5V的数字逻辑电平；FPGA，其内设置的各个计数器用于将对应输入通道的数字逻辑电平进行独立计数，并在设定的时间间隔将自身计数数据同时锁存到与输入通道对应的锁存器内；PCI总线控制器，与FPGA采用握手模式通讯，通过FPGA的数据总线将各个锁存器当前存储的数据并行读入自身FIFO；上位机，按照cPCI总线协议的方式从PCI总线控制器的FIFO中获取数据。本发明的运载火箭惯性平台的脉冲信号测试装置具有很好的扩展性和实时性。

Description

运载火箭惯性平台的脉冲信号测试装置

技术领域

本发明涉及脉冲信号测试技术，尤其涉及一种运载火箭惯性平台的脉冲信号测试装置。

背景技术

运载火箭惯性平台输出的火箭姿态信号通常为脉冲信号，对于这种脉冲信号需要进行计数采集以便于分析跟踪火箭姿态。目前对于火箭惯性平台的脉冲信号的采集，常采用通用的计数板卡，例如凌华科技有限公司的cPCI-8554多功能计数/定时器卡，NI公司的PXI-6602、PXI-6608、PXI-6624卡，阿尔泰科技发展有限公司的CPI-2390光隔离计数器卡等。上述各类计数器卡的基本原理相同：即通过软件设置，设定计算机读取数据的时间间隔，时间间隔的计算由计数器板上的定时器完成，定时器通过对板上晶振发出的周期信号进行计数完成定时功能，当定时器计时到预定时间间隔时向计算机发送中断请求，计算机接到该请求后，以扫描的方式逐个读取各个独立计数器的计数值，但此时计数器仍在计数状态，由于他们无计数值锁存功能，计数数据将出现一定的系统误差，即实时性较差。

此外，现有计数器卡的通道数较少无法满足更多通道的测试要求，当需要进行更多通道测试时，现有计数器卡大都通过多卡协同的方式扩展其测试通道个数。然而，这种方法一方面导致了测试系统体积的增加，不符合航天系统测试设备小型化的要求。另一方面，由于各计数器卡均自带用以产生时钟信号的晶振，但由于固有原因，各晶振的频率均有所不同，为了使各个协同计数器卡同步工作，必须通过软件设置和硬件连线，将一块卡上的晶振作为时间基准，并将该时间基准引出至其他各卡的外部时钟通道。此外，通过这种方式的通道扩展，相当于一块计数器卡增加了更多通道，因此在计算机逐个读取各通道计数值时，所需要的时间更多，因此系统误差将会进一步增大。

发明内容

本发明的目的在于提供一种扩展性好且在扩展通道的同时不降低实时性的运载火箭惯性平台的脉冲信号测试装置。

为达到上述目的，本发明提供了一种运载火箭惯性平台的脉冲信号测试装置，包括：

带有扩展插槽的脉冲隔离调理板，其上设置有多路脉冲隔离调理电路，用于将对应输入的脉冲信号进行电气隔离，然后调理转换成0～5V的数字逻辑电平；

FPGA，其内设置的各个计数器用于将对应输入通道的数字逻辑电平进行独立计数，并在设定的时间间隔将自身计数数据同时锁存到与输入通道对应的锁存器内；

PCI总线控制器，与所述FPGA采用握手模式通讯，通过所述FPGA的数据总线将各个所述锁存器当前存储的数据并行读入自身FIFO；

上位机，按照cPCI总线协议的方式从所述PCI总线控制器的FIFO中获取数据。

本发明的运载火箭惯性平台的脉冲信号测试装置中，FPGA内设置的各个计数器将对应输入通道的数字逻辑电平进行独立计数，并在设定的时间间隔将自身计数数据同时锁存到与输入通道对应的锁存器内，PCI总线控制器则与FPGA采用握手模式通讯，通过FPGA的数据总线将各个锁存器当前存储的数据并行读入自身FIFO。因此，保证了各通道的所有计数数据均为设定的同一时刻的计数值，从而避免了现有技术中在依次读取计数器结果过程中产生的实时性误差。此外，本发明的运载火箭惯性平台的脉冲信号测试装置可以完成多路脉冲计数信号的测量，由于设有相应扩展插槽，当需要扩展测试通道时，可以将超出的脉冲信号接入扩展脉冲信号隔离调理板，然后直接接于原脉冲隔离调理板的扩展插槽上即可完成，从而避免了现有技术中在进行测量通道扩展时所必须面对的多卡协同时钟难以统一和实时性进一步变差的问题，即在扩展通道的同时不降低实时性。

附图说明

图1为本发明的运载火箭惯性平台的脉冲信号测试装置的结构示意图；

图2为本发明的运载火箭惯性平台的脉冲信号测试装置中一路脉冲隔离调理电路的电路原理图；

图3为本发明的运载火箭惯性平台的脉冲信号测试装置的在握手模式下的数据读取时序图。

具体实施方式

下面结合附图对本发明的具体实施方式进行详细描述：

参考图1所示，本实施例的运载火箭惯性平台的脉冲信号测试装置包括带有扩展插槽的脉冲隔离调理板、型号为A3P 600的FPGA、型号为PLX9054的PCI总线控制器和上位机等。其中，带有扩展插槽的脉冲隔离调理板上设置有32路独立的脉冲隔离调理电路，各路脉冲隔离调理电路用于将对应输入的脉冲信号进行电气隔离，然后调理转换成0～5V的数字逻辑电平；FPGA内设置的各个计数器用于将对应输入通道的数字逻辑电平进行独立计数，并在设定的时间间隔（例如40ms，具体可根据需要调整）将自身计数数据同时锁存到与输入通道对应的锁存器内等待被读取，计数采集和锁存功能的实现可由烧制于该FPGA中的VHDL程序设计完成；PCI总线控制器与FPGA采用握手模式通讯，通过FPGA的数据总线将各个锁存器当前存储的数据并行读入自身FIFO；上位机按照cPCI总线协议的方式从PCI总线控制器的FIFO中获取数据。

其中，数据由PCI总线控制器从FPGA读取的过程中，可以通过VHDL程序设置握手模式。在握手模式下，可以较好的保证测试数据在读取过程中的数据完整性。结合图3所示，FPGA中的计数采集部分（即计数器和锁存器）完成计数值锁存后，按照数据所对应的测试通道，将数据的通道地址信息和计数值放置在数据总线上完成数据准备，然后向PCI总线控制器发送数据读取请求信号Req，当PCI总线控制器接收到FPGA发送的Req=1后，开始自数据总线读取数据到自身FIFO中，数据读取后，向FPGA发送握手信号Ack=1，FPGA接到握手信号后，将Req复位，PCI总线控制器检测到Req=0信号后，将握手信号复位，准备开始下一个通道计数数据的读取，当所有32个通道的数据读取过程结束后，数据总线置高阻状态，地址置为首地址0000，等待进行下一个40ms计数数据的读取过程。由此可见，本实施例的运载火箭惯性平台的脉冲信号测试装置可以保证各通道的所有计数数据均为设定的同一时刻的计数值，从而避免了现有技术中在依次读取计数器结果过程中产生的实时性误差。此外，本实施例可以完成32路脉冲计数信号的高可靠测量，由于设有相应扩展插槽，最多可扩展至96路。当测试通道大于32路时，可以将超出的脉冲信号接入扩展脉冲信号隔离调理板，然后直接接于本实施例的脉冲隔离调理板的扩展插槽上即可完成，从而避免了现有技术中在进行测量通道扩展时所必须面对的多卡协同时钟难以统一和实时性进一步变差的问题，可以方便地实现通道扩展。

参考图2所示，每路脉冲隔离调理电路包括型号为TLP114A的光耦、电容C1、二极管D1、电阻R1、电阻R2和反相器，光耦的第1引脚通过电阻R1作为正极输入端，光耦的第3引脚作为负极输入端，电容C1和二极管D1并接于光耦的第1引脚和第3引脚之间，且二极管D1的输入端和输出端分别对应与光耦的第3引脚和第1引脚相连，光耦的第6引脚接+5V且通过电阻R2与其第5引脚连接在一起与反相器的输入端相连，反相器的输出端作为信号输出端，光耦的第4引脚接地。当输入为高电平时，光耦内部的光敏三极管导通，其引脚5输出低电平，当输入为低电平时，光耦内部的光敏三极管截止，其引脚5因为电阻R2的上拉作用输出高电平。引脚5输出的信号经反相后可与输入信号同相，并使脉冲信号的边缘变得整齐，便于计数器识别。

此外，在使用过程中，可能会发生PCI总线控制器由于某种原因无法在设计时间内读取数据的情况，此时PCI总线控制器将无法向FPGA发送正常的握手信号，致使FPGA的读取请求信号Req无法复位，从而不能向上位机持续地提供有效计数信号，导致测试失败。为了保证在使用过程中的可靠性，本实施例在VHDL程序设计中对工作过程中可能出现的上述异常情况进行了处理：当读操作发生异常时，由FPGA向其数据输出模块发出数据读取超时指令，将数据读取地址强制置零，并开始重新进行数据读操作。具体的设计方法为：

在FPGA内部生成一个计时器，用于FPGA与PCI总线控制器通讯时进行传输异常处理，计时周期设定为一个固定的“正常读取周期”。由于在正常的数据读取过程中，从开始进入数据读取进程到将某一指定地址单元的数据读取，需要的时间为5个时钟周期，读完全部32个地址的时间为160个时钟周期。设计中考虑到数据接收时间的不确定性，适当放宽读数时间，将“正常读取周期”的最长允许时间设置为640个时钟周期。计时器在每次读数操作开始时启动，若数据读取进程能够在“正常读取周期”内完成，则视为正常工作。当数据读取进程的工作时间超过“正常读取周期”时，则视为异常情况出现，此时，需使数据读取进程放弃当前的读数操作，并将读取数据地址强制置为初始地址00000，重新开始进行读数据操作。中止传输只影响本次上传数据，不影响计数器累计数据，在新一轮数据接收时即可获得正确数据。由于异常情况处理过程的加入，当异常情况发生时，输出到数据总线的数据顺序将会发生改变，为了保证上位机在数据处理过程中能够对来自不同输入端口的数据进行区分，程序设计中将数据读取操作时的地址信息也同时放到了数据总线上，即DataBus<=addr&s_ram(addr)。

以上的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。

Claims

1.一种运载火箭惯性平台的脉冲信号测试装置，其特征在于，包括：

2.根据权利要求1所述的运载火箭惯性平台的脉冲信号测试装置，其特征在于，每路脉冲隔离调理电路包括型号为TLP114A的光耦、电容C1、二极管D1、电阻R1、电阻R2和反相器，光耦的第1引脚通过电阻R1作为正极输入端，光耦的第3引脚作为负极输入端，电容C1和二极管D1并接于光耦的第1引脚和第3引脚之间，且二极管D1的输入端和输出端分别对应与光耦的第3引脚和第1引脚相连，光耦的第6引脚接+5V且通过电阻R2与其第5引脚连接在一起与反相器的输入端相连，反相器的输出端作为信号输出端，光耦的第4引脚接地。

3.根据权利要求1所述的运载火箭惯性平台的脉冲信号测试装置，其特征在于，所述FPGA的型号为A3P 600，所述PCI总线控制器的型号为PLX9054。

4.根据权利要求1所述的运载火箭惯性平台的脉冲信号测试装置，其特征在于，所述设定的时间间隔为40ms。

5.根据权利要求1所述的运载火箭惯性平台的脉冲信号测试装置，其特征在于，所述FPGA内部生成有一个计时器，用于所述FPGA与所述PCI总线控制器通讯时进行传输异常处理，其计时周期设定为一个固定的正常读取周期，当数据读取进程的工作时间超过所述正常读取周期时，由所述FPGA向其数据输出模块发出数据读取超时指令，将数据读取地址强制置零，并开始重新进行数据读操作。