CN102542976A

CN102542976A - 一种触发源极驱动器的方法及显示器

Info

Publication number: CN102542976A
Application number: CN2012100286353A
Authority: CN
Inventors: 吴孟儒; 钟竣帆; 何宇玺
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2011-11-11
Filing date: 2012-02-07
Publication date: 2012-07-04
Also published as: TWI447691B; TW201320037A

Abstract

一种触发源极驱动器的方法及显示器，N个源极驱动器的每一源极驱动器包含一计数器与一识别单元。该方法包含设定该识别单元，使该源极驱动器具有一组特定代号；根据一触发信号触发一第一个源极驱动器与该计数器；及当一第K个源极驱动器的计数器的计数与该第K个源极驱动器的该组特定代号相符时，触发该第K个源极驱动器。其中K≤N。

Description

一种触发源极驱动器的方法及显示器

技术领域

本发明涉及一种触发源极驱动器的方法，尤指一种通过源极驱动器内的计数器的计数循序触发源极驱动器的方法。

背景技术

在目前的液晶显示器(liquid crystal display，LCD)中，点对点或总线(BUS)的数据传输方式已被广泛地运用，以使液晶显示器可根据接收到的数据产生画面。请参考图1，图1为公知液晶显示器100进行信号传输的示意图。如图1所示，液晶显示器100包含时序控制器140及源极驱动器SD₁、SD₂、SD₃及SD₄。时序控制器140耦接于源极驱动器SD₁至SD₄，用以对源极驱动器SD₁至SD₄提供数据Data及时钟脉冲信号Clock。当源极驱动器SD₁接收到高电位的起始脉冲信号DIO时，源极驱动器SD₁会开始接收时序控制器140传来的数据。当源极驱动器SD₁接收完数据时，会传送高电位的起始脉冲信号DIO给源极驱动器SD₂，使源极驱动器SD₂开始接收数据。通过上述方法，可使源极驱动器SD₁至SD₄循序地接收数据。

然而，当起始脉冲信号DIO在源极驱动器之间作传输时，起始脉冲信号DIO容易耦合外部电路的信号而产生噪声，使起始脉冲信号DIO的波形产生波动(ripple)。当上述波动现象严重时，可能导致源极驱动器对起始脉冲信号DIO作出错误的逻辑判断，而无法正确地接收数据，使液晶显示器100的画面有失真的情形。例如当传至下一级源极驱动器的起始脉冲信号DIO的电位为低电位时，若是外部电路的信号有严重的干扰现象，则下一级源极驱动器可能会将低电位的起始脉冲信号DIO误判为高电位，而错误地开始接收数据。请参考图2，图2为源极驱动器SD₂错误地判断源极驱动器SD₁传来的起始脉冲信号DIO的示意图。波形10为外部电路的控制信号，波形20为源极驱动器SD₁输出的起始脉冲信号DIO，波形30为源极驱动器SD₂接收的起始脉冲信号DIO，如波形20所示，源极驱动器SD₁输出的起始脉冲信号DIO为一方波，然而起始脉冲信号DIO在传输至源极驱动器SD₂的过程中却受到外部电路的控制信号影响，而使源极驱动器SD₂收到的起始脉冲信号DIO具有噪声40，源极驱动器SD₂便因噪声40过大而错误地再次接收数据，造成液晶显示器100画面的失真。

发明内容

本发明的一实施例提供一种触发源极驱动器的方法，N个源极驱动器的每一源极驱动器包含一计数器与一识别单元。该方法包含设定该识别单元，使该源极驱动器具有一组特定代号；根据一触发信号触发一第一个源极驱动器与该计数器；及当一第K个源极驱动器的计数器的计数与该第K个源极驱动器的该组特定代号相符时，触发该第K个源极驱动器。其中N与K为正整数，且K≤N，N＞1。

本发明的另一实施例提供一种显示器，包含一显示面板及N个源极驱动器。该N个源极驱动器耦接于该显示面板，用以对该显示面板提供数据信号，每一源极驱动器包含一计数器及一识别单元。该计数器用以计数，且该识别单元用以设定一组特定代号。其中当一第一个源极驱动器与该计数器被一触发信号触发时，该计数器会开始计数，且当一第K个源极驱动器的计数器的计数与该第K个源极驱动器的该组特定代号相符时，该第K个源极驱动器会被触发。其中N与K为正整数，且K≤N，N＞1。

通过本发明所提供的装置及方法，显示器中的源极驱动器所接收到的触发信号将不会耦合到外部电路的噪声，而避免有逻辑误判的情形发生，进而可准确地接收数据，使显示面板产生的画面不会有失真的情形。

附图说明

图1为公知液晶显示器进行信号传输的示意图；

图2为图1的源极驱动器错误地接收起始脉冲信号的示意图；

图3为本发明显示器进行信号传输的示意图；

图4为本发明显示器源极驱动器循序接收信号的示意图；

图5为本发明源极驱动器计数器的架构图。

其中，附图标记

10、20、30波形 40噪声

100液晶显示器 200显示器

220显示面板 242触发信号产生器

244时钟脉冲信号产生器 246分频器

250计数器 260识别单元

140、240时序控制器 Data数据

Clock时钟脉冲信号 SD₁、SD₂、SD₃、SD₄、SD_N源极驱动器

DIO 起始脉冲信号 DIO_TRIGGER触发信号

CLK2第二时钟脉冲信号 CLK1第一时钟脉冲信号

DFF1至DFF8 D型触发器 Q1至Q8输出位

CLK时钟脉冲端 D控制端

Q输出端 QB反相输出端

RST 重置信号 SR₁至SR₈₀移位寄存器

具体实施方式

请参考图3，图3为本发明显示器200进行信号传输的示意图。如图2所示，显示器200包含显示面板220、源极驱动器SD₁至SD_N及时序控制器240。源极驱动器SD₁至SD_N耦接于显示面板220，用以对显示面板220提供数据信号。其中N为正整数，N＞1。每一源极驱动器包含计数器250用以计数，及识别单元260用以设定一组特定代号。该识别单元260的设定方法可以采用脚位设定，也就是所谓的二元设定方式，举例来说如果设定为00则为第一颗，设定为01则为第二颗依此类推又或者可以采用预先写入存储器的方式若设定为第一颗则在存储器中的特定位址写入00，第二颗则为01依此类推，诸如此类的设定方式为本领域技术人员可以了解的设定方式。时序控制器240耦接于源极驱动器SD₁至SD_N，且包含触发信号产生器242、时钟脉冲信号产生器244及分频器246。触发信号产生器242用以产生触发信号DIO_TRIGGER。时钟脉冲信号产生器244用以产生第二时钟脉冲信号CLK2。当源极驱动器SD₁至SD_N的计数器250被触发信号DIO_TRIGGER触发时，计数器250会开始计数，且当第K个源极驱动器SD_K的计数器250的计数与第K个源极驱动器SD_K上识别单元260所设定的特定代号相符时，第K个源极驱动器SD_K会被触发，K为不大于N的正整数。例如，若每个源极驱动器各包含80个移位寄存器(shiftregister)SR₁至SR₈₀，且源极驱动器SD₁、SD₂、...、SD_N的识别单元260的特定代号分别设定为1、81、...、(80*(N-1)+1)，因此当计数器250计数到1时，源极驱动器SD₁会被触发而使其移位寄存器SR₁至SR₈₀开始循序取样数据；当计数器250计数到81时，源极驱动器SD₂会被触发而使其移位寄存器SR₁至SR₈₀开始循序取样数据；当计数器250计数到(80*(N-1)+1)时，源极驱动器SD_N会被触发而使其移位寄存器SR₁至SR₈₀开始循序取样数据。分频器246根据源极驱动器数据接收端的接脚数将时钟脉冲信号产生器244所产生的第二时钟脉冲信号CLK2分频以产生第一时钟脉冲信号CLK1。在显示器200中，每一源极驱动器包含多个移位寄存器，用以在源极驱动器被触发后，根据第一时钟脉冲信号依序对影像数据进行取样。

请参考图4，图4为本发明显示器200中源极驱动器SD₁至SD_N循序接收信号的示意图。如图4所示，源极驱动器SD₁至SD_N接收触发信号DIO_TRIGGER及分频过的第一时钟脉冲信号CLK1，当第K个源极驱动器SD_K的计数器250的计数与第K个源极驱动器SD_K的特定代号相符时，则触发第K个源极驱动器SD_K，以使源极驱动器SD₁至SD_N循序接收数据。每一源极驱动器分别接收触发信号DIO_TRIGGER及第一时钟脉冲信号CLK1，以根据触发信号DIO_TRIGGER及第一时钟脉冲信号CLK1决定何时开始接收时序控制器240传来的数据。在图4中，源极驱动器SD₁至SD_N以二数据对(datapair)的方式接收由时序控制器240传来的数据。例如，当时序控制器240预将480个通道(channel)的数据传至源极驱动器SD₁至SD_N时，每一通道包含8位(bit)的数据，且每一数据对设置为可同时接收3个通道的数据，因此每个源极驱动器一次可接收6个通道的数据，亦即每个源极驱动器数据接收端的接脚数设置为可同时接收6个通道的数据，故每个源极驱动器共需要80个移位寄存器SR₁至SR₈₀来接收时序控制器240传来480个通道的数据。当源极驱动器SD₁接收到触发信号DIO_TRIGGER，且源极驱动器SD₁接收到的第一时钟脉冲信号CLK1与源极驱动器SD₁的特定代号相符时，源极驱动器SD₁中的移位寄存器SR1至SR80会循序取样数据。当源极驱动器SD₁的移位寄存器SR80完成取样数据，此时源极驱动器SD₂接收到的第一时钟脉冲信号CLK1会与源极驱动器SD₂的特定代号相符，使源极驱动器SD₂中的移位寄存器SR1至SR80开始取样数据。因此，源极驱动器SD₁至SD_N所接收到的触发信号DIO_TRIGGER将不会耦合到外部电路的噪声，而避免有逻辑误判的情形发生，进而可准确地取样数据。在本实施例中为方便说明，仅列举源极驱动器以二数据对的方式接收由时序控制器240传来的480个通道数据，但本发明的源极驱动器不限定仅以二数据对的方式接收由时序控制器240传来的数据，亦不限定时序控制器240一次只传送480个通道数据，此外，每个源极驱动器数据接收端的接脚数也可根据实际需求作不同数量的设置，任何对本实施例中时序控制器240传送数据及源极驱动器接收数据的方式所做的均等变化与修饰，皆应属本发明的涵盖范围。

请参考图5，图5为本发明源极驱动器的计数器250的架构图。如图5所示，计数器250包含8个D型触发器(D-type Flip Flop)DFF1至DFF8，每一D型触发器包含时钟脉冲端CLK、控制端D、输出端Q及反相输出端QB，且耦接至重置信号RST，以重置D型触发器DFF1至DFF8上的时钟脉冲信号。控制端D耦接至反相输出端QB。D型触发器DFF1的时钟脉冲端CLK用以接收第一时钟脉冲信号CLK1的反相信号，D型触发器DFF2至DFF8的时钟脉冲端CLK分别耦接于D型触发器DFF1至DFF7的输出端Q。D型触发器DFF1至DFF8的输出端Q用以产生输出位Q₁至Q₈以提供计数至源极驱动器SD₁至SD_N，当第K个源极驱动器SD_K的计数器250的计数与第K个源极驱动器SD_K的识别单元260所产生的特定代号相符时，则触发第K个源极驱动器SD_K。在本实施例中为方便说明，仅以计数器250包含8个D型触发器来举例，但本发明的计数器250亦可设置为包含其他数目的D型触发器，而并不设限于仅包含8个D型触发器，且计数器250亦可设置为包含别种类型的触发器。

通过本发明所提供的装置及方法，显示器中200的源极驱动器所接收到的触发信号DIO_TRIGGER将不会耦合到外部电路的噪声，而避免有逻辑误判的情形发生，进而可准确地接收数据，使显示面板220产生的画面不会有失真的情形。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种触发源极驱动器的方法，其特征在于，N个源极驱动器的每一源极驱动器包含一计数器与一识别单元，该方法包含：

设定该识别单元，使该源极驱动器具有一组特定代号；

根据一触发信号触发一第一个源极驱动器与该计数器；及

当一第K个源极驱动器的计数器的计数与该第K个源极驱动器的该组特定代号相符时，触发该第K个源极驱动器；

其中N与K为正整数，且K≤N，N＞1。

2.根据权利要求1所述的方法，其特征在于，另包含当触发该第K个源极驱动器之后，根据一第一时钟脉冲信号依序触发该第K个源极驱动器的多个移位寄存器。

3.根据权利要求2所述的方法，其特征在于，另包含将一第二时钟脉冲信号分频以产生该第一时钟脉冲信号。

4.根据权利要求3所述的方法，其特征在于，其中将该第二时钟脉冲信号分频以产生该第一时钟脉冲信号，系为根据该源极驱动器之数据接收端的接脚数将该第二时钟脉冲信号分频以产生该第一时钟脉冲信号。

5.一种显示器，其特征在于，包含：

一显示面板；及

N个源极驱动器，耦接于该显示面板，用以对该显示面板提供数据信号，每一源极驱动器包含：

一计数器，用以计数；及

一识别单元，用以设定一组特定代号；

其中当一第一个源极驱动器与该计数器被一触发信号触发时，该计数器会开始计数，且当一第K个源极驱动器的计数器的计数与该第K个源极驱动器的该组特定代号相符时，该第K个源极驱动器会被触发；及

其中N与K为正整数，其K≤N，N＞1。

6.根据权利要求5所述的显示器，其特征在于，其中该计数器包含多个串接的触发器。

7.根据权利要求6所述的显示器，其特征在于，其中这些触发器为多个D型触发器。

8.根据权利要求5所述的显示器，其特征在于，其中该第K个源极驱动器包含多个移位寄存器，用以于该第K个源极驱动器被触发后，根据一第一时钟脉冲信号依序对影像数据进行取样。

9.根据权利要求5所述的显示器，其特征在于，另包含一时序控制器，耦接于该N个源极驱动器，该时序控制器包含：

一触发信号产生器，用以产生该触发信号；

一时钟脉冲信号产生器，用以产生一第二时钟脉冲信号；及

一分频器，用以将该第二时钟脉冲信号分频以产生该第一时钟脉冲信号。