CN108320706A - 驱动装置、驱动方法及显示系统 - Google Patents

驱动装置、驱动方法及显示系统 Download PDF

Info

Publication number
CN108320706A
CN108320706A CN201810375329.4A CN201810375329A CN108320706A CN 108320706 A CN108320706 A CN 108320706A CN 201810375329 A CN201810375329 A CN 201810375329A CN 108320706 A CN108320706 A CN 108320706A
Authority
CN
China
Prior art keywords
phy
signal
deserializers
mipi
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810375329.4A
Other languages
English (en)
Inventor
沈利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810375329.4A priority Critical patent/CN108320706A/zh
Priority to PCT/CN2018/090428 priority patent/WO2019205236A1/zh
Priority to US16/080,548 priority patent/US11024213B2/en
Publication of CN108320706A publication Critical patent/CN108320706A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种驱动装置、驱动方法及显示系统，所述驱动装置包括：RGB模块、第一协议处理模块及第二协议处理模块、选择器、第一解串器及第二解串器、若干发射器及若干连接端子。本发明能够利用两种通信方式实现驱动，减少了通信接口和电路规模，降低了成本。

Description

驱动装置、驱动方法及显示系统
技术领域
本发明涉及驱动显示技术领域，特别是涉及一种驱动装置、驱动方法及显示系统。
背景技术
MIPI联盟，即移动产业处理器接口(Mobile Industry Processor Interface简称MIPI)联盟，由其确定的通信接口标准被用于主机和外围设备之间的通信。
目前便携式终端设备和显示模块的通信最典型的为MIPI D-PHY(MobileIndustry Processor Interface D-PHY)(Mobile Industry Processor Interface D-PHY)，其由一对差分时钟信号和一对以上四对以下差分数据信号进行通信，按照1.5Gpbs/Lane计算，MIPI D-PHY 1Port可支持到分辨率为1080*3*1920的显示模块。
MIPI C-PHY(Mobile Industry Processor Interface C-PHY)是近年来满足高分辨率的显示模块的驱动而新规定的高速通信接口，其使用三条信号线来进行通信，三条信号线分别传输高、中、低三值信号，时钟信号被埋入到三值信号中。MIPI C-PHY每通道(Lane)的传输速率(data rate)可达到2.85Gbps，每通道的速率约是MIPI D-PHY的2倍，可支持到更高分辨率的显示模块。
对于高分辨率的显示模块驱动来说，IC供应商也在积极的开发MIPI C-PHY和MIPID-PHY 1port以上的Driver IC，以应对高精细化的显示模块。所以，需要利用MIPI D-PHY和MIPI C-PHY通信的驱动装置来灵活应对。最简单的方法是利用MIPI D-PHY通信的驱动装置和利用MIPI C-PHY通信的驱动装置独立驱动显示模块，或者将这二者的通信模块独立的集成到驱动装置中。但上述方法中电路规模大，成本高。
因此，针对上述技术问题，有必要提供一种驱动装置、驱动方法及显示系统。
发明内容
为克服现有技术的不足，本发明的目的在于提供一种驱动装置、驱动方法及显示系统。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种驱动装置，所述驱动装置包括：
RGB模块，用于接收图像数据并转换为RGB信号；
第一协议处理模块及第二协议处理模块，分别与所述RGB模块相连，所述第一协议处理模块接收RGB信号后按照第一协议标准处理后输出第一信号，所述第二协议处理模块接收RGB信号后按照第二协议标准处理后输出第二信号；
选择器，与所述第一协议处理模块及第二协议处理模块相连，选择性接收第一信号和第二信号并输出；
第一解串器及第二解串器，与所述选择器相连，所述第一解串器用于对第一信号进行解码并输出二值信号数据列，所述第二解串器用于对第二信号进行解码并输出二值信号数据列；
若干发射器及若干连接端子，发射器与第一解串器及第二解串器相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
作为本发明的进一步改进，所述驱动装置包括：
RGB模块，用于接收图像数据并转换为RGB信号；
C-PHY协议处理模块及D-PHY协议处理模块，分别与所述RGB模块相连，所述C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，所述D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
C-PHY/D-PHY选择器，与所述C-PHY协议处理模块及D-PHY协议处理模块相连，选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
C-PHY解串器及D-PHY解串器，与所述C-PHY/D-PHY选择器相连，所述C-PHY解串器用于对MIPI C-PHY信号进行解码并输出二值信号数据列，所述D-PHY解串器用于对MIPI D-PHY信号进行解码并输出二值信号数据列；
若干发射器及若干连接端子，发射器与C-PHY解串器及D-PHY解串器相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
作为本发明的进一步改进，所述驱动装置还包括：
时钟模块，与C-PHY解串器及D-PHY解串器相连，用于生成时钟信号。
作为本发明的进一步改进，所述驱动装置还包括：
若干触发器，所述触发器与时钟模块、C-PHY解串器及D-PHY解串器相连，触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存，
第一触发器、第二触发器及第三触发器，分别与C-PHY解串器及时钟模块相连，用于生成触发器时钟信号对C-PHY解串器输出的二值信号数据列进行同步锁存；
第四触发器及第五触发器，分别与D-PHY解串器及时钟模块相连，用于生成触发器时钟信号对D-PHY解串器输出的二值信号数据列进行同步锁存。
作为本发明的进一步改进，所述发射器包括：
第一发射器，与第一触发器和第四触发器相连；
第二发射器，与第二触发器和第五触发器相连；
第三发射器，与第三触发器和时钟信号相连；
其中，所述第一发射器、第二发射器、第三发射器用于传输C-PHY解串器输出的二值信号数据列、以及将D-PHY解串器输出的二值信号数据列转化为差分信号并传输。
作为本发明的进一步改进，所述连接端子包括：
设于第一发射器上的第一连接端子和第二连接端子；
设于第二发射器上的第三连接端子和第四连接端子；
设于第三发射器上的第五连接端子和第六连接端子；
其中，MIPI C-PHY信号通过第一连接端子、第三连接端子和第五连接端子进行传输，MIPI D-PHY信号通过第一连接端子、第二连接端子、第三连接端子、第四连接端子、第五连接端子和第六连接端子进行传输。
作为本发明的进一步改进，所述发射器中设有放大器。
本发明另一实施例提供的技术方案如下：
一种驱动方法，所述驱动方法包括：
S1、RGB模块接收图像数据并转换为RGB信号；
S2、第一协议处理模块接收RGB信号后按照第一协议标准处理后输出第一信号，或，第二协议处理模块接收RGB信号后按照第二协议标准处理后输出第二信号；
S3、选择器选择性接收第一信号和第二信号并输出；
S4、第一解串器对第一信号进行解码并输出二值信号数据列，或，第二解串器对第二信号进行解码并输出二值信号数据列；
S5、发射器接收第一解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收第二解串器输出的二值信号数据列并转化为差分信号后输出。
作为本发明的进一步改进，所述驱动方法具体为：
S1、RGB模块接收图像数据并转换为RGB信号；
S2、C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，或，D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
S3、C-PHY/D-PHY选择器选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
S4、C-PHY解串器对MIPI C-PHY信号进行解码并输出二值信号数据列，或，D-PHY解串器对MIPI D-PHY信号进行解码并输出二值信号数据列；
S5、发射器接收C-PHY解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收D-PHY解串器输出的二值信号数据列并转化为差分信号后输出，触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存。
本发明再一实施例提供的技术方案如下：
一种显示系统，所述显示系统包括：
驱动装置，所述驱动装置为上述的驱动装置；
连接模块，所述连接模块与驱动装置中的连接端子电性连接；
显示模块，所述显示模块与连接模块相连，用于显示驱动装置提供的数据。
本发明能够利用MIPI D-PHY通信和MIPI C-PHY通信实现驱动，减少了通信接口和电路规模，降低了成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中驱动装置的模块示意图。
图2为本发明实施例2中MIPI C-PHY通信框图。
图3为本发明实施例2中MIPI D-PHY通信框图。
图4为本发明实施例3中显示系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明公开了一种驱动装置，包括：
一种驱动装置，驱动装置包括：
RGB模块，用于接收图像数据并转换为RGB信号；
第一协议处理模块及第二协议处理模块，分别与RGB模块相连，第一协议处理模块接收RGB信号后按照第一协议标准处理后输出第一信号，第二协议处理模块接收RGB信号后按照第二协议标准处理后输出第二信号；
选择器，与第一协议处理模块及第二协议处理模块相连，选择性接收第一信号和第二信号并输出；
第一解串器及第二解串器，与选择器相连，第一解串器用于对第一信号进行解码并输出二值信号数据列，第二解串器用于对第二信号进行解码并输出二值信号数据列；
若干发射器及若干连接端子，发射器与第一解串器及第二解串器相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
优选地，本发明中的驱动装置包括：
RGB模块，用于接收图像数据并转换为RGB信号；
C-PHY协议处理模块及D-PHY协议处理模块，分别与RGB模块相连，C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
C-PHY/D-PHY选择器，与C-PHY协议处理模块及D-PHY协议处理模块相连，选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
C-PHY解串器及D-PHY解串器，与C-PHY/D-PHY选择器相连，C-PHY解串器用于对MIPI C-PHY信号进行解码并输出二值信号数据列，D-PHY解串器用于对MIPI D-PHY信号进行解码并输出二值信号数据列；
若干发射器及若干连接端子，发射器与C-PHY解串器及D-PHY解串器相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
优选地，本发明中的驱动装置还包括：
时钟模块，与C-PHY解串器及D-PHY解串器相连，用于生成时钟信号；
若干触发器，触发器与时钟模块、C-PHY解串器及D-PHY解串器相连，触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存。
本发明还公开了一种驱动方法，包括：
S1、RGB模块接收图像数据并转换为RGB信号；
S2、第一协议处理模块接收RGB信号后按照第一协议标准处理后输出第一信号，或，第二协议处理模块接收RGB信号后按照第二协议标准处理后输出第二信号；
S3、选择器选择性接收第一信号和第二信号并输出；
S4、第一解串器对第一信号进行解码并输出二值信号数据列，或，第二解串器对第二信号进行解码并输出二值信号数据列；
S5、发射器接收第一解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收第二解串器输出的二值信号数据列并转化为差分信号后输出。
优选地，本发明中的驱动方法具体为：
S1、RGB模块接收图像数据并转换为RGB信号；
S2、C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，或，D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
S3、C-PHY/D-PHY选择器选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
S4、C-PHY解串器对MIPI C-PHY信号进行解码并输出二值信号数据列，或，D-PHY解串器对MIPI D-PHY信号进行解码并输出二值信号数据列；
S5、发射器接收C-PHY解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收D-PHY解串器输出的二值信号数据列并转化为差分信号后输出。
进一步地，步骤S4后还包括：
触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存。
另外，本发明还公开了一种显示系统，包括：
驱动装置，驱动装置为上述的驱动装置；
连接模块，连接模块与驱动装置中的连接端子电性连接；
显示模块，显示模块与连接模块相连，用于显示驱动装置提供的数据。
以下结合具体实施例对本发明作进一步说明。
实施例1：
参图1所示，本实施例中的驱动装置包括：
RGB模块10，用于接收图像数据并转换为RGB信号。处理器可以为FPGA/PSOC等。
C-PHY协议处理模块21及D-PHY协议处理模块22，分别与RGB模块10相连，C-PHY协议处理模块21接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，D-PHY协议处理模块22接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号。
C-PHY/D-PHY选择器30，与C-PHY协议处理模块21及D-PHY协议处理模块22相连，选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出。
C-PHY解串器41及D-PHY解串器42，与C-PHY/D-PHY选择器30相连，C-PHY解串器41用于对MIPI C-PHY信号进行解码并输出二值信号数据列，D-PHY解串器42用于对MIPI D-PHY信号进行解码并输出二值信号数据列。
时钟模块50，与C-PHY解串器及D-PHY解串器相连，用于生成时钟信号；
若干触发器，触发器与时钟模块50、C-PHY解串器41及D-PHY解串器42相连，触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存。
若干发射器及若干连接端子，发射器与C-PHY解串器41及D-PHY解串器42相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
其中，本实施例中的触发器包括：
第一触发器61、第二触发器62及第三触发器63，分别与C-PHY解串器41及时钟模块50相连，用于生成触发器时钟信号对C-PHY解串器41输出的二值信号数据列进行同步锁存；
第四触发器64及第五触发器65，分别与D-PHY解串器42及时钟模块50相连，用于生成触发器时钟信号对D-PHY解串器42输出的二值信号数据列进行同步锁存。
本实施例中的发射器中设有放大器，其中发射器包括：
第一发射器71，与第一触发器61和第四触发器64相连；
第二发射器72，与第二触发器62和第五触发器65相连；
第三发射器73，与第三触发器63和时钟信号50相连；
其中，第一发射器71、第二发射器72、第三发射器73用于传输C-PHY解串器输出的二值信号数据列、以及将D-PHY解串器输出的二值信号数据列转化为差分信号并传输。
驱动装置中的信号通过连接端子将驱动信号传输至外部显示模块，连接端子包括：
设于第一发射器71上的第一连接端子81和第二连接端子82；
设于第二发射器72上的第三连接端子83和第四连接端子84；
设于第三发射器73上的第五连接端子85和第六连接端子86；
其中，MIPI C-PHY信号通过第一连接端子81、第三连接端子83和第五连接端子85进行传输，MIPI D-PHY信号通过第一连接端子81、第二连接端子82、第三连接端子83、第四连接端子84、第五连接端子85和第六连接端子86进行传输。
本实施例中以5个触发器、3个发射器、6个连接端子为例进行说明，在其他实施例中，根据MIPI D-PHY的数据通道不同，可相应地增加触发器和连接端子的数量，此处不再详细举例说明。
实施例2：
本实施例中的驱动方法，以实施例1中的驱动装置为例，该驱动方法包括：
1、RGB模块接收图像数据并转换为RGB信号；
2、C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，或，D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
3、C-PHY/D-PHY选择器选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
4、C-PHY解串器对MIPI C-PHY信号进行解码并输出二值信号数据列，或，D-PHY解串器对MIPI D-PHY信号进行解码并输出二值信号数据列；
5、触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存。
6、发射器接收C-PHY解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收D-PHY解串器输出的二值信号数据列并转化为差分信号后输出。
本实施例中的驱动方法包括MIPI C-PHY通信和MIPI D-PHY通信两种方式。
参图2所示，MIPI C-PHY通信时，C-PHY/D-PHY选择器选择MIPI C-PHY信号并传送到MIPI C-PHY解串器。MIPI C-PHY解串器解码MIPI C-PHY信号输出二值信号数据列，此时MIPI D-PHY解串器是没有数据列输出的。二值信号数据列被第一触发器、第二触发器和第三触发器接收，与时钟模块接收的解串器时钟进行时钟再生，生成触发器时钟信号对数据列进行同步锁存。触发器生成的二值信号数据列传送到发射器，第一至第三发射器将数据列传送到第一连接端子、第三连接端子和第五连接端子，进而传输到显示模块进行驱动。
参图3所示，MIPI D-PHY通信时，C-PHY/D-PHY选择器选择MIPI D-PHY信号并传送到MIPI D-PHY解串器。MIPI D-PHY解串器解码MIPI D-PHY信号输出二值信号数据列，此时MIPI C-PHY解串器是没有数据列输出的。二值信号的数据列被第四触发器和第五触发器接收，与CLK对数据列进行同步锁存。触发器生成的二值信号数据列传送到发射器，第一至第三发射器将接收的二值信号转化为差分信号，连接端子将信并通过第一连接端子至第六连接端子传输到显示模块。
实施例3：
参图4所示，本实施中的显示系统包括：
驱动装置100，驱动装置可以为实施例1中的驱动装置，此处不再进行赘述。驱动装置提供显示需要的图像/音视频数据和电压；
连接模块200，连接模块200与驱动装置100中的连接端子电性连接。连接模块可以是FPCA或者连接线缆，连接端子可以是ZIF/BTB/DIP等接口模式；
显示模块300，显示模块300与连接模块200相连，用于显示驱动装置提供的数据。显示模块可以是液晶显示面板或者AMOLED显示面板等，显示驱动装置提供的图像/音视频等数据。
应当理解的是，上述各实施例中协议处理模块以C-PHY协议处理模块及D-PHY协议处理模块为例进行说明，C-PHY协议处理模块及D-PHY协议处理模块分别按照MIPI C-PHY的协议标准及MIPI D-PHY的协议标准对RGB信号进行处理后输出MIPI C-PHY信号及MIPI D-PHY信号；选择器采用C-PHY/D-PHY选择器选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；解串器包括C-PHY解串器及D-PHY解串器，分别对MIPI C-PHY信号及MIPI D-PHY信号进行解码并输出二值信号数据列。在其他实施方式中，可以根据不同的通信协议及信号选择不同的协议处理模块、选择器、及解串器，此处不再一一进行赘述。
本发明实施例还提供一种电子设备。所述电子设备包括至少一个处理器和与所述至少一个处理器连接的存储器，所述存储器用于存储可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行时，使所述至少一个处理器执行上述实施例中的驱动方法。
本发明实施例还提供了一种非暂态存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行上述的驱动方法。
本发明实施例还提供了一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行上述的驱动方法。
本发明实施例提供的驱动装置可执行本发明任意实施例所提供的驱动方法，具备执行方法相应的功能模块和有益效果。未在上述实施例中详尽描述的技术细节，可参见本发明任意实施例所提供的驱动方法。
与现有技术相比，本发明具有以下有益效果：
本发明能够利用MIPI D-PHY通信和MIPI C-PHY通信实现驱动，减少了通信接口和电路规模，降低了成本。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种驱动装置，其特征在于，所述驱动装置包括：
RGB模块，用于接收图像数据并转换为RGB信号；
第一协议处理模块及第二协议处理模块，分别与所述RGB模块相连，所述第一协议处理模块接收RGB信号后按照第一协议标准处理后输出第一信号，所述第二协议处理模块接收RGB信号后按照第二协议标准处理后输出第二信号；
选择器，与所述第一协议处理模块及第二协议处理模块相连，选择性接收第一信号和第二信号并输出；
第一解串器及第二解串器，与所述选择器相连，所述第一解串器用于对第一信号进行解码并输出二值信号数据列，所述第二解串器用于对第二信号进行解码并输出二值信号数据列；
若干发射器及若干连接端子，发射器与第一解串器及第二解串器相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
2.根据权利要求1所述的驱动装置，其特征在于，所述驱动装置包括：
RGB模块，用于接收图像数据并转换为RGB信号；
C-PHY协议处理模块及D-PHY协议处理模块，分别与所述RGB模块相连，所述C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPI C-PHY信号，所述D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
C-PHY/D-PHY选择器，与所述C-PHY协议处理模块及D-PHY协议处理模块相连，选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
C-PHY解串器及D-PHY解串器，与所述C-PHY/D-PHY选择器相连，所述C-PHY解串器用于对MIPI C-PHY信号进行解码并输出二值信号数据列，所述D-PHY解串器用于对MIPI D-PHY信号进行解码并输出二值信号数据列；
若干发射器及若干连接端子，发射器与C-PHY解串器及D-PHY解串器相连，连接端子与发射器相连，用于接收二值信号数据列并输出驱动信号。
3.根据权利要求2所述的驱动装置，其特征在于，所述驱动装置还包括：
时钟模块，与C-PHY解串器及D-PHY解串器相连，用于生成时钟信号。
4.根据权利要求3所述的驱动装置，其特征在于，所述驱动装置还包括：
若干触发器，所述触发器与时钟模块、C-PHY解串器及D-PHY解串器相连，触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存，所述触发器包括：
第一触发器、第二触发器及第三触发器，分别与C-PHY解串器及时钟模块相连，用于生成触发器时钟信号对C-PHY解串器输出的二值信号数据列进行同步锁存；
第四触发器及第五触发器，分别与D-PHY解串器及时钟模块相连，用于生成触发器时钟信号对D-PHY解串器输出的二值信号数据列进行同步锁存。
5.根据权利要求4所述的驱动装置，其特征在于，所述发射器包括：
第一发射器，与第一触发器和第四触发器相连；
第二发射器，与第二触发器和第五触发器相连；
第三发射器，与第三触发器和时钟信号相连；
其中，所述第一发射器、第二发射器、第三发射器用于传输C-PHY解串器输出的二值信号数据列、以及将D-PHY解串器输出的二值信号数据列转化为差分信号并传输。
6.根据权利要求5所述的驱动装置，其特征在于，所述连接端子包括：
设于第一发射器上的第一连接端子和第二连接端子；
设于第二发射器上的第三连接端子和第四连接端子；
设于第三发射器上的第五连接端子和第六连接端子；
其中，MIPI C-PHY信号通过第一连接端子、第三连接端子和第五连接端子进行传输，MIPI D-PHY信号通过第一连接端子、第二连接端子、第三连接端子、第四连接端子、第五连接端子和第六连接端子进行传输。
7.根据权利要求5所述的驱动装置，其特征在于，所述发射器中设有放大器。
8.一种驱动方法，其特征在于，所述驱动方法包括：
S1、RGB模块接收图像数据并转换为RGB信号；
S2、第一协议处理模块接收RGB信号后按照第一协议标准处理后输出第一信号，或，第二协议处理模块接收RGB信号后按照第二协议标准处理后输出第二信号；
S3、选择器选择性接收第一信号和第二信号并输出；
S4、第一解串器对第一信号进行解码并输出二值信号数据列，或，第二解串器对第二信号进行解码并输出二值信号数据列；
S5、发射器接收第一解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收第二解串器输出的二值信号数据列并转化为差分信号后输出。
9.根据权利要求8所述的驱动方法，其特征在于，所述驱动方法具体为：
S1、RGB模块接收图像数据并转换为RGB信号；
S2、C-PHY协议处理模块接收RGB信号后按照MIPI C-PHY的协议标准处理后输出MIPIC-PHY信号，或，D-PHY协议处理模块接收RGB信号后按照MIPI D-PHY的协议标准处理后输出MIPI D-PHY信号；
S3、C-PHY/D-PHY选择器选择性接收MIPI C-PHY信号和MIPI D-PHY信号并输出；
S4、C-PHY解串器对MIPI C-PHY信号进行解码并输出二值信号数据列，或，D-PHY解串器对MIPI D-PHY信号进行解码并输出二值信号数据列，触发器结合时钟信号对C-PHY解串器及D-PHY解串器输出的二值信号数据列进行同步锁存；
S5、发射器接收C-PHY解串器输出的二值信号数据列并通过连接端子输出二值信号，或，发射器接收D-PHY解串器输出的二值信号数据列并转化为差分信号后输出。
10.一种显示系统，其特征在于，所述显示系统包括：
驱动装置，所述驱动装置为权利要求1～7中任一项所述的驱动装置；
连接模块，所述连接模块与驱动装置中的连接端子电性连接；
显示模块，所述显示模块与连接模块相连，用于显示驱动装置提供的数据。
CN201810375329.4A 2018-04-24 2018-04-24 驱动装置、驱动方法及显示系统 Pending CN108320706A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810375329.4A CN108320706A (zh) 2018-04-24 2018-04-24 驱动装置、驱动方法及显示系统
PCT/CN2018/090428 WO2019205236A1 (zh) 2018-04-24 2018-06-08 驱动装置、驱动方法及显示系统
US16/080,548 US11024213B2 (en) 2018-04-24 2018-06-08 Driving device, driving method and display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810375329.4A CN108320706A (zh) 2018-04-24 2018-04-24 驱动装置、驱动方法及显示系统

Publications (1)

Publication Number Publication Date
CN108320706A true CN108320706A (zh) 2018-07-24

Family

ID=62894540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810375329.4A Pending CN108320706A (zh) 2018-04-24 2018-04-24 驱动装置、驱动方法及显示系统

Country Status (3)

Country Link
US (1) US11024213B2 (zh)
CN (1) CN108320706A (zh)
WO (1) WO2019205236A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545116A (zh) * 2018-12-10 2019-03-29 武汉精立电子技术有限公司 一种显示模组的驱动装置及检测系统
CN109819191A (zh) * 2019-01-17 2019-05-28 武汉精立电子技术有限公司 一种mipi c-phy信号发生器及其信号发生方法
CN117632804A (zh) * 2024-01-26 2024-03-01 深圳曦华科技有限公司 信号传输方法、装置、计算机设备和存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115129636A (zh) * 2021-05-17 2022-09-30 广东高云半导体科技股份有限公司 接口桥装置及其转换方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477172B1 (en) * 2003-12-15 2009-01-13 Marvell International Ltd. 100base-FX serializer/deserializer using 1000base-X serializer/deserializer
CN106023950A (zh) * 2011-07-25 2016-10-12 高通股份有限公司 在没有高速位时钟情况下的高速数据测试
CN106409202A (zh) * 2015-07-27 2017-02-15 辛纳普蒂克斯日本合同会社 半导体装置、半导体器件模块、显示面板驱动器以及显示模块
CN106464267A (zh) * 2014-05-21 2017-02-22 高通股份有限公司 用于奇数比并行数据总线的串行化器和解串器
WO2017070595A1 (en) * 2015-10-23 2017-04-27 Qualcomm Incorporated Protocol-assisted advanced low-power mode
CN107039003A (zh) * 2017-06-14 2017-08-11 深圳市华星光电技术有限公司 适合amoled补偿的数据驱动芯片架构和时序控制器架构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070263713A1 (en) * 2006-05-09 2007-11-15 Aronson Lewis B Digital video interface
US9652020B2 (en) * 2014-06-18 2017-05-16 Qualcomm Incorporated Systems and methods for providing power savings and interference mitigation on physical transmission media
KR102250493B1 (ko) * 2014-09-03 2021-05-12 삼성디스플레이 주식회사 디스플레이 구동 집적 회로, 이를 포함하는 디스플레이 모듈 및 디스플레이 시스템
US9584227B2 (en) * 2015-07-17 2017-02-28 Qualcomm Incorporated Low-power mode signal bridge for optical media
US10585812B2 (en) * 2016-03-30 2020-03-10 Intel Corporation Multi-standard single interface with reduced I/O count
KR102516027B1 (ko) * 2016-07-20 2023-03-31 삼성전자주식회사 헤더 처리 장치, 프로세서 및 전자장치
CN107197238A (zh) * 2017-07-06 2017-09-22 杭州柴滕自动化科技有限公司 一种基于fpga双摄图像采集测试装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477172B1 (en) * 2003-12-15 2009-01-13 Marvell International Ltd. 100base-FX serializer/deserializer using 1000base-X serializer/deserializer
CN106023950A (zh) * 2011-07-25 2016-10-12 高通股份有限公司 在没有高速位时钟情况下的高速数据测试
CN106464267A (zh) * 2014-05-21 2017-02-22 高通股份有限公司 用于奇数比并行数据总线的串行化器和解串器
CN106409202A (zh) * 2015-07-27 2017-02-15 辛纳普蒂克斯日本合同会社 半导体装置、半导体器件模块、显示面板驱动器以及显示模块
WO2017070595A1 (en) * 2015-10-23 2017-04-27 Qualcomm Incorporated Protocol-assisted advanced low-power mode
CN107039003A (zh) * 2017-06-14 2017-08-11 深圳市华星光电技术有限公司 适合amoled补偿的数据驱动芯片架构和时序控制器架构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545116A (zh) * 2018-12-10 2019-03-29 武汉精立电子技术有限公司 一种显示模组的驱动装置及检测系统
CN109545116B (zh) * 2018-12-10 2022-03-29 武汉精立电子技术有限公司 一种显示模组的驱动装置及检测系统
CN109819191A (zh) * 2019-01-17 2019-05-28 武汉精立电子技术有限公司 一种mipi c-phy信号发生器及其信号发生方法
CN109819191B (zh) * 2019-01-17 2021-05-04 武汉精立电子技术有限公司 一种mipi c-phy信号发生器及其信号发生方法
CN117632804A (zh) * 2024-01-26 2024-03-01 深圳曦华科技有限公司 信号传输方法、装置、计算机设备和存储介质
CN117632804B (zh) * 2024-01-26 2024-05-10 深圳曦华科技有限公司 信号传输方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
US20210118351A1 (en) 2021-04-22
WO2019205236A1 (zh) 2019-10-31
US11024213B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
CN108320706A (zh) 驱动装置、驱动方法及显示系统
CN109286771B (zh) 一种终端设备及其控制方法
US7024607B2 (en) DVI link with parallel test data
US8996740B2 (en) N-phase polarity output pin mode multiplexer
US7024601B2 (en) DVI link with circuit and method for test
CN107301148B (zh) USB Type-C接口转换模块、系统及连接方法
CN104750588A (zh) 一种基于串口通信的压力测试方法
CN103327281B (zh) 一种格式转换方法及格式转换电路
CN106416159A (zh) 用于3相信令的模拟行为建模
CN103198807A (zh) 显示信号处理系统、电路板及液晶显示装置
CN208013943U (zh) 一种星载高分辨成像数据传输与采集系统
CN107534548A (zh) 用于基于脉冲的多线链路的时钟和数据恢复
CN104599654A (zh) 信号转换装置及方法、信号生成系统和显示设备
CN107797951A (zh) 显示设备以及电子装置切换器
CN111063287B (zh) 显示控制系统
CN104967844A (zh) Lvds视频信号自动测试方法和装置
CN106105043B (zh) 用于使用具有n阶乘或cci扩展的纠错码的方法
CN209748734U (zh) 图像传输系统
CN102377554A (zh) 信号传输设备和传输控制方法
US20080231578A1 (en) LVDS display system
CN103916619B (zh) Dvi视频信号传输方法及装置
US5959601A (en) Method and apparatus for parallel in serial out transmission
CN109710549A (zh) 可编程芯片内部基于通用i/o的mipi接口电路
CN104678627A (zh) 一种可整合数据线与电源线的信号传输装置
CN108319560A (zh) 一种TLK2711传输接口与Camera-Link传输接口的转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180724