CN109545116B - 一种显示模组的驱动装置及检测系统 - Google Patents

Abstract

本发明公开了一种显示模组的驱动装置及检测系统，包括信号选择生成单元和接口整合单元；接口整合单元具有用于连接显示模组的物理端口，该物理端口包括至少三个连接端子，三个连接端子通过三条信号线与待测显示模组相连；信号选择生成单元用于根据待测显示模组的接口类型选择性的输出DPHY信号和CPHY信号；接口整合单元用于将DPHY信号转换为两线信号，并将该两线信号通过物理端口中的任意两个连接端子输出；或，将CPHY信号转换为三线信号，并将该三线信号通过三个连接端子输出；本发明不仅能够选择性的输出DPHY信号和CPHY信号，而且减少了通信端口数量，降低了设计难度和生产成本。

Description

一种显示模组的驱动装置及检测系统

技术领域

本发明属于驱动显示技术领域，更具体地，涉及一种显示模组的驱动装置及检测系统。

背景技术

MIPI联盟，即移动产业处理器接口(Mobile Industry Processor Interface简称MIPI)联盟是确定通信接口标准的组织，由MIPI确定的MIPI规范被广泛应用于主机和外围设备之间的通信。MIPI联盟的PHY工作组为高速物理层设计开发了CPHY、DPHY、MPHY三种规范，以支持多种应用需求；其中，DPHY标准被大量应用于应用处理器与显示屏、摄像头连接的部分，但是随着摄像头、显示屏的像素和帧频的增加，DPHY的数据传输速度已无法满足需要。MPHY是DPHY的后续标准，速度更快；目前最新的标准是CPHY。CPHY和DPHY虽同是VESA提出的MIPI协议接口标准，但是两者有本质的区别。DPHY由两条前向时钟线和多个2条的数据线组成，其最大传输速率为2.5GBPS/lane；CPHY由一个或多个单向3线数据线组成，三条数据线分别传输高中低三值信号，时钟信号被埋入到三值信号中，CPHY的传输速率可以到5.7GBPS/lane，可以支持更高分辨率的显示屏。

目前市面上已有部分模组厂商生产MIPI-CPHY接口的显示模组，但是主流MIPI模组采用的依然是DPHY接口，而现有的模组检测装置大多是仅支持DPHY接口，因此无法对MIPI-CPHY接口的显示模组进行驱动及检测，因此需要一种能够兼容CPHY接口和DPHY接口的模组检测系统来灵活应对不同通信接口的显示模组；DPHY接口和CPHY接口传输的数据格式也是有差别的，新的检测系统不仅能够兼容这两种接口同时又能进行功能扩展，满足市场应用需求。

发明内容

针对现有技术的至少一个缺陷或改进需求，本发明提供了一种显示模组的驱动装置及检测系统，其目的在于解决现有的模组检测装置无法同时支持CPHY、DPHY通信接口的问题。

为实现上述目的，按照本发明的一个方面，提供了一种显示模组的驱动装置，包括信号选择生成单元和接口整合单元；所述接口整合单元具有用于连接显示模组的物理端口，所述物理端口包括至少三个连接端子，三个连接端子通过三条信号线与待测显示模组相连，可用于传输一组驱动信号；

所述信号选择生成单元用于根据待测显示模组的接口类型选择性的输出DPHY指令信号和DPHY数据信号，或CPHY指令信号和CPHY数据信号；

所述接口整合单元用于将所述DPHY指令信号转换为DPHY两线信号，对所述DPHY数据信号进行电压映射编码以得到DPHY两线数据，每线上的差分数据电压编码用2bit数据表示；并将所述DPHY两线信号和DPHY两线数据混叠处理以通过所述物理端口中的任意两个连接端子输出DPHY驱动信号；

或，将所述CPHY指令信号转换为CPHY三线信号，对所述CPHY数据信号进行电压映射编码，得到CPHY三线数据，每线用2bit数据表示映射后的电压编码数据；并将所述CPHY三线信号和CPHY三线数据混叠处理以通过三个连接端子输出CPHY驱动信号。

优选的，上述驱动装置，其信号选择生成单元包括流程控制单元、第一信号发生单元、第二信号发生单元

所述流程控制单元用于获取上位机输出的控制指令和图像数据，根据所述控制指令中的显示模组接口类型选择第二信号发生单元或第一信号发生单元对控制指令中的控制码流进行处理；

所述第一信号发生单元用于按照DPHY协议对所述控制码流和图像数据进行处理，得到DPHY指令信号和DPHY数据信号；

所述第二信号发生单元用于按照CPHY协议对所述控制码流和图像数据进行处理，得到CPHY指令信号和CPHY数据信号。

优选的，上述驱动装置，其第一信号发生单元包括第一指令处理模块和第一高速数据处理模块；

所述第一指令处理模块用于按照DPHY协议对流程控制单元输出的控制码流进行组包及编码处理，得到DPHY指令信号；

所述第一高速数据处理模块用于按照DPHY协议对流程控制单元输出的图像数据进行组包及分lane处理，得到DPHY数据信号。

优选的，上述驱动装置，其第二信号发生单元包括第二指令处理模块和第二高速数据处理模块；

所述第二指令处理模块用于按照CPHY协议对流程控制单元输出的控制码流进行组包及编码处理，得到CPHY指令信号；或，按照CPHY协议对第一指令处理模块输出的DPHY指令信号进行编码转换处理，得到CPHY指令信号；

所述第二高速数据处理模块用于按照CPHY协议对流程控制单元输出的图像数据进行组包及分lane处理，得到CPHY数据信号。

优选的，上述驱动装置，其接口整合单元包括指令发送模块、物理电压映射模块和信号叠加处理模块；所述信号叠加处理模块具有与待测显示模组相连的物理端口；

所述指令发送模块用于接收所述DPHY指令信号并将其转换为DPHY两线信号；或，接收所述CPHY指令信号并将其转换为CPHY三线信号；

所述物理电压映射模块用于接收所述DPHY数据信号并对其进行逻辑端口到物理端口的第一电压映射编码，得到DPHY两线数据，每线含2bit数据；或接收所述CPHY数据信号并对其进行逻辑端口到物理端口的第二电压映射编码，得到CPHY三线数据；每线含2bit数据；

所述信号叠加处理模块用于获取所述DPHY两线信号和DPHY两线数据，先根据所述第一电压映射编码对DPHY两线数据进行物理高低电压转换，将每线的2bit数据转换为1bit；然后以时分复用的方式将所述DPHY两线信号和DPHY两线数据发送至物理端口中的两个连接端子；或，获取所述CPHY三线信号和CPHY三线数据，先根据所述第二电压映射编码对CPHY三线数据进行物理高、中、低电压转换；然后以时分复用的方式将所述CPHY三线信号和CPHY三线数据发送至三个连接端子。

优选的，上述驱动装置，其接口整合单元还包括高速信号发送接口，该高速信号发送接口用于将并行的DPHY两线数据或CPHY三线数据转换为串行数据输出。

优选的，上述驱动装置，其第二信号发生单元还包括映射模块；所述映射模块用于按照CPHY协议对第二高速数据处理模块输出的CPHY数据信号进行16bit-21bit映射，并将21bitCPHY数据信号转换为三线数据信号。

优选的，上述驱动装置，其信号叠加处理模块还包括反向接收端口，所述反向接收端口用于接收待测显示模组回传的数据。

优选的，上述驱动装置，还包括图像压缩处理模块和/或图像分屏处理模块；

所述图像压缩处理模块用于将流程控制单元输出的图像数据进行压缩处理，并将压缩后的图像数据传输至第一信号发生单元或第二信号发生单元。

所述图像分屏处理模块用于根据显示模组的分屏模式对流程控制单元输出的图像数据进行分屏处理，将分屏后的图像数据传输至第一信号发生单元或第二信号发生单元。

优选的，上述驱动装置，还包括上位机和存储器；

所述上位机用于根据用户指令生成待测显示模组的控制指令和图像数据；

所述存储器用于存储所述图像数据及驱动装置的启动程序。

作为本发明的另一个方面，还提供了一种显示模组的检测系统，包括光学检测仪、检测处理模块，以及上述的驱动装置；

所述光学检测仪用于采集显示模组的光学检测参数；所述检测处理模块用于根据预存的算法对所述光学检测参数进行处理，并将处理结果反馈至流程控制单元。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

(1)本发明提供的显示模组的驱动装置及检测系统，流程控制单元根据待测显示模组的接口类型选择第一信号发生单元或第二信号发生单元对应输出与显示模组匹配的DPHY信号或CPHY信号；接口整合单元对DPHY信号或CPHY信号进行电压映射编码、串行转换、混叠处理等，将DPHY信号转换为与CPHY信号的3wire适配的数据形式，使CPHY信号与DPHY信号能够自适应地通过同一物理端口被传送至显示模组，不仅能够选择性的输出DPHY信号和CPHY信号，而且减少了通信端口数量，降低了设计难度和生产成本。

(2)本发明提供的显示模组的驱动装置及检测系统，驱动装置可以基于SOPC芯片+DDR芯片实现，也可以基于FPGA+ARM+PC方式实现，可以根据应用需要将不同的功能模块用于不同的芯片实现，系统功能架构可以通用；且该功能架构灵活多变，可以适用不同的芯片环境，简化了处理流程，同时能实现真正意义上的并行处理，极大的提供了系统的处理速度，同时应用场景多变，适应性强，能根据用户要求进行功能扩展，满足市场的多样化应用需求，值得推广应用。

附图说明

图1是本发明实施例提供的驱动装置的逻辑框图；

图2是本发明实施例提供的第一种驱动装置的结构示意图；

图3是本发明实施例提供的第二种驱动装置的结构示意图；

图4是本发明实施例提供的第三种驱动装置的结构示意图；

图5是本发明实施例提供的检测系统的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

图1是本发明实施例提供的驱动装置的逻辑框图；图2是本发明实施例提供的第一种驱动装置的结构示意图；如图1、2所示，本实施例所提供的显示模组的驱动装置，主要用于驱动显示模组进行点屏测试；该驱动装置包括流程控制单元、第一信号发生单元、第二信号发生单元和接口整合单元；接口整合单元具有与待测显示模组相连的物理端口，该物理端口包括至少三个连接端子，三个连接端子通过三条信号线与待测显示模组相连，可用于传输一组DPHY信号或CPHY信号；其中，CPHY信号占用三条信号线，DPHY信号占用二条信号线，另一条信号线空闲；

流程控制单元主要用于获取上位机输出的控制指令和图像数据，该控制指令包括模组点屏的控制码流、lane数、水平/垂直方向前后肩参数、分辨率、刷新率、接口类型、分屏模式等；根据控制指令中的水平/垂直方向前后肩参数、分辨率、刷新率等参数产生时序控制信号；根据控制指令中的显示模组接口类型选择第二信号发生单元或第一信号发生单元对图像数据和控制指令中的控制码流进行处理；

当待测显示模组的接口类型为DPHY接口时，流程控制单元触发第一信号发生单元工作；第一信号发生单元按照DPHY协议对控制码流和图像数据进行处理，输出DPHY指令信号和DPHY数据信号；

接口整合单元将第一信号发生单元输出的DPHY指令信号转换为DPHY两线信号，对DPHY数据信号进行电压映射编码以得到DPHY两线数据，每线数据/信号包含2bit；并将DPHY两线信号和DPHY两线数据混叠处理以输出DPHY驱动信号；

当待测显示模组的接口类型为CPHY接口时，流程控制单元触发第二信号发生单元工作；第二信号发生单元按照CPHY协议对控制码流和图像数据进行处理，输出CPHY指令信号和CPHY数据信号；

接口整合单元将第二信号发生单元输出的CPHY指令信号转换为CPHY三线信号，将CPHY数据信号进行电压映射编码以得到CPHY三线数据，每线数据/信号包含2bit；并将CPHY三线信号和CPHY三线数据混叠处理以输出CPHY驱动信号。

其中，第一信号发生单元包括第一指令处理模块和第一高速数据处理模块；

第一指令处理模块用于按照DPHY协议对流程控制单元输出的控制码流进行组包及编码处理，得到DPHY指令信号；第一指令处理模块以8bit为单元对控制码流进行处理，以8bit为单元增加lp起始包、lp包头、ecc校验、crc16校验码、lp结束包等字段，然后对组包后的数据进行one-hot编码处理，输出两线lp信号。

第一高速数据处理模块用于按照DPHY协议对流程控制单元输出的图像数据进行组包及分lane处理，得到DPHY数据信号；第一高速数据处理模块根据时序控制信号、以8bit为单元对图像数据进行处理，以8bit为单元增加SOT起始包、hs像素包头、ecc校验码、crc16校验码、hs像素结束包等字段，然后通过识别流程控制单元发送的lane数对组包后的图像数据进行分lane处理，将图像数据以8bit为单位依次排布到各lane上。

第二信号发生单元包括第二指令处理模块、第二高速数据处理模块和映射模块；

第二指令处理模块用于按照CPHY协议对流程控制单元输出的控制码流进行组包及编码处理，得到CPHY指令信号；或者，第二指令处理模块也可以按照CPHY协议对第一指令处理模块输出的DPHY指令信号进行编码转换处理，得到CPHY指令信号；该CPHY指令信号为三线lp信号。

第二高速数据处理模块用于按照CPHY协议对流程控制单元输出的图像数据进行组包及分lane处理，得到CPHY数据信号；第二高速数据处理模块根据时序控制信号、以16bit为单元对图像数据进行处理，以16bit为单元增加sss同步包、sync起始包、空包及图像数据像素包头、ssdc检测码、crc12校验码、crc16校验码、sync结束包等字段；然后通过识别流程控制单元发送的lane数对组包后的图像数据进行分lane处理，将图像数据以16bit为单位依次排布到各lane上。

映射模块用于按照CPHY协议对第二高速数据处理模块输出的CPHY数据信号进行16bit-21bit映射，得到21bit编码数据，并将21bit编码数据转换为三线数据信号；具体的，该映射模块首先对分布到lane上的16bit CPHY数据信号进行转换，转换原理是根据CPHY协议制定的映射表格完成16bit-21bit映射，然后将21bit数据平均分配到3条信号线上，相当于转换为与三条信号线对应的三线数据，便于3条信号线处理。

接口整合单元包括指令发送模块、物理电压映射模块、高速信号发送接口和信号叠加处理模块；信号叠加处理模块具有与待测显示模组相连的物理端口，该物理端口包括20个连接端子，每个连接端子通过一条信号线与待测显示模组相连，可用于传输八组DPHY信号或六组CPHY信号；指令发送模块、高速信号发送接口均通过同样的物理端口与信号叠加处理模块相连；

其中，指令发送模块用于接收一组DPHY指令信号并将其转换为DPHY两线信号；或者，接收CPHY指令信号并将其转换为CPHY三线信号输出；

具体的，当待测显示模组的接口类型为DPHY接口时，指令发送模块转换后得到的一组DPHY两线信号只占用物理端口中的两个连接端子；当待测显示模组的接口类型为CPHY接口时，指令发送模块转换后得到的一组CPHY三线信号通过物理端口中的三个连接端子输出。

物理电压映射模块用于接收DPHY数据信号并对其进行逻辑端口到物理端口的电压映射编码，得到DPHY两线数据，每线数据包含2bit；或接收CPHY数据信号并对其进行逻辑端口到物理端口的电压映射编码，得到CPHY三线数据，每线数据包含2bit；

物理电压映射模块采用不同的电压映射编码方式对DPHY数据信号和CPHY数据信号进行编码，因此，物理电压映射模块首先根据流程控制单元发送的显示模组接口类型确定采用何种编码方式，当待测显示模组的接口类型为DPHY接口时，物理电压映射模块接收第一高速数据处理模块输出的DPHY数据信号，首先将该DPHY数据信号以8bit为单位先扩展成16bit，其中每2bit代表电压的高低两电平状态，然后根据差分信号原理将16bit映射到物理端口中的任意两个连接端子。这是由于CPHY信号中是以2bit代表电压的电平状态、且CPHY信号具有高中低三种电平，如以11代表高电平，00代表低电平，01代表中电平；如果同样以3wire端口、3根数据线传输DPHY数据信号，需要对DPHY信号进行转换处理；例如：当DPHY数据信号的某一8bit数据为10XXXXXX(后6位省略)，其中1代表高电平，0代表低电平；首先将前两位数据扩展为1100四位，其中11代表高电平，00代表低电平。

当待测显示模组的接口类型为CPHY接口时，物理电压映射模块接收映射模块输出的CPHY三线数据，根据该CPHY三线数据对应的电压状态完成逻辑端口到物理端口高、中、低三电平的映射编码。

高速信号发送接口用于将物理电压映射模块输出的并行的DPHY两线数据或CPHY三线数据转换为串行数据输出，完成并串转换功能。

信号叠加处理模块用于获取指令发送模块输出的DPHY两线信号和高速信号发送接口输出的DPHY两线数据，并以时分复用的方式将DPHY两线信号和DPHY两线数据发送至两个连接端子；或，获取指令发送模块输出的CPHY指令信号和高速信号发送接口输出的CPHY三线数据，并以时分复用的方式将CPHY三线信号和CPHY三线数据发送至三个连接端子。

信号叠加处理模块是以时分复用物理端口的方式发送DPHY两线信号与DPHY两线数据或CPHY三线信号与CPHY三线数据；以DPHY接口为例：信号叠加处理模块对DPHY两线信号/DPHY两线数据进行监测，当处于DPHY两线信号发送时间，则将DPHY两线信号发送至任意的两个连接端子；当处于DPHY两线数据发送时间，则首先根据物理电压映射模块对DPHY数据信号的电压映射编码对DPHY两线数据进行物理电压的高低电压转换，将每线扩展后的2bit数据转换为1bit，然后将该DPHY两线数据发送至对应的两个连接端子；通过时分复用该物理端口中的两个连接端子完成DPHY两线信号与DPHY两线数据的发送；CPHY指令信号与CPHY三值数据的发送具有同样的发送原理，区别在于CPHY指令信号与CPHY三线数据时分复用该物理端口中的三个连接端子；当处于CPHY三线数据发送时间，则首先根据物理电压映射模块对CPHY数据信号的电压映射编码对CPHY三线数据进行物理电压的高中低电压转换，然后以时分复用的方式将CPHY三线信号和CPHY三线数据发送至三个连接端子。

图3是本发明实施例提供的第二种驱动装置的结构示意图；图4是本发明实施例提供的第三种驱动装置的结构示意图；图5是本发明实施例提供的检测系统的结构示意图。

如图3所示，作为本实施例的一个优选方案，该驱动装置还包括图像压缩处理模块，当流程控制单元输出的图像数据的数据量较大，不利于快速传输及存储时，该图像压缩处理模块可用于对图像数据进行压缩处理，并将压缩后的图像数据传输至第一高速数据处理模块或第二高速数据处理模块。

如图4所示，作为本实施例的一个优选方案，该驱动装置还包括图像分屏处理模块，当待测显示模组有分屏显示的需求时，该图像分屏处理模块可根据显示模组的分屏模式对流程控制单元输出的图像数据进行分屏处理，并将分屏后的图像数据传输至第一高速数据处理模块或第二高速数据处理模块。

如图5所示，作为本实施例的一个优选方案，该驱动装置还包括上位机和存储器；

上位机用于编辑用户指令及提供可视化的控制界面，用于指示显示模组控制命令、图像数据及系统检测流程，把用于控制显示模组状态的控制指令，比如模组点屏的控制码流、lane数、水平/垂直方向前后肩参数、分辨率、刷新率、接口类型等参数发送给流程控制单元，把图像数据发送给存储器。存储器主要用于存储上位机发送的图像数据及整个驱动装置的启动程序。

本实施例还提供了一种显示模组的检测系统，包括光学检测仪、检测处理模块和上述驱动装置；光学检测仪是用于检测显示模组光学特性的设备，该光学检测仪采集显示模组的光学检测参数，比如gamma、mura等；检测处理模块中预存有多种处理算法，根据该处理算法对光学检测仪采集的光学检测参数进行处理，并将处理结果反馈至流程控制单元，实现对显示模组的光学特性检测。信号叠加处理模块上还设有反向接收端口，通过该反向接收端口获取待测显示模组回传的数据，如显示模组寄存器地址所存储的值等，信号叠加处理模块再将该数据通过检测处理模块反馈给流程控制单元，当对显示模组进行gamma、flicker、vcom调节时需要改写显示模组的寄存器值，从而实现对显示模组的光学特性的调节。

上述各实施方案中的显示模组均指MIPI模组，其驱动装置可以基于SOPC芯片+DDR芯片实现，也可以基于FPGA+ARM+PC方式实现，可以根据应用需要将不同的功能模块用于不同的芯片实现，系统功能架构可以通用；且该功能架构灵活多变，可以适用不同的芯片环境，简化了处理流程，同时能实现真正意义上的并行处理，极大的提供了系统的处理速度，同时应用场景多变，适应性强，能根据用户要求进行功能扩展，值得推广应用。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种显示模组的驱动装置，其特征在于，包括信号选择生成单元和接口整合单元；

所述信号选择生成单元用于根据待测显示模组的接口类型选择性的输出DPHY信号或CPHY信号；所述DPHY信号包括DPHY指令信号和DPHY数据信号；所述CPHY信号包括CPHY指令信号和CPHY数据信号；

所述接口整合单元包括指令发送模块、物理电压映射模块和信号叠加处理模块；所述信号叠加处理模块具有与待测显示模组相连的物理端口；所述物理端口包括至少三个连接端子，三个连接端子通过三条信号线与待测显示模组相连，可用于传输一组驱动信号；

所述指令发送模块用于接收所述DPHY指令信号并将其转换为DPHY两线信号；或，接收所述CPHY指令信号并将其转换为CPHY三线信号；

所述物理电压映射模块用于接收所述DPHY数据信号并对其进行电压映射编码，得到DPHY两线数据；或接收所述CPHY数据信号并对其进行电压映射编码，得到CPHY三线数据；

所述信号叠加处理模块用于获取所述DPHY两线信号和DPHY两线数据，并以时分复用的方式将所述DPHY两线信号和DPHY两线数据发送至物理端口中的两个连接端子，输出DPHY驱动信号；或，获取所述CPHY三线信号和CPHY三线数据，并以时分复用的方式将所述CPHY指令信号和CPHY三线数据发送至三个连接端子，输出CPHY驱动信号。

2.如权利要求1所述的驱动装置，其特征在于，所述信号选择生成单元包括流程控制单元、第一信号发生单元、第二信号发生单元；

所述流程控制单元用于获取上位机输出的控制指令和图像数据，根据所述控制指令中的显示模组接口类型选择第二信号发生单元或第一信号发生单元对控制指令中的控制码流进行处理；

所述第一信号发生单元用于按照DPHY协议对所述控制码流和图像数据进行处理，得到DPHY指令信号和DPHY数据信号；

所述第二信号发生单元用于按照CPHY协议对所述控制码流和图像数据进行处理，得到CPHY指令信号和CPHY数据信号。

3.如权利要求2所述的驱动装置，其特征在于，所述第一信号发生单元包括第一指令处理模块和第一高速数据处理模块；

所述第一指令处理模块用于按照DPHY协议对流程控制单元输出的控制码流进行组包及编码处理，得到DPHY指令信号；

所述第一高速数据处理模块用于按照DPHY协议对流程控制单元输出的图像数据进行组包及分lane处理，得到DPHY数据信号。

4.如权利要求2或3所述的驱动装置，其特征在于，所述第二信号发生单元包括第二指令处理模块和第二高速数据处理模块；

所述第二指令处理模块用于按照CPHY协议对流程控制单元输出的控制码流进行组包及编码处理，得到CPHY指令信号；或，按照CPHY协议对第一指令处理模块输出的DPHY指令信号进行编码转换处理，得到CPHY指令信号；

所述第二高速数据处理模块用于按照CPHY协议对流程控制单元输出的图像数据进行组包及分lane处理，得到CPHY数据信号。

5.如权利要求1所述的驱动装置，其特征在于，所述接口整合单元还包括高速信号发送接口，用于将并行的DPHY两线数据或CPHY三线数据转换为串行数据输出。

6.如权利要求4所述的驱动装置，其特征在于，所述第二信号发生单元还包括映射模块；所述映射模块用于按照CPHY协议对第二高速数据处理模块输出的CPHY数据信号进行16bit-21bit映射，并将21bitCPHY数据信号转换为三线数据信号。

7.如权利要求1所述的驱动装置，其特征在于，所述信号叠加处理模块还包括反向接收端口，所述反向接收端口用于接收待测显示模组回传的数据。

8.如权利要求2所述的驱动装置，其特征在于，还包括图像压缩处理模块和/或图像分屏处理模块；

所述图像压缩处理模块用于将流程控制单元输出的图像数据进行压缩处理，并将压缩后的图像数据传输至第一信号发生单元或第二信号发生单元；

所述图像分屏处理模块用于根据显示模组的分屏模式对流程控制单元输出的图像数据进行分屏处理，将分屏后的图像数据传输至第一信号发生单元或第二信号发生单元。

9.一种显示模组的检测系统，其特征在于，包括光学检测仪、检测处理模块，以及权利要求1-8任一项所述的驱动装置；

所述光学检测仪用于采集显示模组的光学检测参数；所述检测处理模块用于根据预存的算法对所述光学检测参数进行处理，并将处理结果反馈至流程控制单元。

Images