CN104796654A - 基于fpga实现8lane、16lane mipi信号的方法和装置 - Google Patents

Abstract

本发明公开了一种基于FPGA实现8LANE、16LANE MIPI信号的方法和装置，其方法在一片FPGA芯片内实现8LANE或16LANE MIPI模组的VIDEO和COMMAND显示方式，输入时将视频信号通过多路LINK输入并转换成所需MIPI信号。其装置包括MIPI控制模块、视频转换模块、RGB分屏同步信号模块、RGB分屏数据模块、VIDEO数据模块、COMMAND数据模块、MIPI组包分配模块、HSDT传输模块、LPDT传输模块和MIPI信号输出模块。本发明输出的MIPI信号遵从MIPI DSI、DCS、DPHY协议，VIDEO方式可在HSDT模式下输出，而COMMAND方式均可在HSDT和LPDT模式下输出。具有容易实现、成本较低、操作简便、工作稳定可靠等特点。

Description

基于FPGA实现8LANE、16LANE MIPI信号的方法和装置

技术领域

本发明涉及MIPI液晶模组的显示和测试领域，具体地指一种基于FPGA实现8LANE、16LANE MIPI信号的方法和装置。

背景技术

随着人们对在移动便携设备上对视频图像的显示效果的要求越来越高，许多制造商开始研发并生产出具有超高分辨率和较好显示效果的MIPI模组，为此，这类模组需要输入比普通模组更多的视频数据量才能显示。

由于MIPI协议对信号传输和LANE数的限制，以及应用上的复杂，使得模组制造商采用一种封装的方式来生产此类模组，即将两个或者四个普通模组封装到一起来显示完整高清画面，而其中每个子模组仅显示画面的一部分，且为MIPI协议所规定的4LANE MIPI模组。由此形成了8LANE或者16LANE MIPI模组

为此，输入的视频信号无法直接输入到此类模组，而需要进行分屏处理，即视频信号在某种分屏机制下(如左右半屏分屏、奇偶像素分屏等)产生各个子模组所需分屏视频信号并传输到相应的子模块显示。同时，随着模组功能的增多和对功耗控制要求的提高，8LANE或者16LANE MIPI模组同样需要实现VIDEO和COMMAND显示方式。

目前在模组的生产、检测环节中，尚未有专门产生该类模组MIPI信号的图像测试源，一般采用传统信号源分别提供分屏信号，并外接多个MIPI转板再到模组，不仅操作复杂、成本昂贵、而且可靠性低、点屏出错概率大。

发明内容

针对现有技术的不足，本发明的目的是在一片FPGA芯片内实现8LANE或者16LANE MIPI模组的VIDEO和COMMAND显示方式，并将视频信号通过多路LINK输入并转换成所需MIPI信号的基于FPGA实现8LANE、16LANE MIPI信号的方法和装置。

为实现上述目的，本发明所设计的一种基于FPGA实现8LANE、16LANE MIPI信号的方法，其特殊之处在于，包括如下步骤：

1)从上层接收配置控制参数，所述配置控制参数包括分屏配置参数、VIDEO或者COMMAND显示方式，所述分屏配置参数为8LANE分屏方式或者16LANE分屏方式；

2)分别从图像信号源的每个LINK接收传输视频信号，并分别将每个LINK的视频传输信号进行解调和解码，转换为每个LINK的视频解码信号；

3)根据所述配置控制参数中的分屏配置参数，产生RGB分屏同步信号；

4)根据所述配置控制参数中的分屏配置参数，将每个LINK的视频解码信号转换为RGB分屏视频信号，当所述分屏配置参数为8LANE分屏方式时，所述RGB分屏视频信号为两路二分屏视频信号，当所述分屏配置参数为16LANE分屏方式时，所述RGB分屏视频信号为四路四分屏视频信号；

5)当所述配置控制参数中为VIDEO显示方式，则进行步骤6)～8)，当所述配置控制参数中为COMMAND显示方式，则进行步骤9)～10)；

6)根据所述RGB分屏同步信号完成VIDEO传输配置；

7)根据所述VIDEO传输配置，将所述RGB分屏视频信号中的视频数据转换为VIDEO数据然后缓存；

8)将所述缓存的VIDEO数据组成MIPI数据长包，转步骤11)；

9)将所述RGB分屏视频信号转换为COMMAND数据后缓存；

10)将所述缓存的COMMAND数据转换为MIPI数据长包；

11)将所述MIPI数据长包发送至MIPI模组显示。

优选地，所述步骤6)的具体步骤包括：

6.1)取出所述RGB分屏同步信号中的帧同步信号和行同步信号，并根据MIPI DSI协议产生帧/行开始和结束标识同步短包；

6.2)根据所述同步信号中的消隐模式信号产生Burst模式同步信息或者Non-Burst模式同步信息，并处理成LP标识或者空包。

6.3)将所述帧/行开始和结束标识同步短包分配到每个数据LANE上；

6.4)根据所述同步信号中的消隐模式信号，将LP标识或者空包分配到每个数据LANE上。

优选地，所述步骤9)的具体步骤包括：

9.1)将所述RGB分屏视频信号中一帧图像的第一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据内填入DCS命令2C；

9.2)依次将所述RGB分屏视频信号中的下一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据内填入DCS命令3C。

优选地，所述配置控制参数还包括MIPI模组开屏指令、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率和输出电气参数。

优选地，所述DCS命令2C和DCS命令3C位于COMMAND数据的第一个数据位置上。

优选地，所述组成MIPI数据长包的过程中，根据所述RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。

优选地，所述组成MIPI数据长包的过程中，根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。根据不同的MIPI模组类型，对色阶为12bit、16bit的视频数据转换为8bit的视频数据。

优选地，所述COMMAND传输方式包括HSDT和LPDT传输方式，在所述HSDT传输方式下分别将每一行MIPI数据长包转换为HSDT数据格式，在所述LPDT传输方式下分别将每一行MIPI数据长包转换为LPDT数据格式。

一种实现上述基于FPGA实现8LANE、16LANE MIPI信号的方法的装置，其特殊之处在于，包括MIPI控制模块、视频转换模块、RGB分屏同步信号模块、RGB分屏数据模块、VIDEO数据模块、COMMAND数据模块、MIPI组包分配模块、HSDT传输模块、LPDT传输模块和MIPI信号输出模块；

所述MIPI控制模块分别与视频转换模块、RGB分屏同步信号模块、VIDEO数据模块、MIPI组包分配模块、HSDT传输模块和MIPI信号输出模块连接，所述视频转换模块分别与RGB分屏同步信号模块和RGB分屏数据模块连接，所述RGB分屏同步信号模块分别与RGB分屏数据模块和VIDEO数据模块连接，所述RGB分屏数据模块分别与VIDEO数据模块和COMMAND数据模块连接，所述VIDEO数据模块和COMMAND数据模块连接，所述VIDEO数据模块、COMMAND数据模块分别与MIPI组包分配模块连接，所述MIPI组包分配模块分别与HSDT传输模块和LPDT传输模块连接，所述HSDT传输模块、LPDT传输模块分别与MIPI信号输出模块连接，所述MIPI信号输出模块与MIPI模组连接；

所述MIPI控制模块用于根据上层配置控制信号产生配置参数并传送至视频转换模块、RGB分屏同步信号模块、VIDEO数据模块、MIPI组包分配模块、HSDT传输模块和MIPI信号输出模块；

所述视频转换模块用于从图像信号源的每个LINK接收传输视频信号转换为每个LINK的视频解码信号；

所述RGB分屏同步信号模块用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏同步信号；

所述RGB分屏数据模块用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏视频信号；

所述VIDEO数据模块将所述RGB分屏视频信号转换为VIDEO数据；

所述COMMAND数据模块用于将所述RGB分屏视频信号转换为COMMAND数据；

MIPI组包分配模块用于将所述VIDEO数据组成MIPI数据长包发送至HSDT传输模块，并将缓存的COMMAND数据组成MIPI数据长包然后根据所述配置参数分别发送至所述HSDT传输模块(8)和LPDT传输模块；

所述HSDT传输模块用于将接收MIPI数据长包转换为MIPI HS时钟信号和MIPI HS数据信号，并根据所述配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号；

所述LPDT传输模块用于将所述MIPI数据长包转换成标准MIPILPDT数据信号并输出；

所述MIPI信号输出模块用于根据所述配置参数中的传输时序向MIPI模组输出所接收的所述HS状态下的MIPI HS时钟信号和MIPIHS数据信号或者所述MIPI LPDT数据信号。

本发明的有益效果在于：

(1)本发明适用于采用分屏特性的8lane、16lane MIPI模组的Video和COMMAND显示方式，遵从于MIPI DSI、DCS、DPHY协议。

(2)本发明所实现的Video和COMMAND方式均可以在HS状态下以数据流形式发送给模组，并且，COMMAND方式也可以在LP状态下以LPDT传输模式发送给MIPI模组。

(3)本发明适用于不同分辨率、尺寸、不同RGB颜色特性、不同MIPI传输率模组，可应用于8LANE、16lane的模组。适用于不同Video显示方式(Burst和Non-burst)、不同COMMAND显示方式(分行方式、分段方式、全帧方式)的模组，且信号传输可靠无错误。

(4)本发明所需的相关操作配置(如MIPI模组配置指令、RGB配置参数、Video方式、COMMAND方式配置参数等、视频传输方式)均可由上层软件配置，从而使操作简便、快捷，当配置完成后再无需人工控制。

(5)本发明可通过用FPGA芯片来实现所述功能；FPGA是市场常见芯片，本发明不仅工作稳定可靠、实现容易，而且实现成本较低，避免了因使用外接桥接芯片的技术方案而导致的设计、使用复杂、稳定性差、设计成本高等问题。

附图说明

图1为本发明基于FPGA实现8LANE、16LANE MIPI信号的装置的电路方框图；

图2为本发明基于FPGA实现8LANE、16LANE MIPI信号的方法的流程图。

图中：MIPI控制模块1，视频转换模块2，RGB分屏同步信号模块3，RGB分屏数据模块4，VIDEO数据模块5，COMMAND数据模块6，MIPI组包分配模块7，HSDT传输模块8，LPDT传输模块9，MIPI信号输出模块10，MIPI模组11。

具体实施方式

以下结合附图和具体实施例对本发明作进一步的详细描述。

如图1所示，本发明所提供的基于FPGA实现8LANE、16LANEMIPI信号的装置，包括MIPI控制模块1、视频转换模块2、RGB分屏同步信号模块3、RGB分屏数据模块4、VIDEO数据模块5、COMMAND数据模块6、MIPI组包分配模块7、HSDT传输模块8、LPDT传输模块9和MIPI信号输出模块10。

MIPI控制模块1分别与视频转换模块2、RGB分屏同步信号模块3、VIDEO数据模块5、MIPI组包分配模块7、HSDT传输模块8和MIPI信号输出模块10连接，视频转换模块2分别与RGB分屏同步信号模块3和RGB分屏数据模块4连接，RGB分屏同步信号模块3分别与RGB分屏数据模块4和VIDEO数据模块5连接，RGB分屏数据模块4分别与VIDEO数据模块5和COMMAND数据模块6连接，VIDEO数据模块5和COMMAND数据模块6连接，VIDEO数据模块5、COMMAND数据模块6分别与MIPI组包分配模块7连接，MIPI组包分配模块7分别与HSDT传输模块8和LPDT传输模块9连接，HSDT传输模块8、LPDT传输模块9分别与MIPI信号输出模块10连接，MIPI信号输出模块10与MIPI模组11连接。

MIPI控制模块1用于根据上层配置控制信号产生配置参数并传送至视频转换模块2、RGB分屏同步信号模块3、VIDEO数据模块5、MIPI组包分配模块7、HSDT传输模块8和MIPI信号输出模块10；

视频转换模块2用于从图像信号源的每个LINK接收传输视频信号转换为每个LINK的视频解码信号。

RGB分屏同步信号模块3用于根据每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏同步信号。

RGB分屏数据模块4用于根据每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏视频信号。

VIDEO数据模块5将RGB分屏视频信号转换为VIDEO数据。

COMMAND数据模块6用于将RGB分屏视频信号转换为COMMAND数据。

MIPI组包分配模块7用于将VIDEO数据组成MIPI数据长包发送至HSDT传输模块8，并将缓存的COMMAND数据组成MIPI数据长包然后根据配置参数分别发送至HSDT传输模块8和LPDT传输模块9。

HSDT传输模块8用于将接收MIPI数据长包转换为MIPI HS时钟信号和MIPI HS数据信号，并根据配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号。

LPDT传输模块9用于将MIPI数据长包转换成标准MIPI LPDT数据信号并输出。

MIPI信号输出模块10用于根据配置参数中的传输时序向MIPI模组11输出所接收的HS状态下的MIPI HS时钟信号和MIPI HS数据信号或者MIPI LPDT数据信号。

如图2所示，根据上述装置实现基于FPGA实现8LANE、16LANEMIPI信号的方法的具体步骤包括：

1)上层(可以是MCU、PC、或其他控制设备)首先设置好配置信息，并通过以太网、串口、USB等常用接口将配置信息通过上层配置控制信号发送给MIPI控制模块1。MIPI控制模块1再将上层配置控制信号中的配置信息还原成各个配置参数和指令送给其他相关模块。这些配置参数包括分屏配置参数(8LANE分屏方式或者16LANE分屏方式)、VIDEO或者COMMAND显示方式、MIPI模组开屏指令、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率、输出电气参数等。

2)MIPI控制模块1将模组开屏指令送入COMMAND数据模块6将其转换成COMMAND数据并送入MIPI组包分配模块7组包为MIPI数据包，再将MIPI数据包送入LPDT传输模块9缓存、然后经过LPDT传输模块9转换为LPDT数据信号再通过MIPI信号输出模块10输出至MIPI模组11完成开屏步骤。

3)视频转换模块2分别从图像信号源的每个LINK接收传输视频信号，并分别将每个LINK的视频传输信号进行解调和解码，转换为每个LINK的视频解码信号。

由于8lane、16lane的MIPI模组分辨率都很大，其视频数据量很大，因此，图像信号源采用多个LINK传输视频信号。多个视频转换模块2分别接受每个LINK的信号，并根据MIPI控制模块1的视频传输配置信息，进行解调和解码，将其转换成每个LINK的视频解码信号。

4)RGB分屏同步信号模块3根据配置控制参数中的分屏配置参数(8LANE分屏方式或者16LANE分屏方式)和视频解码信号产生相应的RGB分屏同步信号。

5)视频解码信号同时也被送入RGB分屏数据模块4，RGB分屏数据模块4根据配置控制参数中的分屏配置参数，将每个LINK的视频解码信号转换为RGB分屏视频信号，当分屏配置参数为8LANE分屏方式时，RGB分屏视频信号为两路二分屏视频信号，当分屏配置参数为16LANE分屏方式时，RGB分屏视频信号为四路四分屏视频信号。

6)MIPI控制模块1根据配置参数中的VIDEO或者COMMAND显示方式启动VIDEO数据模块5和COMMAND数据模块6，分别进行步骤7)～9)或者步骤10)～11)。

7)当配置参数中为VIDEO显示方式时，VIDEO数据模块5将RGB视频信号中的同步信号取出，根据同步信号完成VIDEO传输配置。具体步骤包括：

7.1)VIDEO数据模块5取出RGB分屏视频信号的同步信号中的帧同步信号和行同步信号，VIDEO数据模块5根据MIPI DSI协议和MIPI控制模块1的配置参数中的Video方式配置信息，对同步信号中的帧同步信号(VSYNC)行同步信号(HSYNC、DE)，捕捉它们的同步信号起始位置或结束位置，并计算各自同步信号的脉宽有效区间的长度。

7.2)VIDEO数据模块5根据MIPI控制模块1的配置参数中的Video方式配置的消隐模式信号产生Burst模式同步信息或者Non-Burst模式同步信息，将帧或行的脉宽期、或数据(DE)间的消隐期处理成相应的LP标识或者空包。

7.3)VIDEO数据模块5根据MIPI DSI协议规定产生MIPI帧/行开始或结束标识的同步信息送给MIPI组包分配模块7。MIPI组包分配模块7再将帧/行同步信息处理成MIPI短包并根据LANE数设置，分配到各个数据LANE上送出到后续模块处理成MIPI信号发给MIPI模组11。

7.4)VIDEO数据模块5将LP标识或者空包发给MIPI组包分配模块7，MIPI组包分配模块7再根据空包标识处理成MIPI空包并同时发到所有数据LANE上再送入后续模块转成相应MIPI信号，若是LP标识则告知后续模块转入LP状态。

8)VIDEO数据模块5根据VIDEO传输配置，将RGB视频信号中的视频数据转换为VIDEO数据。当RGB分屏视频信号到来时将其中的视频数据转成MIPI组包所需的字节数据，并根据MIPI控制模块1的配置参数中的RGB颜色位宽(6、8、10、12、16bit)、RGB分量顺序对RGB数据进行拆分和重排然后缓存。

9)MIPI组包分配模块9将缓存的VIDEO数据组成MIPI数据长包。

在MIPI组包分配模块9对同步包和空包处理完后则从VIDEO数据模块5中读取MIPI字节数据组成MIPI数据长包并分配到各个数据LANE上，再送入后续模块输出成MIPI信号。

完成后转步骤12)。

10)当配置控制参数中为COMMAND显示方式，将RGB分屏数据模块4输出的RGB分屏视频信号转换为COMMAND数据后缓存。具体步骤包括：

10.1)COMMAND数据模块6将RGB分屏视频信号中一帧图像的第一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据的第一个数据位置上内填入DCS命令2C。

10.2)COMMAND数据模块6依次将所述RGB视频信号中的下一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据内填入DCS命令3C。

11)MIPI组包分配模块7依次读取COMMAND数据模块6中缓存的一行COMMAND数据将其组成MIPI数据长包。

MIPI组包分配模块7组成MIPI数据长包的过程中，根据RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。MIPI组包分配模块7根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。

12)当MIPI控制模块1从上层接收的配置参数中的信号传输时序为HSDT传输模式时，MIPI控制模块1则启动MIPI组包分配模块7、HSDT传输模块8和MIPI信号输出模块10进行相关操作。

由于FPGA工作时，前续模块会有延时，故MIPI组包分配模块7在当前行组包完成后若下一行数据尚未到来时则自动插入MIPI空包以维持HSDT的传输速率，故在一帧数据输出时MIPI组包分配模块7都在工作，HSDT传输模块8将这些数据和空包以HSDT数据流不间断的发送给MIPI模组11，直到所有帧数据全部传输完成。

具体步骤包括：

12.1)HSDT传输模块8将接收MIPI数据长包转换为MIPI串行数据，并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数据信号，然后将MIPI HS时钟信号和MIPI HS数据信号输出至MIPI信号输出模块10。

12.2)根据配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号。根据MIPI DPHY协议，HSDT传输模块8根据传输时序产生HS状态的传输控制，当传输MIPI HS数据信号则进入HSDT传输，当未收到数据时则输出信号进入LP电平信号状态。LP电平信号状态即输出为LVCOMS电平的LP电平信号状态(LP11-02-00)。

13)当MIPI控制模块1从上层接收的配置参数中的信号传输时序为LPDT传输模式时，MIPI控制模块1则启动MIPI组包分配模块7、LPDT传输模块9和MIPI信号输出模块10进行相关操作。具体步骤包括：

13.1)MIPI组包分配模块7依次读取COMMAND数据模块6中缓存的一行COMMAND数据将其组成MIPI数据长包，并将MIPI数据长包送给LPDT传输模块9缓存。

13.2)LPDT传输模块9缓存完成后则等待若干时间，当达到发送间隔时间后，根据MIPI DPHY协议规定，将缓存的MIPI数据长包的每个字节数据顺序取出并逐一进行并转串操作，以串行方式输出，这些串行比特均根据MIPI DPHY协议规定的LPDT编码方式转换为MIPI LPDT数据信号输出至MIPI信号输出模块10，并按MIPI控制模块1中配置参数的传输速率设置形成相应串行传输速率。

13.3)MIPI信号输出模块10在启动后，根据MIPI控制模块1发送的配置参数中信号传输时序的控制，将接收的两种传输方式(HSDT方式和LPDT方式)的MIPI HS时钟信号和MIPI HS数据信号以及MIPI LPDT数据信号根据MIPI DHPY协议整合在一起，形成标准的MIPI传输信号发送至MIPI模组11显示。

14)检查是否有新的图像输入，没有输入则暂停操作，有输入则重复步骤6)～14)。本发明的各个模块当一幅图像的当前帧数据传输给模组后均暂停工作，直到下一幅图像的新的一帧的起始到来时再重新将该图像的此帧数据再次发送给MIPI模组11。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以设计出若干改进，这些改进也应视为本发明的保护范围。

本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (9)

1.一种基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：包括如下步骤：

1)从上层接收配置控制参数，所述配置控制参数包括分屏配置参数、VIDEO或者COMMAND显示方式，所述分屏配置参数为8LANE分屏方式或者16LANE分屏方式；

2)分别从图像信号源的每个LINK接收传输视频信号，并分别将每个LINK的视频传输信号进行解调和解码，转换为每个LINK的视频解码信号；

3)根据所述配置控制参数中的分屏配置参数，产生RGB分屏同步信号；

4)根据所述配置控制参数中的分屏配置参数，将每个LINK的视频解码信号转换为RGB分屏视频信号，当所述分屏配置参数为8LANE分屏方式时，所述RGB分屏视频信号为两路二分屏视频信号，当所述分屏配置参数为16LANE分屏方式时，所述RGB分屏视频信号为四路四分屏视频信号；

5)当所述配置控制参数中为VIDEO显示方式，则进行步骤6)～8)，当所述配置控制参数中为COMMAND显示方式，则进行步骤9)～10)；

6)根据所述RGB分屏同步信号完成VIDEO传输配置；

7)根据所述VIDEO传输配置，将所述RGB分屏视频信号中的视频数据转换为VIDEO数据然后缓存；

8)将所述缓存的VIDEO数据组成MIPI数据长包，转步骤11)；

9)将所述RGB分屏视频信号转换为COMMAND数据后缓存；

10)将所述缓存的COMMAND数据转换为MIPI数据长包；

11)将所述MIPI数据长包发送至MIPI模组(11)显示。

2.根据权利要求1所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述步骤6)的具体步骤包括：

6.1)取出所述RGB分屏同步信号中的帧同步信号和行同步信号，并根据MIPI DSI协议产生帧/行开始和结束标识同步短包；

6.2)根据所述同步信号中的消隐模式信号产生Burst模式同步信息或者Non-Burst模式同步信息，并处理成LP标识或者空包。

6.3)将所述帧/行开始和结束标识同步短包分配到每个数据LANE上；

6.4)根据所述同步信号中的消隐模式信号，将LP标识或者空包分配到每个数据LANE上。

3.根据权利要求2所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述步骤9)的具体步骤包括：

9.1)将所述RGB分屏视频信号中一帧图像的第一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据内填入DCS命令2C；

9.2)依次将所述RGB分屏视频信号中的下一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据内填入DCS命令3C。

4.根据权利要求3所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述配置控制参数还包括MIPI模组开屏指令、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率和输出电气参数。

5.根据权利要求4所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述DCS命令2C和DCS命令3C位于COMMAND数据的第一个数据位置上。

6.根据权利要求5所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述组成MIPI数据长包的过程中，根据所述RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。

7.根据权利要求6所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述组成MIPI数据长包的过程中，根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。

8.根据权利要求7所述的基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于：所述COMMAND传输方式包括HSDT和LPDT传输方式，在所述HSDT传输方式下分别将每一行MIPI数据长包转换为HSDT数据格式，在所述LPDT传输方式下分别将每一行MIPI数据长包转换为LPDT数据格式。

9.一种实现上述基于FPGA实现8LANE、16LANE MIPI信号的方法的装置，其特征在于：包括MIPI控制模块(1)、视频转换模块(2)、RGB分屏同步信号模块(3)、RGB分屏数据模块(4)、VIDEO数据模块(5)、COMMAND数据模块(6)、MIPI组包分配模块(7)、HSDT传输模块(8)、LPDT传输模块(9)和MIPI信号输出模块(10)；

所述MIPI控制模块(1)分别与视频转换模块(2)、RGB分屏同步信号模块(3)、VIDEO数据模块(5)、MIPI组包分配模块(7)、HSDT传输模块(8)和MIPI信号输出模块(10)连接，所述视频转换模块(2)分别与RGB分屏同步信号模块(3)和RGB分屏数据模块(4)连接，所述RGB分屏同步信号模块(3)分别与RGB分屏数据模块(4)和VIDEO数据模块(5)连接，所述RGB分屏数据模块(4)分别与VIDEO数据模块(5)和COMMAND数据模块(6)连接，所述VIDEO数据模块(5)和COMMAND数据模块(6)连接，所述VIDEO数据模块(5)、COMMAND数据模块(6)分别与MIPI组包分配模块(7)连接，所述MIPI组包分配模块(7)分别与HSDT传输模块(8)和LPDT传输模块(9)连接，所述HSDT传输模块(8)、LPDT传输模块(9)分别与MIPI信号输出模块(10)连接，所述MIPI信号输出模块(10)与MIPI模组(11)连接；

所述MIPI控制模块(1)用于根据上层配置控制信号产生配置参数并传送至视频转换模块(2)、RGB分屏同步信号模块(3)、VIDEO数据模块(5)、MIPI组包分配模块(7)、HSDT传输模块(8)和MIPI信号输出模块(10)；

所述视频转换模块(2)用于从图像信号源的每个LINK接收传输视频信号转换为每个LINK的视频解码信号；

所述RGB分屏同步信号模块(3)用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏同步信号；

所述RGB分屏数据模块(4)用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏视频信号；

所述VIDEO数据模块(5)将所述RGB分屏视频信号转换为VIDEO数据；

所述COMMAND数据模块(6)用于将所述RGB分屏视频信号转换为COMMAND数据；

MIPI组包分配模块(7)用于将所述VIDEO数据组成MIPI数据长包发送至HSDT传输模块(8)，并将缓存的COMMAND数据组成MIPI数据长包然后根据所述配置参数分别发送至所述HSDT传输模块(8)和LPDT传输模块(9)；

所述HSDT传输模块(8)用于将接收MIPI数据长包转换为MIPIHS时钟信号和MIPI HS数据信号，并根据所述配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号；

所述LPDT传输模块(9)用于将所述MIPI数据长包转换成标准MIPI LPDT数据信号并输出；

所述MIPI信号输出模块(10)用于根据所述配置参数中的传输时序向MIPI模组(11)输出所接收的所述HS状态下的MIPI HS时钟信号和MIPI HS数据信号或者所述MIPI LPDT数据信号。