CN104778936A - 基于fpga实现mipi信号在hsdt状态下的command功能的方法 - Google Patents

Abstract

本发明公开了一种基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其方法根据MIPI DCS协议，通过HSTDT发送图像数据，在发送过程中，图像数据被分割每一段间隔发送，每一段长度根据上层设置为一行或者一帧或者其他长度，第一行发送加入2C命令，后续行发送加入3C命令。本发明可根据不同模组对COMMAND显示的不同要求，以三种传输方式传输。本发明可通过用FPGA芯片来实现所述功能；FPGA是市场常见芯片，本发明不仅工作稳定可靠、实现容易，而且实现成本较低，避免了因使用主控芯片和桥接芯片而导致的设计、使用复杂、稳定性差、设计成本高等问题。

Description

基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法

技术领域

本发明涉及MIPI液晶模组的显示和测试领域，具体地指一种基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法。

背景技术

在MIPI DCS和DSI协议中规定，视频信号既可以数据流的方式(即Video方式)输出给MIPI模组，也可以用命令方式(即COMMAND方式)输出给模组点屏。

在模组的调试、检测过程中以及在某些仅需要显示局部变化像素或对显示还原程度较高的场合下需要用到COMMAND显示方式，该方式是一种类似命令和附加参数方式，在传输图像时，先发送2C/3C命令再将整个图像数据作为附加参数放在命令后面发送，在发送过程中，图像数据可以被分割成若干块间隔发送，第一次发加入2C命令，后续发送加入3C命令。

根据MIPI DCS协议，COMMAND显示方式既可以采用在HS状态下发送即HSDT传输模式，也可以采用在LP状态下发送即LPDT传输模式。当在HSDT模式下根据MIPI模组类型的不同，分为行传输形式(即每行数据传输时为HS状态，间隔时间进入LP状态，之后再进入HS状态传下一行)、分段传输形式(即每段数据长度不限，传输数据时为HS状态，间隔时间时进入LP状态)和帧传输形式(即在HS状态下传完一帧图像数据，数据可分段，在分段期间则传输HS空包以维持信道，在一帧数据传完后进入LP状态)。

目前要实现上述在HSDT下均能传输COMMAND方式仅只能通过某些外接桥接芯片的方案来实现，具有实现复杂、成本高、使用配合难度较大、制造周期长等问题。

发明内容

针对现有技术的不足，本发明的目的是提供一种基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，并同时根据MIPI DSI协议使MIPI COMMAND信号分为行传输形式、分段传输形式和帧传输形式三种不同的形式传输至MIPI模组。

为实现上述目的，本发明所设计的一种基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特殊之处在于，包括如下步骤：

1)将开屏指令转换为COMMAND数据，经过组包后转换为LPDT数据格式，然后发送至MIPI模组完成开屏步骤；

2)接收RGB视频信号，将所述RGB视频信号转换为分段的图像数据；

3)将所述分段的图像数据中的第一段图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一段COMMAND数据内填入DCS命令2C；

4)将缓存的第一段COMMAND数据组成第一段MIPI数据长包，再将第一段MIPI数据长包转换为HSDT数据格式，并发送至MIPI模组(11)显示；

5)依次将所述RGB视频信号中的下一段图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一段COMMAND数据内填入DCS命令3C；

6)依次将缓存的每一段COMMAND数据组成每一段MIPI数据长包；

7)依次将每一段MIPI数据长包转换为HSDT数据格式，并发送至MIPI模组显示，直至所述一帧图像的全部图像数据发送至MIPI模组；

8)检查是否有新的图像输入，没有输入则暂停操作，有输入则重复步骤2)～7)。

优选地，所述步骤2)中的分段的图像数据中每一段为一行图像数据。

优选地，所述步骤2)中的分段的图像数据中每一段为一帧图像数据。在FPGA中，图像数据分段每一段的大小取决于缓存区域的大小，亦取决于MIPI模组的类型。

优选地，所述DCS命令2C和DCS命令3C位于COMMAND数据的第一个数据位置上。

优选地，在所述步骤1)之前还包括设置配置参数的步骤，所述配置参数包括MIPI模组开屏指令、视频数据分段大小、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率和输出电气参数。

优选地，所述组成MIPI数据长包的过程中，根据所述RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。

优选地，所述组成MIPI数据长包的过程中，根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。根据不同的MIPI模组类型，对色阶为12bit、16bit的视频数据转换为8bit的视频数据。

优选地，所述步骤6)中将MIPI数据长包转换为HSDT数据格式时，当前行组包完成后若下一行数据尚未到来时则自动插入MIPI空包以维持HSDT的传输速率。由于HS传输方式是以Video数据流方式传输，为了保持数据的传输则需在下一行数据尚未到来时则自动插入MIPI空包。

本发明的有益效果在于：

(1)本发明所实现的MIPI COMMAND数据及其显示方式遵从于MIPI DCS协议，适用于不同分辨率、尺寸、不同传输LANE的MIPI模组。

(2)本发明在HSDT模式下传输MIPI信号，可根据不同模组对COMMAND显示的不同要求，分为三种传输方式，1、行传输形式(即每行数据传输时为HS状态，间隔时间进入LP状态，之后再进入HS状态传下一行)；2、分段传输形式(即每段数据长度不限，传输数据时为HS状态，间隔时间时进入LP状态)；3、帧传输形式(即在HS状态下传完一帧图像数据，数据可分段，在分段期间则传输HS空包以维持信道，在一帧数据传完后进入LP状态)。

(3)本发明所需的相关操作配置(如MIPI模组配置指令、RGB配置参数、COMMAND方式配置参数等)均可由上层软件配置，从而使操作简便、快捷，当配置完成后再无需人工干预信号传输。

(4)本发明可适用于不同数据LANE数、不同RGB颜色特性、不同分辨率和信号传输速率、不同COMMAND显示方式的MIPI模组，且信号传输可靠无错误。

(5)本发明可通过用FPGA芯片来实现所述功能；FPGA是市场常见芯片，本发明不仅工作稳定可靠、实现容易，而且实现成本较低，避免了因使用主控芯片和桥接芯片而导致的设计、使用复杂、稳定性差、设计成本高等问题。

附图说明

图1为实现本发明基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法的装置电路方框图；

图2为本发明基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法的流程图。

图中：COMMAND控制模块1，COMMAND数据模块2，COMMAND缓存模块3，MIPI组包模块4，HS方式数据产生模块5，HS方式传输模块6，HS方式信号产生模块7，LP方式缓存模块8，LP方式传输模块9，MIPI信号输出模块10，MIPI模组11。

具体实施方式

以下结合附图和具体实施例对本发明作进一步的详细描述。

如图1所示，本发明可以基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的装置实现，该装置包括COMMAND控制模块1、COMMAND数据模块2、COMMAND缓存模块3、MIPI组包模块4、HS方式数据产生模块5、HS方式传输模块6、HS方式信号产生模块7、LP方式缓存模块8、LP方式传输模块9和MIPI信号输出模块10。

COMMAND控制模块1分别与COMMAND数据模块2、MIPI组包模块4、HS方式数据产生模块5、HS方式传输模块6、HS方式信号产生模块7、LP方式传输模块9和MIPI信号输出模块10连接，COMMAND数据模块2通过COMMAND缓存模块3与MIPI组包模块4连接，MIPI组包模块4分别与HS方式数据产生模块5和LP方式缓存模块8连接，HS方式数据产生模块5通过HS方式传输模块6与HS方式信号产生模块7连接，LP方式缓存模块8与LP方式传输模块9连接，HS方式信号产生模块7和LP方式传输模块9均与MIPI信号输出模块10连接，MIPI信号输出模块10与MIPI模组11连接。

COMMAND控制模块1用于根据上层配置控制信号产生配置参数并传送至COMMAND数据模块2、MIPI组包模块4、HS方式数据产生模块5、HS方式传输模块6、HS方式信号产生模块7、LP方式传输模块9和MIPI信号输出模块10；

COMMAND数据模块2用于将输入的RGB视频信号和开屏指令转换为COMMAND数据；

COMMAND缓存模块3用于缓存COMMAND数据；

MIPI组包模块4用于将缓存的COMMAND数据根据MIPI DCS协议组成MIPI数据长包并根据配置参数分别发送至HS方式数据产生HS方式数据产生模块5和LP方式缓存模块8；

HS方式数据产生模块5用于将MIPI数据长包分配到相应的数据LANE信号线上；

HS方式传输模块6用于将接收MIPI数据长包转换为MIPI串行数据，并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数据信号；

HS方式信号产生模块7用于接收MIPI HS时钟信号和MIPI HS数据信号并根据配置参数中的传输时序分别输出HS状态下的MIPIHS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号；

LP方式缓存模块8用于缓存所接收的MIPI数据包；

LP方式传输模块9用于将缓存的MIPI数据包转换成标准MIPILPDT数据信号并输出；

MIPI信号输出模块10用于根据配置参数中的传输时序向MIPI模组11输出所接收的HS状态下的MIPI HS时钟信号和MIPI HS数据信号或者MIPI LPDT数据信号。

如图2所示，根据上述装置实现基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法的具体步骤包括：

1)上层(可以是MCU、PC、或其他控制设备)首先设置好配置信息，并通过以太网、串口、USB等常用接口发送给COMMAND控制模块1。COMMAND控制模块1再将其配置信息还原成各个配置参数和指令送给其他相关模块。这些配置参数包括MIPI模组开屏指令、视频数据分段大小、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率、输出电气参数等。

2)COMMAND控制模块1将模组开屏指令送入COMMAND数据模块2将其转换成COMMAND数据并送入MIPI组包模块4组包为MIPI数据包，再将MIPI数据包送入LP方式缓存模块8缓存、然后经过LP方式传输模块9转换为LPDT数据信号再通过MIPI信号输出模块10输出至MIPI模组11完成开屏步骤。

3)COMMAND控制模块1启动COMMAND数据模块2接收RGB视频信号，COMMAND数据模块2根据COMMAND控制模块1配置参数中的视频数据分段大小将RGB视频信号分为一段一段的视频数据，数据长度不限于一行长度，每一段视频数据的长度或者为一行或者为一帧或者多于一行或者少于一行。

4)COMMAND数据模块2将RGB视频信号中一帧图像的第一段图像数据转换为COMMAND数据后输出至模块3缓存，并根据MIPIDCS协议在缓存的第一段COMMAND数据的第一个数据位置上内填入DCS命令2C。

5)MIPI组包模块4将缓存的第一段COMMAND数据组成第一行MIPI数据长包，再将第一段MIPI数据长包转换为HSDT数据格式，并发送至MIPI模组11显示。具体步骤包括：

5.1)COMMAND控制模块1启动COMMAND数据模块2、MIPI组包模块4、HS方式数据产生模块5、HS方式传输模块6、HS方式信号产生模块7和MIPI信号输出模块10进行相关操作。

5.2)MIPI组包模块4读取COMMAND缓存模块3中缓存的第一段COMMAND数据将其组成第一段MIPI数据长包。

MIPI组包模块4组成MIPI数据长包的过程中，根据RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。MIPI组包模块4根据RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。

5.3)HS方式数据产生模块5根据COMMAND控制模块1提供的模组数据LANE数的参数，将第一段MIPI数据长包分配到相应的1～4个数据LANE信号线上，之后由HS方式传输模块6将接收MIPI数据长包转换为MIPI串行数据，并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数据信号，然后HS方式信号产生模块7将MIPIHS时钟信号和MIPI HS数据信号输出至MIPI信号输出模块10。

6)COMMAND数据模块2依次将RGB视频信号中的下一段图像数据转换为COMMAND数据后输出至COMMAND缓存模块3缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据的第一个数据位置上内填入DCS命令3C。

7)MIPI组包模块4依次将缓存的每一段COMMAND数据组成每一段MIPI数据长包；

8)MIPI组包模块4依次将每一段MIPI数据长包转换为HSDT数据格式，并发送至MIPI模组11显示，直至一帧图像的全部图像数据发送至MIPI模组11。具体步骤包括：

8.1)COMMAND控制模块1启动COMMAND数据模块2、MIPI组包模块4、HS方式数据产生模块5、HS方式传输模块6、HS方式信号产生模块7和MIPI信号输出模块10进行相关操作。

8.2)MIPI组包模块4读取COMMAND缓存模块3中缓存的一行COMMAND数据将其组成MIPI数据长包。

MIPI组包模块4组成MIPI数据长包的过程中，根据RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。MIPI组包模块4根据RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。

由于FPGA工作时，COMMAND数据模块2、COMMAND缓存模块3会有延时，故MIPI组包模块4在当前行组包完成后若下一段数据尚未到来时则自动插入MIPI空包以维持HSDT的传输速率，故在一帧数据输出时MIPI组包模块4都在工作，而后续HS方式传输模块6、HS方式信号产生模块7则将这些数据和空包以HSDT数据流不间断的发送给MIPI模组11，直到所有帧数据全部传输完成。

8.3)HS方式数据产生模块5根据COMMAND控制模块1提供的模组数据LANE数的参数，将第一段MIPI数据长包分配到相应的1～4个数据LANE信号线上，之后由HS方式传输模块6将接收MIPI数据长包转换为MIPI串行数据，并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数据信号，然后HS方式信号产生模块7将MIPIHS时钟信号和MIPI HS数据信号输出至MIPI信号输出模块10。

HS方式信号产生模块7根据配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号。根据MIPI DPHY协议，HS方式信号产生模块7根据传输时序产生HS状态的传输控制，当传输MIPI HS数据信号则进入HSDT传输，当未收到数据时则输出信号进入LP电平信号状态。LP电平信号状态即输出为LVCOMS电平的LP电平信号状态(LP11-02-00)。

9)检查是否有新的图像输入，没有输入则暂停操作，有输入则重复步骤2)～8)。本发明的各个模块当一幅图像的当前帧数据传输给模组后均暂停工作，直到下一幅图像的新的一帧的起始到来时再重新将该图像的此帧数据再次发送给MIPI模组11。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以设计出若干改进，这些改进也应视为本发明的保护范围。

本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (8)

1.一种基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：包括如下步骤：

1)将开屏指令转换为COMMAND数据，经过组包后转换为LPDT数据格式，然后发送至MIPI模组(11)完成开屏步骤；

2)接收RGB视频信号，将所述RGB视频信号转换为分段的图像数据；

3)将所述分段的图像数据中的第一段图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一段COMMAND数据内填入DCS命令2C；

4)将缓存的第一段COMMAND数据组成第一段MIPI数据长包，再将第一段MIPI数据长包转换为HSDT数据格式，并发送至MIPI模组(11)显示；

5)依次将所述RGB视频信号中的下一段图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一段COMMAND数据内填入DCS命令3C；

6)依次将缓存的每一段COMMAND数据组成每一段MIPI数据长包；

7)依次将每一段MIPI数据长包转换为HSDT数据格式，并发送至MIPI模组(11)显示，直至所述一帧图像的全部图像数据发送至MIPI模组(11)；

8)检查是否有新的图像输入，没有输入则暂停操作，有输入则重复步骤2)～7)。

2.根据权利要求1所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：所述步骤2)中的分段的图像数据中每一段为一行图像数据。

3.根据权利要求1所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：所述步骤2)中的分段的图像数据中每一段为一帧图像数据。

4.根据权利要求2或3所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：所述DCS命令2C和DCS命令3C位于COMMAND数据的第一个数据位置上。

5.根据权利要求4所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：在所述步骤1)之前还包括设置配置参数的步骤，所述配置参数包括MIPI模组开屏指令、视频数据分段大小、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率和输出电气参数。

6.根据权利要求5所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：所述组成MIPI数据长包的过程中，根据所述RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。

7.根据权利要求5所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：所述组成MIPI数据长包的过程中，根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。

8.根据权利要求6所述的基于FPGA实现MIPI信号在HSDT状态下的COMMAND功能的方法，其特征在于：所述步骤6)中将MIPI数据长包转换为HSDT数据格式时，当前行组包完成后若下一行数据尚未到来时则自动插入MIPI空包以维持HSDT的传输速率。