CN204577065U - 基于fpga实现mipi信号传输调整的装置 - Google Patents

Abstract

本实用新型公开了一种基于FPGA实现MIPI信号传输调整的装置，包括时序控制接口模块、MIPI传输控制模块、MIPI信号产生模块、MIPI信号输出模块、MIPI时钟产生模块、MIPI数据转换模块和MIPI数据产生模块。本实用新型能对MIPI时钟和数据的传输时序分别设置、便于MIPI模组问题的定位和查找；支持不同分辨率和传输率模组的传输时序配置，并可由上层软件控制在传输信号时实时的对不同参数进行调整和控制，方便MIPI模组优化；在MIPI模组研发、生产、测试过程中无需了解并使用其他转换芯片特性，降低其实现复杂性。

Description

基于FPGA实现MIPI信号传输调整的装置

技术领域

本实用新型涉及MIPI液晶模组的显示和测试领域，具体地指一种基于FPGA实现MIPI信号传输调整的装置。

背景技术

目前在许多手机和便携设备上所用的显示屏均采用MIPI视频信号作为接收视频数据的接口信号，MIPI信号具有传输率高、功耗低、可靠性高、支持各种显示分辨率和显示MIPI模组。

在传输视频图像时，当传输一行或一帧视频数据时则在MIPI信号的HS(High Speed)状态下以数据流形式传输，当在一行或一帧图像的消隐区里，MIPI信号则进入LP(Low Power)状态。

为了保证视频传输的可靠性和低功耗性，MIPI DPHY协议中对视频图像在传输过程中，其MIPI时钟和数据信号自身的HS状态、LP状态之间的传输时序上，以及时钟和数据信号之间的传输时序上有着明确的规定，且传输时序参数较多，基本和信号传输率相关，这就会导致在显示不同分辨率的图像时其MIPI传输时序也不一样。

由于传输时序参数且不同分辨率都不一样，这样在目前的MIPI信号实现方案上(采用视频源加外接MIPI转接芯片方式)需要给转接芯片配置相关参数，这对于在MIPI模组的研发、生产、检测等场合下需要专人能熟悉转接芯片性能和配置方式，这样操作起来很不方便、且使得生产效率和资源利用效率低。

发明内容

针对现有技术的不足，本实用新型的目的是提供一种通过上层对MIPI时钟和数据传输所需时序进行配置和控制，使得所输出的MIPI信号达到MIPI DPHY协议传输时序要求的基于FPGA实现MIPI信号传输调整的装置。

为实现上述目的，本实用新型所设计的一种基于FPGA实现MIPI信号传输调整的装置，其特殊之处在于，包括时序控制接口模块、MIPI传输控制模块、MIPI信号产生模块、MIPI信号输出模块、MIPI时钟产生模块、MIPI数据转换模块和MIPI数据产生模块；

所述时序控制接口模块通过MIPI传输控制模块与MIPI信号产生模块连接，所述MIPI传输控制模块还分别与MIPI时钟产生模块和MIPI数据产生模块连接，所述MIPI时钟产生模块和MIPI数据产生模块还分别与MIPI信号产生模块连接，所述MIPI数据转换模块分别与MIPI数据产生模块和MIPI信号输出模块连接，所述MIPI信号产生模块通过MIPI信号输出模块与MIPI模组连接。

进一步地，所述时序控制接口模块与上层通过以太网、USB或者串口方式连接。

更进一步地，所述时序控制接口模块通过FPGA的IO单元输入接收MIPI传输配置参数的电气信号。

本实用新型的有益效果在于：

(1)本实用新型可通过上层软件标准化的操作来对不同传输时序参数进行配置，在MIPI模组研发、生产、测试过程中无需了解并使用其他转换芯片特性，降低其实现复杂性。

(2)本实用新型能对MIPI时钟和数据的传输时序分别设置、便于MIPI模组问题的定位和查找。

(3)本实用新型支持不同分辨率和传输率模组的传输时序配置，并可由上层软件控制在传输信号时实时的对不同参数进行调整和控制，方便MIPI模组优化。

(4)本实用新型能对MIPI信号的发送速率进行调整，并能设置不同的MIPI数据工作模式。

(5)本实用新型可通过用FPGA(现场可编程逻辑阵列)芯片、来实现所述全部功能；FPGA是市场常见芯片，不仅工作稳定、实现容易，而且价格便宜，避免了因使用视频源设备外接桥接芯片而导致的操作复杂、稳定性差、使用成本高等问题。

附图说明

图1为本实用新型基于FPGA实现MIPI信号传输调整的装置的电路方框图。

图2为根据MIPI DPHY协议规定MIPI时钟信号和数据信号的传输时序图。

图中：时序控制接口模块1，MIPI传输控制模块2，MIPI信号产生模块3，MIPI信号输出模块4，MIPI时钟产生模块5，MIPI数据转换模块6，MIPI数据产生模块7，MIPI模组8。

具体实施方式

以下结合附图和具体实施例对本实用新型作进一步的详细描述。

如图1所示，本实用新型所提供的一种基于FPGA实现MIPI信号传输调整的装置，包括时序控制接口模块1、MIPI传输控制模块2、MIPI信号产生模块3、MIPI信号输出模块4、MIPI时钟产生模块5、MIPI数据转换模块6和MIPI数据产生模块7。

时序控制接口模块1通过MIPI传输控制模块2与MIPI信号产生模块3连接，MIPI传输控制模块2还分别与MIPI时钟产生模块5和MIPI数据产生模块7连接，MIPI时钟产生模块5和MIPI数据产生模块7还分别与MIPI信号产生模块3连接，MIPI数据转换模块6分别与MIPI数据产生模块7和MIPI信号输出模块4连接，MIPI信号产生模块3通过MIPI信号输出模块4与MIPI模组8连接。

时序控制接口模块1用于从上层接收MIPI传输配置参数并传输至MIPI传输控制模块2；时序控制接口模块1与上层通过以太网、USB或者串口方式连接。MIPI传输配置参数的电气信号通过FPGA的IO单元输入。

MIPI传输控制模块2用于将MIPI传输配置参数分别传输至MIPI信号产生模块3、MIPI时钟产生模块5和MIPI数据产生模块7。

MIPI信号产生模块3用于控制接收的MIPI时钟信号和MIPI数据信号以HS状态或者LP状态输出。

MIPI信号输出模块4用于将输入的HS状态的MIPI时钟信号和MIPI数据信号输出为MIPI标准的一条LVDS差分信号或者将LP状态的MIPI时钟信号和MIPI数据信号输出为MIPI标准的两条CMOS单端信号并传输至MIPI模组8。

MIPI时钟产生模块5用于根据MIPI传输配置参数产生MIPI时钟信号。

MIPI数据转换模块6用于将输入的RGB视频信号转换为MIPI数据信号。

MIPI数据产生模块7用于根据MIPI传输配置参数产生MIPI数据信号。

根据上述装置实现基于FPGA实现MIPI信号传输调整的方法的具体步骤包括：

1)上电后，上层软件根据MIPI模组8的分辨率和性能特性的预先配置好MIPI传输配置参数，包括MIPI信号传输速率配置参数、MIPI数据工作模式(Burst模式、Non-Burst模式)、MIPI时钟信号传输时序参数、MIPI数据信号的传输时序和空包调整参数、MIPI时钟和数据延迟参数、MIPI输出电气配置参数(如电平、驱动强度、端接匹配、高频预加重等)。

2)上层软件通过常见方式(如以太网、USB、串口)将MIPI传输配置参数以MIPI模组传输时序配置信号的形式送入时序控制接口模块1。时序控制接口模块1通过FPGA的IO单元输入接收MIPI传输配置参数的电气信号。时序控制接口模块1收到所有MIPI传输配置参数后先将其缓存起来，当所有MIPI传输配置参数缓存完后则启动MIPI传输控制模块2工作。

3)MIPI传输控制模块2从时序控制接口模块1读取MIPI信号传输速率配置参数并送入MIPI时钟产生模块5，MIPI时钟产生模块5产生所需传输速率的HS串化的MIPI时钟信号，所产生的MIPI时钟信号是DDR类型。

MIPI传输控制模块2从时序控制接口模块1读取MIPI信号传输速率配置参数也送入MIPI数据产生模块7，以产生所需传输速率的HS串化的MIPI数据信号(此步骤下，MIPI数据产生模块7尚未输出MIPI数据)。将所产生的MIPI时钟信号和MIPI数据信号的中心对齐。

4)MIPI传输控制模块2从时序控制接口模块1中读取MIPI输出电气配置参数并送入MIPI信号输出模块4，使MIPI信号输出模块4根据MIPI输出电气配置参数产生相应的HS状态、LP状态下的输出信号以符合MIPI传输要求，这些输出电气配置参数包括如输出电平范围、输出驱动强度、传输端接匹配、高频预加重等指标，从而将最佳信号质量发送给MIPI模组。

5)MIPI传输控制模块2从时序控制接口模块1中读取MIPI时钟信号传输时序参数(见附图2)，并根据MIPI DPHY协议，通过对MIPI时钟信号传输时序参数计时控制MIPI信号产生模块3控制接收的MIPI时钟信号和MIPI数据信号以HS状态或者LP状态输出。

上电后，系统默认处于LP状态。MIPI信号产生模块3接收到以HS状态输出时，即从LP状态(电平11-01-00变化)转换到HS状态(差分准备信号--差分有效信号)，MIPI信号产生模块3自动将来自MIPI时钟产生模块5MIPI时钟信号和来自MIPI数据产生模块7的MIPI数据信号输出。

6)MIPI传输控制模块2从时序控制接口模块1中读取MIPI时钟信号传输时序参数和MIPI数据信号传输时序参数发送至MIPI信号产生模块3，使得MIPI信号产生模块3输出的MIPI时钟传输时序和MIPI数据传输时序满足MIPI DPHY协议中规定的相互关联时序(见附图2)，即在MIPI信号产生模块3输出MIPI时钟处于HS状态后，MIPI传输控制模块2从时序控制接口模块1中读取MIPI数据信号传输时序参数来通过对各个时序参数计时使MIPI信号产生模块3控制MIPI时钟信号和MIPI数据信号以HS状态或者LP状态输出。

在用FPGA实现时，因HS状态、LP状态的工作状态和电平模式不同，故MIPI信号产生模块3在分别输出HS状态或者LP状态的MIPI时钟信号和MIPI数据信号时，使其中HS状态的信号为LVDS差分信号，LP状态的信号为两条CMOS单端信号线。

7)当MIPI信号产生模块3输出HS状态的MIPI时钟信号时，MIPI传输控制模块2一方面根据MIPI数据信号传输时序参数控制MIPI信号产生模块3同样输出MIPI数据为LP状态，另一方面将MIPI数据工作模式、MIPI空包调整参数送入MIPI数据转换模块6，并启动MIPI数据转换模块6将输入的RGB视频信号转换成MIPI组包数据。MIPI数据转换模块6受MIPI传输控制模块2控制将一帧RGB数据转换成Burst或将一行RGB数据转换成Non-Burst模式的MIPI组包数据，同时为保持MIPI传输速率，在RGB同步信号(VSYNC、HSYNC)和RGB数据之间(即每帧/行的消隐区间)插入MIPI空包数据来填充传输信道。

8)当MIPI数据转换模块6转换好MIPI数据组包(并行总线)后且MIPI数据信号传输时序参数到了HS有效信号时，MIPI数据产生模块7受MIPI传输控制模块2控制启动，将MIPI数据组包取出并按之前设置好的MIPI传输率将其做并转串操作，以产生HS串化的MIPI数据信号给MIPI信号产生模块3，MIPI信号产生模块3再将HS状态的MIPI数据信号和MIPI时钟信号发送至MIPI信号输出模块4。

9)MIPI信号输出模块4将输入HS状态的MIPI数据信号和MIPI时钟信号转换成MIPI标准的Clk-p/n信号和Dat-p/n信号，其中Clk和Dat的HS状态则用p、n两个信号输出为一条LVDS差分信号。而MIPI信号输出模块4输出的MIPI信号的电气特性如前所述受到MIPI传输控制模块2控制，MIPI传输控制模块2同时控制MIPI信号输出模块4对输出的MIPI时钟信号和MIPI数据信号进行延时调整，从而可确保在MIPI模组8所接收到的时钟能对齐到数据中心，确保模组对视频数据接收正确。

在FPGA中，对该模块配置可通过配置FPGA的IO单元特性来实现，配置参数的电气信号通过串行或并行传输线送给FPGA的IO单元输入。

10)当MIPI信号产生模块3接收到LP状态输出时，MIPI传输控制模块2一方面根据MIPI DPHY协议和MIPI数据信号传输时序参数控制MIPI信号产生模块3将MIPI数据信号以LP状态输出，另一方面根据MIPI DPHY协议和MIPI时钟信号传输时序参数，控制MIPI信号产生模块3将MIPI时钟信号由HS状态转换为LP状态输出；

11)MIPI信号输出模块4将从MIPI信号产生模块3输入的LP状态的MIPI时钟信号和MIPI数据信号转换成MIPI标准的Clk-p/n信号和Dat-p/n信号，用p、n两个信号线输出成两条CMOS单端信号线。而MIPI信号输出模块4输出的MIPI信号的电气特性如前所述受到MIPI传输控制模块2控制，MIPI传输控制模块2同时控制MIPI信号输出模块4对输出的MIPI时钟信号和MIPI数据信号进行延时调整，从而可确保在MIPI模组8所接收到的时钟能对齐到数据中心，确保模组对视频数据接收正确。

12)当一行或一帧的RGB数据被转换并传输给MIPI模组8后，MIPI传输控制模块2则又读取时序控制接口模块1的相关时序参数，重复前述对MIPI时钟信号、MIPI数据信号进行从LP状态到HS状态、从HS状态到LP状态的转换时序控制。并对之后的每行每帧视频数据都同样控制，从而开始新一周期的传输时序控制。

13)本实用新型在MIPI数据传输过程中，在每个MIPI的LP状态或者HS状态传输周期开始前都会重新从上层读取MIPI传输配置参数，并根据这些读到的新的配置参数重新对传输过程进行配置，从而能对MIPI信号的传输进行实时控制和调整，使得对MIPI模组8的操作和调试变得容易和快捷。

以上仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以设计出若干改进，这些改进也应视为本实用新型的保护范围。

本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (3)

1.一种基于FPGA实现MIPI信号传输调整的装置，其特征在于：包括时序控制接口模块(1)、MIPI传输控制模块(2)、MIPI信号产生模块(3)、MIPI信号输出模块(4)、MIPI时钟产生模块(5)、MIPI数据转换模块(6)和MIPI数据产生模块(7)；

所述时序控制接口模块(1)通过MIPI传输控制模块(2)与MIPI信号产生模块(3)连接，所述MIPI传输控制模块(2)还分别与MIPI时钟产生模块(5)和MIPI数据产生模块(7)连接，所述MIPI时钟产生模块(5)和MIPI数据产生模块(7)还分别与MIPI信号产生模块(3)连接，所述MIPI数据转换模块(6)分别与MIPI数据产生模块(7)和MIPI信号输出模块(4)连接，所述MIPI信号产生模块(3)通过MIPI信号输出模块(4)与MIPI模组(8)连接。

2.根据权利要求1所述的基于FPGA实现MIPI信号传输调整的装置，其特征在于：所述时序控制接口模块(1)与上层通过以太网、USB或者串口方式连接。

3.根据权利要求1或者2所述的基于FPGA实现MIPI信号传输调整的装置，其特征在于：所述时序控制接口模块(1)通过FPGA的IO单元输入接收MIPI传输配置参数的电气信号。