CN104460826A - 基于fpga实现mipi模组dsi时钟重配的方法 - Google Patents

基于fpga实现mipi模组dsi时钟重配的方法 Download PDF

Info

Publication number
CN104460826A
CN104460826A CN201410745797.8A CN201410745797A CN104460826A CN 104460826 A CN104460826 A CN 104460826A CN 201410745797 A CN201410745797 A CN 201410745797A CN 104460826 A CN104460826 A CN 104460826A
Authority
CN
China
Prior art keywords
clock
dsi
fpga
management chip
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410745797.8A
Other languages
English (en)
Other versions
CN104460826B (zh
Inventor
彭骞
余广德
赵勇
沈亚非
陈凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Original Assignee
Wuhan Jingce Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Technology Co Ltd filed Critical Wuhan Jingce Electronic Technology Co Ltd
Priority to CN201410745797.8A priority Critical patent/CN104460826B/zh
Publication of CN104460826A publication Critical patent/CN104460826A/zh
Application granted granted Critical
Publication of CN104460826B publication Critical patent/CN104460826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于FPGA实现MIPI模组DSI时钟重配的方法，包括如下步骤：1)确定FPGA输入输出时钟倍数N的值，则FPGA的输出时钟与输入时钟满足FCLKOUT＝FCLKIN*N；2)将需要配置的DSI时钟频率FDSI的值设置到DSI时钟频率配置参数中；3)调用DSI时钟频率配置参数，并计算出需要配置的DSI时钟频率FDSI与时钟管理芯片的输入时钟fin的倍数参数m＝FDSI/(fin*N)；4)将时钟管理芯片调整倍数参数m转换为时钟管理芯片寄存器配置数据格式，则时钟管理芯片的输出时钟与输入时钟fin的关系为fout＝fin*m；5)FPGA接收到时钟管理芯片的输出时钟fout，即FPGA的输入时钟FCLKIN＝fout＝fin*m，则FPGA的输出时钟FCLKOUT＝FCLKIN*N＝fin*m*N＝FDSI，实现FPGA的输出时钟FCLKOUT等于需要配置的DSI时钟频率FDSI。

Description

基于FPGA实现MIPI模组DSI时钟重配的方法
技术领域
本发明涉及MIPI模组DSI时钟频率技术领域，具体地指一种基于FPGA实现MIPI模组DSI时钟重配的方法。
背景技术
MIPI测试模组在测试大小或是分辨率不同的MIPI模组时需要调整DSI的时钟频率。由于DSI的时钟频率很广，从62.5MHz到1.1GHz不等，同一测试设备在测试不同的MIPI模组时需要做到DSI时钟实时可调。MIPI模组测试设备信号源由FPGA产生，DSI时钟由FPGA提供。
目前，FPGA得到想要的输出时钟的方法通常有两种：
1)方法一是采用震荡器或是时钟buffer(缓冲器)给FPGA提供一个固定的差分或是单端时钟，再由FPGA内部PLL(锁相环)来产生需要的时钟。但是由FPGA内部PLL的产生的时钟在步进和精度上达不到DSI对时钟步进和精度的要求。
将FCLKOUT设为FPGA的输出时钟、FCLKIN设为FPGA的输入时钟，则FCLKOUT＝FCLKIN*N，N为FPGA输入输出时钟倍数。当FCLKIN为定值时，要改变输出频率就必须要调整N。调整N的值就意味着要修改FPGA代码，操作极为不便。
2)方法二是采用时钟管理芯片产生可以调整的时钟提供给FPGA，再由FPGA内部PLL来产生需要的DSI时钟。但是仍然无法实现输出时钟频率的实时调整。
此方法优于方法一，可以通过改变FPGA的输入时钟FCLKIN来达到改变输出时钟的目的，而不用改变FPGA输入输出时钟倍数N的值，从而省去了修改FPGA代码的麻烦。但是对于操作者来说，首先确定FPGA输入输出时钟倍数N的值是多少，再根据需要的DSI时钟(即FOUT)来计算FPGA的输入时钟FCLKIN的值
FCLKIN＝FOUT/N
然后使时钟管理芯片产生FPGA需要的输入时钟FCLKIN的值，具体步骤为：
设时钟管理芯片的输出时钟为fout，则fout＝FCLKIN＝FOUT/N对于时钟管理芯片，其内部也是由PLL结构组成，输入输出时钟也有一定的倍数关系。
则fout＝fin*m
其中，fin为时钟管理芯片的输入时钟，是一个固定值，m为时钟管理芯片调整倍数，为可变值。要得到fout，可以通过改变时钟管理芯片调整倍数m值得到，而时钟管理芯片调整倍数m值的改变需要通过外部的控制器操作时钟管理芯片的寄存器来实现。
因此，需要知道fout的值，时钟管理芯片才能正确配置输出时钟，而且还需要一个额外的控制界面，由此可见，此方法要得到正确的DSI时钟步骤比较繁琐，不具备实时性。
发明内容
针对现有技术的不足，本发明的目的在于提供一种小步进、高精度、宽范围的基于FPGA实现MIPI模组DSI时钟重配的方法，由系统自动控制产生需要的输出时钟频率，调整方便、实时，优化了系统的时钟结构。
为实现上述目的，本发明所设计的基于FPGA实现MIPI模组DSI时钟重配的方法，其特殊之处在于，包括如下步骤：
1)确定FPGA输入输出时钟倍数N的值，则FPGA的输出时钟FCLKOUT与FPGA的输入时钟FCLKIN满足FCLKOUT＝FCLKIN*N；
2)将需要配置的DSI时钟频率FDSI的值设置到MIPI模组配置文件对应的DSI时钟频率配置参数中；
3)调用所述MIPI模组配置文件中的DSI时钟频率配置参数，并计算出所述需要配置的DSI时钟频率FDSI与时钟管理芯片的输入时钟fin的倍数关系，即时钟管理芯片调整倍数参数m＝FDSI/(fin*N)；
4)将所述时钟管理芯片调整倍数参数m转换为时钟管理芯片寄存器配置数据格式，并写入时钟管理芯片的寄存器，则所述时钟管理芯片的输出时钟fout与时钟管理芯片的输入时钟fin的关系为fout＝fin*m；
5)FPGA接收到所述时钟管理芯片的输出时钟fout，即所述FPGA的输入时钟FCLKIN＝fout＝fin*m，则所述FPGA的输出时钟FCLKOUT＝FCLKIN*N＝fin*m*N＝FDSI，实现所述FPGA的输出时钟FCLKOUT等于需要配置的DSI时钟频率FDSI。
优选地，所述MIPI模组配置文件通过UDP网络协议从电脑GUI界面传送至MIPI模组测试设备，所述需要配置的DSI时钟频率FDSI的值从所述电脑GUI界面中的人工输入得到。在上层软件的GUI界面中输入需要配置的DSI时钟频率FDSI的值，上层软件将输入的FDSI的值存到相对应的配置文件中。
优选地，MIPI模组测试设备获取配置文件中的DSI时钟频率配置参数后通过IIC接口对时钟管理芯片的寄存器进行配置，将所述时钟管理芯片调整倍数参数m转换为时钟管理芯片中对应的寄存器配置数据格式。MIPI模组测试设备的ARM/MCU通过IIC接口对时钟管理芯片的寄存器进行配置。
优选地，所述FPGA输入输出时钟倍数N为5～10中任一自然数。将FPGA输入输出时钟倍数N固定为一个自然数，FPGA内部的PLL根据FPGA输入输出时钟倍数N产生相应的DSI时钟。
优选地，所述MIPI模组测试设备与电脑GUI界面通信的端口为12582。MIPI模组测试设备通过12582端口获取MIPI模组配置文件。
本发明通过时钟管理芯片和FPGA结合的方式输出高精度、小步进、宽范围的输出时钟频率，只需要操作者在电脑GUI界面输入需要的DSI时钟频率，应用程序将自动计算出时钟管理芯片的寄存器配置数据，时钟管理芯片的输出时钟被FPGA接收后，FPGA根据固定的FPGA输入输出时钟倍数N向DSI输出与需要的DSI时钟频率相等的FPGA的输出时钟。操作者不用关心任何其他参数，只要输出时钟值不超过规定的范围，可以很方便地得到需要的DSI时钟频率。MIPI模组测试设备配有一个功能强大的GUI，本方案只需要在原来的GUI上增加一个输入窗口即可，无需专门制作GUI。
本发明具有如下优点：
1)时钟频率调整通过电脑的GUI界面操作；
2)时钟频率调整方便、实时，简单；
3)时钟调整步进小，精度高；
4)时钟频率调整范围宽(本方案实现的输出时钟范围可达10MHz到1.5GHz)。
附图说明
图1为实现本发明的MIPI模组测试设备的连接结构图。
图2为实现本发明的MIPI模组测试设备的结构框图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细描述。
如图1所示，本发明所提供的基于FPGA实现MIPI模组DSI时钟重配的方法基于MIPI模组测试设备实现，MIPI模组测试设备包括控制器ARM/MCU、时钟管理芯片和FPGA。如图1所示，MIPI模组测试设备的ARM/MCU通过网口与电脑上位机的GUI连接，MIPI模组测试设备的MIPI接口与MIPI模组连接。MIPI模组测试设备的结构框图如图2所示。
本发明基于FPGA实现MIPI模组DSI时钟重配的方法包括如下步骤：
1)确定FPGA输入输出时钟倍数N的值，则FPGA的输出时钟FCLKOUT与FPGA的输入时钟FCLKIN满足FCLKOUT＝FCLKIN*N；例如设置N＝8，则FCLKOUT＝FCLKIN*8。
2)将MIPI模组测试设备和电脑通过UDP网络协议进行连接，在模组测试设备和电脑建立连接时，上层界面对应的电脑端口是12582。
3)操作者根据需要测试的MIPI模组的规格，在电脑的GUI界面中输入需要的DSI时钟频率参数FDSI。
4)上层软件将输入的DSI时钟频率参数FDSI存到相应的MIPI模组配置文件中，不同的MIPI模组对应不同的配置文件，配置文件中有很多参数，其中有一项“mdlmipidsiclock”对就是DSI时钟频率配置参数的设置。
5)在上层软件中点“初始化”按钮，MIPI模组测试设备的控制器ARM/MCU通过12582端口找到对应的配置文件，并从配置文件中读取配置信息。
MIPI模组测试设备通过UDP网络协议取到需要的DSI时钟频率参数FDSI后，通过固定的端口n(这个端口是ARM/MCU的应用软件定义好的，不同的应用软件端口可以不同，一旦端口定下来就不会变动)找到时钟管理芯片相应的执行文件x。
6)控制器ARM/MCU调用MIPI模组配置文件中的DSI时钟频率配置参数，并计算出需要配置的DSI时钟频率FDSI与时钟管理芯片的输入时钟fin的倍数关系，即时钟管理芯片调整倍数参数m＝FDSI/(fin*N)。
时钟管理芯片的输入时钟为固定值fin＝25MHz，则本例中m＝FDSI/(25*8)。
7)控制器ARM/MCU调用执行文件x，执行文件x通过IIC接口对时钟管理芯片的寄存器进行配置。控制器ARM/MCU将时钟管理芯片调整倍数参数m转换为时钟管理芯片寄存器配置数据格式，并写入时钟管理芯片的寄存器，则时钟管理芯片的输出时钟fout与时钟管理芯片的输入时钟fin的关系为fout＝fin*m。
时钟管理芯片的输出时钟fout＝25*FDSI/(25*8)＝FDSI/8。
8)FPGA从时钟输入引脚接收到时钟管理芯片的输出时钟fout＝FDSI/8，再经过FPGA内部的PLL，FPGA的输出时钟FCLKOUT＝FCLKIN*N＝FDSI/8*8＝FDSI，实现FPGA的输出时钟FCLKOUT等于需要配置的DSI时钟频率FDSI。MIPI模组测试设备根据DSI时钟频率通过MIPI接口完成需要测试的MIPI模组的时钟重配。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以设计出若干改进，这些改进也应视为本发明的保护范围。

Claims (5)

1.一种基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：包括如下步骤：
1)确定FPGA输入输出时钟倍数N的值，则FPGA的输出时钟FCLKOUT与FPGA的输入时钟FCLKIN满足FCLKOUT＝FCLKIN*N；
2)将需要配置的DSI时钟频率FDSI的值设置到MIPI模组配置文件对应的DSI时钟频率配置参数中；
3)调用所述MIPI模组配置文件中的DSI时钟频率配置参数，并计算出所述需要配置的DSI时钟频率FDSI与时钟管理芯片的输入时钟fin的倍数关系，即时钟管理芯片调整倍数参数m＝FDSI/(fin*N)；
4)将所述时钟管理芯片调整倍数参数m转换为时钟管理芯片寄存器配置数据格式，并写入时钟管理芯片的寄存器，则所述时钟管理芯片的输出时钟fout与时钟管理芯片的输入时钟fin的关系为fout＝fin*m；
5)FPGA接收到所述时钟管理芯片的输出时钟fout，即所述FPGA的输入时钟FCLKIN＝fout＝fin*m，则所述FPGA的输出时钟FCLKOUT＝FCLKIN*N＝fin*m*N＝FDSI，实现所述FPGA的输出时钟FCLKOUT等于需要配置的DSI时钟频率FDSI。
2.根据权利要求1所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：所述MIPI模组配置文件通过UDP网络协议从电脑GUI界面传送至MIPI模组测试设备，所述需要配置的DSI时钟频率FDSI的值从所述电脑GUI界面中的人工输入得到。
3.根据权利要求1或2所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：MIPI模组测试设备获取配置文件中的DSI时钟频率配置参数后通过IIC接口对时钟管理芯片的寄存器进行配置，将所述时钟管理芯片调整倍数参数m转换为时钟管理芯片中对应的寄存器配置数据格式。
4.根据权利要求1或2所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：所述FPGA输入输出时钟倍数N为5～10中任一自然数。
5.根据权利要求2所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：所述MIPI模组测试设备与电脑GUI界面通信的端口为12582。
CN201410745797.8A 2014-12-05 2014-12-05 基于fpga实现mipi模组dsi时钟重配的方法 Active CN104460826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410745797.8A CN104460826B (zh) 2014-12-05 2014-12-05 基于fpga实现mipi模组dsi时钟重配的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410745797.8A CN104460826B (zh) 2014-12-05 2014-12-05 基于fpga实现mipi模组dsi时钟重配的方法

Publications (2)

Publication Number Publication Date
CN104460826A true CN104460826A (zh) 2015-03-25
CN104460826B CN104460826B (zh) 2017-11-07

Family

ID=52907042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410745797.8A Active CN104460826B (zh) 2014-12-05 2014-12-05 基于fpga实现mipi模组dsi时钟重配的方法

Country Status (1)

Country Link
CN (1) CN104460826B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778936A (zh) * 2015-04-30 2015-07-15 武汉精测电子技术股份有限公司 基于fpga实现mipi信号在hsdt状态下的command功能的方法
CN104795039A (zh) * 2015-04-30 2015-07-22 武汉精测电子技术股份有限公司 基于fpga实现mipi信号传输调整的方法和装置
CN110611505A (zh) * 2019-07-18 2019-12-24 京微齐力(北京)科技有限公司 一种fpga和mipi电路中的时钟恢复电路
CN114461008A (zh) * 2021-12-21 2022-05-10 天津光电通信技术有限公司 一种多路可调同源时钟的实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101655719A (zh) * 2009-09-15 2010-02-24 东南大学 显示测试图形在线时钟更新方法
CN102354256A (zh) * 2011-08-01 2012-02-15 上海交通大学 基于fpga和ad9959的多通道同步信号发生器
CN102882623A (zh) * 2012-07-26 2013-01-16 哈尔滨工业大学 基于fpga的可配置的时钟频率合成装置
US8502581B1 (en) * 2010-02-06 2013-08-06 Ion E. Opris Multi-phase digital phase-locked loop device for pixel clock reconstruction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101655719A (zh) * 2009-09-15 2010-02-24 东南大学 显示测试图形在线时钟更新方法
US8502581B1 (en) * 2010-02-06 2013-08-06 Ion E. Opris Multi-phase digital phase-locked loop device for pixel clock reconstruction
CN102354256A (zh) * 2011-08-01 2012-02-15 上海交通大学 基于fpga和ad9959的多通道同步信号发生器
CN102882623A (zh) * 2012-07-26 2013-01-16 哈尔滨工业大学 基于fpga的可配置的时钟频率合成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778936A (zh) * 2015-04-30 2015-07-15 武汉精测电子技术股份有限公司 基于fpga实现mipi信号在hsdt状态下的command功能的方法
CN104795039A (zh) * 2015-04-30 2015-07-22 武汉精测电子技术股份有限公司 基于fpga实现mipi信号传输调整的方法和装置
CN110611505A (zh) * 2019-07-18 2019-12-24 京微齐力(北京)科技有限公司 一种fpga和mipi电路中的时钟恢复电路
CN114461008A (zh) * 2021-12-21 2022-05-10 天津光电通信技术有限公司 一种多路可调同源时钟的实现方法

Also Published As

Publication number Publication date
CN104460826B (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
US20190028213A1 (en) Apparatus and methods for calibrating analog circuitry in an integrated circuit
CN103105889B (zh) 一种fpga原型验证板堆叠的时钟同步装置及系统
CN104460826A (zh) 基于fpga实现mipi模组dsi时钟重配的方法
EP3273359B1 (en) Configurable clock tree
KR20170115041A (ko) 조정된 단일 클록 소스 동기 직렬화기­역직렬화기 프로토콜을 사용하는 고속 데이터 전송
CN109581916A (zh) 一种基于fpga的pxi总线可编程数字i/o系统及实现方法
WO2018120612A1 (zh) 一种数据采样方法、芯片和计算机存储介质
CN106126854B (zh) 一种软硬件协同仿真交易器和仿真系统
WO2024113681A1 (zh) 一种时钟架构及处理模组
CN104239259A (zh) 用于与动态可重配置电路进行通信的桥接电路
CN113992205A (zh) 一种基于zynq的多路dac的参考时钟快速同步系统
CN109981084A (zh) 基于fpga的窄脉冲输出系统及方法
CN113890548B (zh) 用于信号上变频的装置及现场可编程门阵列
CN108984446B (zh) 基于fpga原语的phy接口及fpga芯片
CN110955179A (zh) 一种基于pci总线的双通道共享时钟触发调延装置
CN108449088A (zh) 多通道高速采样同步方法及装置
CN104571264A (zh) 一种时延调整方法和装置
TW201711396A (zh) 時脈資料回復裝置、時脈資料回復方法及相位偵測器
US11133793B1 (en) Phase interpolator with phase adjuster for step resolution
CN105007075A (zh) 一种用于调整时钟频率和相位的方法
CN106685412B (zh) 分频器、分频器系统及分频处理方法
US9330217B2 (en) Holdtime correction using input/output block delay
JP4265440B2 (ja) マイクロコンピュータ及びエミュレーション装置
CN101162958A (zh) 一种sdh传输系统中定位帧头信号的采样方法
US10740526B2 (en) Integrated circuit design system with automatic timing margin reduction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 430070 Hubei City, Hongshan Province, South Lake Road, No. 53, Hongshan Venture Center, building on the 4 floor, No.

Patentee after: Wuhan fine test electronics group Limited by Share Ltd

Address before: 430070 Hubei City, Hongshan Province, South Lake Road, No. 53, Hongshan Venture Center, building on the 4 floor, No.

Patentee before: Wuhan Jingce Electronic Technology Co., Ltd.