CN103455085A - 用于产生usb主机工作时钟的电路及方法 - Google Patents

用于产生usb主机工作时钟的电路及方法 Download PDF

Info

Publication number
CN103455085A
CN103455085A CN2013104221494A CN201310422149A CN103455085A CN 103455085 A CN103455085 A CN 103455085A CN 2013104221494 A CN2013104221494 A CN 2013104221494A CN 201310422149 A CN201310422149 A CN 201310422149A CN 103455085 A CN103455085 A CN 103455085A
Authority
CN
China
Prior art keywords
frequency
usb host
clock
frequency dividing
host interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013104221494A
Other languages
English (en)
Inventor
邹铮贤
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN2013104221494A priority Critical patent/CN103455085A/zh
Publication of CN103455085A publication Critical patent/CN103455085A/zh
Priority to US14/141,186 priority patent/US9429979B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种用于产生USB主机工作时钟的电路及方法，用于产生USB主机工作时钟的电路包括：内部振荡器、可控分频器、倍频器、USB主机接口及分频控制器；USB主机接口根据倍频器提供的时钟与USB外设进行配置响应；分频控制器分别与USB主机接口及可控分频器连接，USB主机接口将其与USB外设进行配置响应的结果传送至分频控制器，分频控制器根据USB主机接口反馈的响应结果，在设定的分频比范围内调节可控分频器的分频比，且当可控分频器的分频比调节完后，分频控制器控制可控分频器按固定的分频比进行分频。本发明的技术方案通过为USB主机接口产生配置一个合适的工作时钟，从而无需外部晶振就可使USB主机接口与USB外设进行高精度的通讯。

Description

用于产生USB主机工作时钟的电路及方法
技术领域
本发明涉及USB通讯领域，更具体地涉及一种用于产生USB主机工作时钟的电路及方法。
背景技术
USB是英文Universal Serial BUS的缩写，中文含义是“通用串行总线”。USB因为其通讯速度快、接口简单、应用方便等优点，已经成为了目前PC、MP4、手机、PDA（Personal Digital Assistant，掌上电脑）、数码相机、打印机、扫描仪等电子设备的必备标准接口之一，在信息通讯和数据传输等方面得到了广泛地应用。
常规的通讯系统往往都各自需要一个相对准确的时钟源，利用这个时钟源，在通讯系统内部再经过分频或倍频等逻辑产生通讯系统工作所需主时钟，对传输的数据流进行分析、采集，以达到数据通讯的目的。USB通讯系统也不例外，在USB的高速通讯（通讯速度达到480MHz即为高速通讯）中，系统对数据传输时钟精确度的要求较高（±0.5‰）。因此，USB通讯系统通常是在USB主体结构上外接晶振的时钟方案，即外部通过晶振产生一个准确的时钟（例如12MHz）输入USB主体结构的芯片内部，芯片内部再通过PLL等逻辑模块倍频，产生最终系统所需的高速工作时钟480MHz。
由于晶振的原因，USB主体结构的芯片就至少需要空余两个管脚给晶振，这样的话，在一些管脚相对较少的电子产品中，就无法采用USB通讯系统进行通讯。例如，在常规的SIM卡之类的电子产品中，管脚一般只有4～7个，由于其它系统功能的需要，使得根本无法额外再分配两个管脚给晶振，从而根本无法采用USB主体结构进行通讯。
再则，随着制作工艺的发展和设计技术的提高，电子产品的体积愈来愈小型化，且电子产品的管脚也在不断的减少。而晶振元件的体积相对SOC（Systemon Chip，系统级芯片）芯片还是比较大的，这样将会制约产品的高集成小型化的发展。从而，晶振成为制约USB主体结构芯片的应用及发展的关键因素。
当然，USB主体结构的芯片内部也可以通过RC/LC振荡器生成时钟，并提供给系统使用。但是由于RC/LC振荡器工艺偏差或其它因素影响，最终芯片内振荡器生成时钟与设计目标通常存在±20％的偏差，无法满足系统传输的精度需求。
因此，有必要提供一种改进的用于供USB通讯系统进行正常通讯的时钟产生电路及方法来克服上述缺陷。
发明内容
本发明的目的是提供一种用于产生USB主机工作时钟的电路及方法，本发明的技术方案通过为USB主机接口产生配置一个合适的工作时钟，使得无需外部晶振就可使USB主机接口与USB外设进行高精度的通讯。
为实现上述目的，本发明的提供一种用于产生USB主机工作时钟的电路，其包括：内部振荡器、可控分频器、倍频器、USB主机接口及分频控制器；所述内部振荡器产生具有固定频率的时钟；所述可控分频器与所述内部振荡器连接，且将所述内部振荡器产生的时钟按设定的分频比进行分频；所述倍频器和所述可控分频器连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频；所述USB主机接口与所述倍频器连接，所述倍频器将倍频后的时钟传送至所述USB主机接口，且所述USB主机接口根据倍频器提供的时钟与USB外设进行配置响应；所述分频控制器分别与所述USB主机接口及所述可控分频器连接，所述USB主机接口将其与USB外设进行配置响应的结果传送至所述分频控制器，所述分频控制器根据所述USB主机接口反馈的响应结果，在设定的分频比范围内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频。
较佳地，所述内部振荡器为RC振荡器或LC振荡器。
较佳地，所述分频控制器根据所述USB主机接口反馈的响应结果，在设定的分频比范围内按从大到小的顺序控制调节所述可控分频器的分频比。
较佳地，所述分频控制器记录每个时钟下所述USB主机接口反馈的响应结果，当所述USB主机接口在倍频器输出的所有时钟下完成一轮与USB外设的配置响应后，所述分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定所述可控分频器的固定分频比。
相应地，本发明还提供一种用于产生USB主机工作时钟的方法，该方法包括如下步骤：根据内部振荡器的误差特性给分频控制器预设分频比范围；内部振荡器产生具有固定频率的时钟；可控分频器将内部振荡器产生的时钟进行分频；倍频器将分频后的时钟按固定频率倍频，并将倍频后的时钟传送至USB主机接口；所述USB主机接口根据接收的时钟与USB外设进行配置响应，且将与USB外设配置响应的结果传送给分频控制器；分频控制器记录所述USB主机接口与USB外设进行配置响应的结果，并根据响应结果，在设定的分频比范围内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频。
较佳地，重复多次执行所述步骤：分频控制器根据响应结果控制、调节可控分频器的分频比，且所述分频控制器根据所述USB主机接口输出的响应结果，在设定的分频比范围内按从大到小的顺序控制所述可控分频器的分频比。
较佳地，当所述USB主机接口在倍频器输出的所有时钟下完成一轮与USB外设的配置响应后，所述分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定所述可控分频器的固定分频比。
与现有技术相比，本发明的一种用于产生USB主机工作时钟的电路及方法，由于所述分频控制器根据所述USB主机接口反馈的响应结果，在设定的分频比范围内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频，从而在分频比范围内的所有分频比都被使用过后，所述分频控制器根据所述USB主机接口反馈的响应结果而在分频比范围内选择最合适的分频比作为可控分频器的固定分频比，从而使得所述可按分频器分频后输出的时钟频率符合设定要求，也即通过所述倍频器倍频后的时钟可使所述USB主机接口与USB外设正常进行通讯，且保证了通讯的精度。
通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明。
附图说明
图1为本发明用于产生USB主机工作时钟的电路与USB外设连接的结构示意图。
图2为本发明用于产生USB主机工作时钟的方法的流程图。
具体实施方式
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种用于产生USB主机工作时钟的电路及方法，本发明的技术方案通过为USB主机接口产生配置一个合适的工作时钟，使得无需外部晶振就可使USB主机接口与USB外设进行高精度的通讯。
请参考图1，图1为本发明用于产生USB主机工作时钟的电路与USB外设连接的结构示意图。本发明的用于产生USB主机工作时钟的电路包括内部振荡器、可控分频器、倍频器、分频控制器及USB主机接口；所述内部振荡器与所述可控分频器连接，以产生具有固定频率的时钟，并将产生的时钟传送给所述可控分频器；所述可控分频器分别与所述倍频器及分频控制器连接，所述可控分频器在所述分频控制器的控制下对所述内部振荡器产生的时钟进行分频，并将分频后的时钟传送到所述倍频器；所述倍频器与USB主机接口连接，所述倍频器将所述可控分频器分频后的时钟按固定频率倍频，将倍频后的时钟传送至所述USB主机接口；所述USB主机接口根据接收的时钟与USB外设进行配置响应，其中，所述USB主机接口与USB外设能否成功配置响应，是由所述倍频器输出的时钟的频率决定，若所述倍频器输出的时钟的频率在所述SUB外设成功响应的范围内，则所述USB主机接口与USB外设能成功配置响应，否则则不能成功配置响应，且所述USB主机接口根据不同的配置结果会相应产生不同的响应结果；所述分频控制器分别与所述可控分频器及USB主机接口连接，所述USB主机接口根据其与USB外设进行配置的结果（即是否成功配置响应），在设定的分频比范围（分频比范围根据内部振荡器的误差特性预设于分频控制器内）内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频。
具体地，在本发明的优选实施方式中，所述内部振荡器为RC振荡器或LC振荡器，因为RC振荡器或LC振荡器结构简单，体积小且能生产要求频率的时钟，因此采用RC振荡器或LC振荡器不会影响USB系统产品的高集成小型化的发展；所述RC振荡器或LC振荡器输出的时钟为高频时钟，一般为300MHz，且所述RC振荡器或LC振荡器产生的时钟具有一定的误差，通常误差最大可达±20%，也即输出的时钟的范围在240MHz至360MHz之间，相应的RC振荡器或LC振荡器输出的时钟的误差使得所述分频控制器内预设的分频比范围也为240-360；其中所述RC振荡器或LC振荡器产生的时钟的相位可根据设计的精度要求而设计，通常为四个相位、八个相位、十六个相位等。所述可控分频器分别与所述RC振荡器或LC振荡器、分频控制器及倍频器连接，所述可控分频器按设定要求对所述RC振荡器或LC振荡器输出的时钟进行分频，并将分频后的时钟传送至所述倍频器；其中，所述可控分频器的分频比可通过所述分频控制器控制调节。所述倍频器还与所述USB主机接口连接，所述倍频器将所述可控分频器分频产生的时钟进行固定比例的倍频，从而产生一个480MHz高频时钟，为所述USB主机接口提供工作时钟，使所述USB主机接口可正常进行高速通讯；明显地，由于所述RC振荡器或LC振荡器产生的高频时钟存在误差，因此，经所述可控分频器分频后，再经所述倍频器输出的时钟也不是准确的480MHz的时钟，还需要通过所述分频控制器对可控分频器的分频比具体进行调节校准，以保证所述倍频器可输出准确的480MHz的时钟。在本发明的具体实施例中，所述可控分频器、倍频器、USB主机接口及分频控制器构成一反馈回路，从而在使用过程中，分频控制器根据响应结果在分频比范围内控制调节可控分频器的分频比，且所述分频控制器根据所述USB主机接口输出的响应结果按从大到小的顺序控制所述可控分频器的分频比，直到所述USB主机接口在倍频器输出的所有时钟下完成一轮与USB外设的配置响应（也即分频比范围内的每一个分频比值都被使用过一次）后，所述分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定所述可控分频器的固定分频比；在本发明中所述分频控制器在所述USB主机接口在所有时钟下完成一轮与USB外设的配置响应后，才确定所述USB主机接口可与USB外设成功配置响应的时钟有效长度（也即确定可控分频器的固定分频比），可有效避免因某一时刻整个电路的意外突变使所述倍频器输出的其中一个时钟的频率落入时钟的有效长度内，而被所述分频控制器记录并被错误地划分时钟的有效长度，通过完整的一轮配置响应后再确定时钟的有效长度，可以效地去除有效长度外的非正常的零散的落在时钟的有效长度内的时钟频率，提高本发明用于产生USB主机工作时钟的电路工作的精确度。通过上述多次重复调节及选择使所述倍频器输出准确而稳定的480MHz的时钟，从而在该时钟的控制下所述USB主机接口可高精度地与USB外调之间进行各种数据包的高速通讯。
下面结合图1，描述本发明用于产生USB主机工作时钟的电路的一个具体实施过程；
该时钟产生电路采用一个300MHz的LC振荡器，该LC振荡器生成八个相位的时钟，提供给可控分频器，用于进行小数分频；其中该时钟的频率误差可能会比较大，最大可能为±20%。因此可控分频器的分频比范围也是300±20%，也即为240-360,且具体的分频比值以1/8为一个台阶。可控分频器将LC振荡器输入的时钟进行分频，生成一个约1MHz的时钟，输出给倍频器，再倍频到约480MHz，提供给USB主机接口使用。所述分频控制器根据所述USB主机接口反馈的响应结果，在分频比范围240-360内按从大到小的顺序控制调节所述可控分频器的分频比。即，刚开始，分频控制器配置给所述可控分频器的分频比为360，倍频器生成对应的时钟提供给USB主机接口，USB主机接口根据该时钟与USB外设进行配置响应，并将响应结果反馈给分频控制器，即完成一个时钟下的配置响应；然后，分频控制器根据前一个响应的结果配置分频比为
Figure BDA0000382615720000071
给所述可控分频器，倍频器生成对应的时钟提供USB主机接口，USB主机接口根据该时钟与USB外设进行配置响应，并将响应结果反馈给分频控制器，即又完成一个时钟下的配置响应；如此重复，分频控制器配置的分频比依次为
Figure BDA0000382615720000073
Figure BDA0000382615720000074
以
Figure BDA0000382615720000075
为一阶进行减少，直到分频比为240。如此，在以
Figure BDA0000382615720000076
为一阶的基础上，在240-360的分频比范围内对USB主机接口在相应时钟下与USB外设的配置响应进行一次完整的扫描，分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定控制所述可控分频器的分频比；例如，时钟的有效长度的中点值为480MHz，该中点值对应的可控分频器的分频比为300，即确定300为可控分频器的固定分频比，且在本发明的用于产生USB主机工作时钟的电路的后续工作过程中，均通过所述分频控制器控制所述可控分频器的分频比为300，以保证让USB主机能与USB外设进行正常的通讯。
下面结合图2，描述本发明用于产生USB主机工作时钟的方法。如图所示，所述产生USB主机工作时钟的方法包括如下步骤：
步骤S101，根据内部振荡器的误差特性在分频控制器预设分频比范围；在本步骤中，由于内部振荡器产生的时钟频率一般为300MHz，且误差最大可达±20%，则在所述分频控制器内预设的分频比范围为240-360，以与内部振荡器的误差相对应。
步骤S102，内部振荡器产生具有固定频率的时钟；在本步聚中，所述内部振荡器产生的时钟为高频时钟，一般为300MHz，通过后续步骤对该高频时钟的处理以使USB主机接口的工作时间与USB外设的时钟相匹配，从而通过内部振荡器为USB主机接口提供工作时钟，不需要通过晶振提供所需时钟，有利于USB系统产品的高集成小型化的发展；另外，在本步骤中，所述内部振荡器为RC振荡器或LC振荡器，因为RC振荡器或LC振荡器结构简单且体积小，适合于USB系统产品的高集成小型化的发展；其中，所述RC振荡器或LC振荡器产生的时钟具有一定的误差，通常误差最大可达±20%，需要后续步骤的调整及校准。
步骤S103，可控分频器将内部振荡器产生的时钟进行分频；在本步骤中，所述可控分频器对经所述RC振荡器或LC振荡器产生的高频时钟按要求进行小数分频，以便于后续步骤对时钟的进一步处理。
步骤S104，倍频器将分频后的时钟按固定倍频率倍频，并将倍频后的时钟传送至USB主机接口；在本步骤中，所述倍频器将所述可控分频器分频产生的时钟按固定倍频率进行倍频，而产生一个约480MHz高频时钟，并将倍频后的时钟发送至USB主机接口，以为所述USB主机接口提供工作时钟；明显地，由于所述RC振荡器或LC振荡器产生的高频时钟存在误差，因此经所述倍频器输出的时钟也不是准确的480MHz的时钟，还需要具体进行调节。
步骤S105，所述USB主机接口根据接收的时钟与USB外设进行配置响应，且将与USB外设配置响应的结果传送给分频控制器；在本步骤中，所述USB主机接口与USB外设能否成功配置响应，通过所述倍频器输出的时钟的频率决定，若所述倍频器输出的时钟的频率在所述SUB外设成功响应的范围内，则所述USB主机接口与USB外设能成功配置响应，否则不能成功配置响应；且所述USB主机接口根据不同的配置结果会相应产生不同的响应结果。
步骤S106，分频控制器记录所述USB主机接口与USB外设进行配置响应的结果，并根据响应结果，在设定的分频比范围内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频；在本步骤中，分频控制器根据响应结果控制调节可控分频器的分频比，且所述分频控制器根据所述USB主机接口输出的响应结果，在设定的分频比范围内按从大到小的顺序多次控制调节所述可控分频器的分频比，即可多重复多次对可控分频器的分频比进行调节；其中，当所述USB主机接口在倍频器输出的所有时钟下完成一轮与USB外设的配置响应（也即分频比范围内的每一个分频比值都被使用过一次）后，所述分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定所述可控分频器的固定分频比；从而完成对所述可按分频器分频比的调节，使得在后续的工作过程中，所述可控分频器均按该固定分频比进行分频，也即使得所述倍频器输出的时钟频率也较稳定，可保证USB主机接口与USB外设的正常通讯。
在本发明的用于产生USB主机工作时钟的方法中，所述分频控制器在所述USB主机接口在所有时钟下完成一轮与USB外设的配置响应后，才确定所述USB主机接口可与USB外设成功配置响应的时钟有效长度（也即确定可控分频器的固定分频比），可有效避免因某一时刻整个电路的意外突变使所述倍频器输出的其中一个时钟的频率落入时钟的有效长度内，而被所述分频控制器记录并被错误地划分时钟的有效长度，通过完整的一轮配置响应后再确定时钟的有效长度，可以效地去除有效长度外的非正常的零散的落在时钟的有效长度内的时钟频率，提高本发明用于产生USB主机工作时钟的电路工作的精确度。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (7)

1.一种用于产生USB主机工作时钟的电路，其特征在于，包括：
内部振荡器，所述内部振荡器产生具有固定频率的时钟；
可控分频器，所述可控分频器与所述内部振荡器连接，且将所述内部振荡器产生的时钟按设定的分频比进行分频；
倍频器，所述倍频器和所述可控分频器连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频；
USB主机接口，所述USB主机接口与所述倍频器连接，所述倍频器将倍频后的时钟传送至所述USB主机接口，且所述USB主机接口根据倍频器提供的时钟与USB外设进行配置响应；
分频控制器，所述分频控制器分别与所述USB主机接口及所述可控分频器连接，所述USB主机接口将其与USB外设进行配置响应的结果传送至所述分频控制器，所述分频控制器根据所述USB主机接口反馈的响应结果，在设定的分频比范围内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频。
2.如权利要求1所述的用于产生USB主机工作时钟的电路，其特征在于，所述内部振荡器为RC振荡器或LC振荡器。
3.如权利要求1所述的用于产生USB主机工作时钟的电路，其特征在于，所述分频控制器根据所述USB主机接口反馈的响应结果，在设定的分频比范围内按从大到小的顺序控制调节所述可控分频器的分频比。
4.如权利要求1所述的用于产生USB主机工作时钟的电路，其特征在于，所述分频控制器记录每个时钟下所述USB主机接口反馈的响应结果，当所述USB主机接口在倍频器输出的所有时钟下完成一轮与USB外设的配置响应后，所述分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定所述可控分频器的固定分频比。
5.一种用于产生USB主机工作时钟的方法，其特征在于，包括如下步骤：
根据内部振荡器的误差特性在分频控制器预设分频比范围；
内部振荡器产生具有固定频率的时钟；
可控分频器将内部振荡器产生的时钟进行分频；
倍频器将分频后的时钟按固定倍频率倍频，并将倍频后的时钟传送至USB主机接口；
所述USB主机接口根据接收的时钟与USB外设进行配置响应，且将与USB外设配置响应的结果传送给分频控制器；
分频控制器记录所述USB主机接口与USB外设进行配置响应的结果，并根据响应结果，在设定的分频比范围内调节所述可控分频器的分频比，且当所述可控分频器的分频比调节完后，所述分频控制器控制所述可控分频器按固定的分频比进行分频。
6.如权利要求5所述的用于产生USB主机工作时钟的方法，其特征在于，重复多次执行所述步骤：分频控制器根据响应结果控制调节可控分频器的分频比，且所述分频控制器根据所述USB主机接口输出的响应结果，在设定的分频比范围内按从大到小的顺序控制所述可控分频器的分频比。
7.如权利要求6所述的用于产生USB主机工作时钟的方法，其特征在于，当所述USB主机接口在倍频器输出的所有时钟下完成一轮与USB外设的配置响应后，所述分频控制器根据一轮中的所有响应结果记录USB主机接口与USB外设配置响应的时钟的有效长度，且所述分频控制器根据所述有效长度的中点值对应的分频比确定所述可控分频器的固定分频比。
CN2013104221494A 2013-09-16 2013-09-16 用于产生usb主机工作时钟的电路及方法 Pending CN103455085A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2013104221494A CN103455085A (zh) 2013-09-16 2013-09-16 用于产生usb主机工作时钟的电路及方法
US14/141,186 US9429979B2 (en) 2013-09-16 2013-12-26 Circuit and method for producing USB host working clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013104221494A CN103455085A (zh) 2013-09-16 2013-09-16 用于产生usb主机工作时钟的电路及方法

Publications (1)

Publication Number Publication Date
CN103455085A true CN103455085A (zh) 2013-12-18

Family

ID=49737570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013104221494A Pending CN103455085A (zh) 2013-09-16 2013-09-16 用于产生usb主机工作时钟的电路及方法

Country Status (2)

Country Link
US (1) US9429979B2 (zh)
CN (1) CN103455085A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022166A (zh) * 2018-01-04 2019-07-16 联发科技股份有限公司 一种具有本地振荡器信号的无线系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475397B (zh) * 2012-09-18 2015-03-01 Algoltek Inc 無振盪晶體ｕｓｂ３．０時脈產生裝置
FR3018970B1 (fr) * 2014-03-20 2016-03-25 Inside Secure Procede et circuit d'ajustement de la frequence d'un signal d'horloge

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064827A (zh) * 2010-11-11 2011-05-18 国网电力科学研究院 基于铷振荡器的标准频率与时间调整方法
US20120074990A1 (en) * 2010-09-24 2012-03-29 Cambridge Silicon Radio Limited Injection-Locked Oscillator
CN102945061A (zh) * 2012-11-19 2013-02-27 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
CN203433407U (zh) * 2013-09-16 2014-02-12 四川和芯微电子股份有限公司 Usb时钟产生电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041772C2 (de) * 2000-08-25 2002-07-11 Infineon Technologies Ag Taktgenerator, insbesondere für USB-Geräte
TW200735535A (en) * 2006-03-01 2007-09-16 Holtek Semiconductor Inc Device of adjusting frequency built-in oscillator for USB interface and method thereof.
US20120051479A1 (en) * 2008-05-14 2012-03-01 Pixart Imaging Inc. Clock frequency adjusting circuit and clock frequency adjusting method thereof
US9002488B2 (en) * 2010-02-22 2015-04-07 Cypress Semiconductor Corporation Clock synthesis systems, circuits and methods
US8441291B2 (en) * 2011-09-23 2013-05-14 Silicon Laboratories Inc. PLL using interpolative divider as digitally controlled oscillator
US20130103969A1 (en) * 2011-10-21 2013-04-25 Jyh-Hwang Wang Clock generation device for usb device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074990A1 (en) * 2010-09-24 2012-03-29 Cambridge Silicon Radio Limited Injection-Locked Oscillator
CN102064827A (zh) * 2010-11-11 2011-05-18 国网电力科学研究院 基于铷振荡器的标准频率与时间调整方法
CN102945061A (zh) * 2012-11-19 2013-02-27 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
CN203433407U (zh) * 2013-09-16 2014-02-12 四川和芯微电子股份有限公司 Usb时钟产生电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022166A (zh) * 2018-01-04 2019-07-16 联发科技股份有限公司 一种具有本地振荡器信号的无线系统
US11677433B2 (en) 2018-01-04 2023-06-13 Mediatek Inc. Wireless system having local oscillator signal derived from reference clock output of active oscillator that has no electromechanical resonator

Also Published As

Publication number Publication date
US20150082073A1 (en) 2015-03-19
US9429979B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
US10430372B2 (en) System on chip including clock management unit and method of operating the system on chip
US9490820B2 (en) Fractional N-PLL circuit, oscillator, electronic device, and moving object
CN102945061B (zh) 用于产生usb外设时钟的电路及方法
EP3273359B1 (en) Configurable clock tree
US20070143512A1 (en) Communication circuit of serial peripheral interface (spi) devices
US10416706B2 (en) Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator
US11275708B2 (en) System on chip including clock management unit and method of operating the system on chip
CN104579328B (zh) 振荡电路、振荡器、电子设备以及移动体
CN103455085A (zh) 用于产生usb主机工作时钟的电路及方法
CN202904429U (zh) 用于产生usb外设时钟的电路
CN113641214A (zh) 时钟校准电路、时钟校准方法及相关设备
CN203433407U (zh) Usb时钟产生电路
CN106444964A (zh) 一种用于fpga的时钟系统及服务器
CN104460826A (zh) 基于fpga实现mipi模组dsi时钟重配的方法
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
CN102929330B (zh) 用于产生usb外设时钟的电路及方法
CN102385912B (zh) 进行采样相位设定的主控制器、半导体装置以及方法
CN111786696A (zh) 天线调节方法、电路、装置和电子设备
CN105116712A (zh) 一种内置晶振自动校准方法
CN114710257A (zh) 频率调整方法、装置及从机
CN103677881A (zh) 一种控制电子设备的方法及电子设备
CN101561691B (zh) 可携式储存装置的系统频率调整方法及装置
CN202904428U (zh) 用于产生usb外设时钟的电路
CN221240337U (zh) 恒温晶振压控调节装置
CN108268086B (zh) 半导体装置、半导体系统以及操作半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218