CN202904429U - 用于产生usb外设时钟的电路 - Google Patents

Abstract

本实用新型公开了一种用于产生USB外设时钟的电路，该电路包括：内部振荡器、可控分频器、倍频器、接收计时器及分频控制器，内部振荡器产生具有固定频率的时钟；可控分频器将内部振荡器产生的时钟进行分频；倍频器将分频后的时钟倍频，且将倍频后的时钟传送至USB主体结构；接收计时器根据倍频器输出的时钟接收主机发出的SOF数据包，并对接收SOF数据包的时间间隔进行计数；分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节可控分频器的分频参数。通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供高精度而准确的主时钟，保证USB主体结构的高速通讯。

Description

用于产生USB外设时钟的电路

技术领域

本实用新型涉及USB通讯领域，更具体地涉及一种用于产生USB外设时钟的电路。

背景技术

USB是英文Universal Serial BUS的缩写，中文含义是“通用串行总线”。USB因为其通讯速度快、接口简单、应用方便等优点，已经成为了目前PC、MP4、手机、PDA（Personal Digital Assistant，掌上电脑）、数码相机、打印机、扫描仪等电子设备的必备标准接口之一，在信息通讯和数据传输等方面得到了广泛地应用。

常规的通讯系统往往都各自需要一个相对准确的时钟源，利用这个时钟源，在通讯系统内部再经过分频或倍频等逻辑产生通讯系统工作所需主时钟，对传输的数据流进行分析、采集，以达到数据通讯的目的。USB通讯系统也不例外，在USB的高速通讯（通讯速度达到480MHz即为高速通讯）中，系统对数据传输时钟精确度的要求较高（±0.5‰）。因此，USB通讯系统通常是在USB主体结构上外接晶振的时钟方案，即外部通过晶振产生一个准确的时钟（例如12MHz）输入USB主体结构的芯片内部，芯片内部再通过PLL等逻辑模块倍频，产生最终系统所需的高速工作时钟480MHz。

由于晶振的原因，USB主体结构的芯片就至少需要空余两个管脚给晶振，这样的话，在一些管脚相对较少的电子产品中，就无法采用USB通讯系统进行通讯了。例如，在常规的SIM卡之类的电子产品中，管脚一般只有4～7个，由于其它系统功能的需要，使得根本无法额外再分配两个管脚给晶振，从而根本无法采用USB主体结构进行通讯。

再则，随着制作工艺的发展和设计技术的提高，电子产品的体积愈来愈小型化，且电子产品的管脚也在不断的减少。而晶振元件的体积相对SOC（Systemon Chip，系统级芯片）芯片还是比较大的，这样将会制约产品的高集成小型化的发展。从而，晶振成为制约USB主体结构芯片的应用及发展的关键因素。

当然，USB主体结构的芯片内部也可以通过RC/LC振荡器生成时钟，并提供给系统使用。但是由于RC/LC振荡器工艺偏差或其它因素影响，最终芯片内振荡器生成时钟与设计目标通常存在±20％的偏差，无法满足系统传输的精度需求。

而由于高速USB对外设时钟精度的要求比全速（通讯速度为12MHz）、低速（通讯速度为1.5MHz）设备更高，同时高速USB外设的数据码率为480Mb，也比全速、低速USB外设快太多，因此用于全速、低速USB外设的时钟产生电路在高速USB外设上就不再适用。

因此，有必要提供一种改进的用于产生USB外设时钟的电路来克服上述缺陷。

实用新型内容

本实用新型的目的是提供一种用于产生USB外设时钟的电路，通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供高精度而准确的主时钟，保证USB主体结构的高速通讯。

为实现上述目的，本实用新型提供一种用于产生USB外设时钟的电路，该电路包括：内部振荡器、可控分频器、倍频器、接收计时器及分频控制器，所述内部振荡器产生具有固定频率的时钟；所述可控分频器与所述内部振荡器连接，且将所述内部振荡器产生的时钟进行分频；所述倍频器分别与所述可控分频器及USB主体结构连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频，且所述倍频器将倍频后的时钟传送至所述USB主体结构；所述接收计时器与所述倍频器连接，所述接收计时器根据所述倍频器输出的时钟接收主机发出的SOF数据包，并对接收SOF数据包的时间间隔进行计数；所述分频控制器分别与所述接收计时器及可控分频器连接，所述分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节可控分频器的分频参数。

较佳地，所述内部振荡器为RC振荡器或LC振荡器

较佳地，所述内部振荡器产生的时钟为高频时钟。

较佳地，所述标准时间间隔为主机发送SOF数据包的时间间隔。

较佳地，所述倍频器输出的时钟的频率为480MHz。

与现有技术相比，本实用新型的用于产生USB外设时钟的电路法，由于所述接收计时器与所述倍频器连接，所述接收计时器根据所述倍频器输出的时钟接收主机发出的SOF数据包，并对接收SOF数据包的时间间隔进行计数；且所述分频控制器分别与所述接收计时器与可控分频器连接，所述分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节可控分频器的分频参数；从而所述分频控制器根据接收计时器的计数结果与标准时间间隔的差异而调节控制所述可控分频器的参数，使所述可按分频器输出精确的时钟，再经过倍频器倍频后可得到准确的高频时钟；从而使本实用新型的用于产生USB外设时钟的电路可在不占用USB主体结构的引脚的情况下，能产生USB主体结构所需要的外设时钟，同时将该外设时钟校准为准确的高频时钟，可实现USB的高速通讯，同时保证了USB高束通讯的精度。

通过以下的描述并结合附图，本实用新型将变得更加清晰，这些附图用于解释本实用新型。

附图说明

图1为本实用新型用于产生USB外设时钟的电路与USB主体结构及主机连接的结构示意图。

具体实施方式

现在参考附图描述本实用新型的实施例，附图中类似的元件标号代表类似的元件。如上所述，本实用新型提供了一种用于产生USB外设时钟的电路，本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供高精度而准确的主时钟，保证USB主体结构的高速通讯。

请参考图1，图1为本实用新型用于产生USB外设时钟的电路与USB主体结构及主机连接的结构示意图。本实用新型的用于产生USB外设时钟的电路包括内部振荡器、可控分频器、倍频器、接收计时器及分频控制器；所述内部振荡器与所述可控分频器连接，以产生具有固定频率的时钟，并将产生的时钟传送给所述可控分频器；所述可控分频器分别与所述倍频器及分频控制器连接，所述可控分频器在所述分频控制器的控制下对所述内部振荡器产生的时钟进行分频，并将分频后的时钟传送到所述倍频器；所述倍频器分别与所述接收计时器及USB主体结构连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频，将倍频后的时钟传送至所述接收计时器与USB主体结构；所述接收计时器与所述分频控制器及主机连接，所述接收计时器根据所述倍频器输出的时钟接收主机发出的SOF（Start-of-Frame,帧开始）数据包，并对接收SOF数据包的时间间隔进行计数,并将计数结果传送给所述分频控制器；所述分频控制器与所述可控分频器连接，所述分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节可控分频器的分频参数。

具体地，在本实用新型的优选实施方式中，所述内部振荡器为RC振荡器或LC振荡器，因为RC振荡器或LC振荡器结构简单，体积小且能生产要求频率的时钟，因此采用RC振荡器或LC振荡器不会影响USB系统产品的高集成小型化的发展；所述RC振荡器或LC振荡器输出的时钟为高频时钟，一般为300MHz，且所述RC振荡器或LC振荡器产生的时钟具有一定的误差，通常误差最大可达±20%，也即输出的时钟的范围在240MHz至360MHz之间，在其它器件的配合下仍可使USB主体结构进行高速通讯；其中所述RC振荡器或LC振荡器产生的时钟的相位可根据设计的精度要求而设计，通常为四个相位、八个相位、十六个相位等。所述可控分频器分别与所述RC振荡器或LC振荡器、分频控制器及倍频器连接，所述可控分频器按设定要求对所述RC振荡器或LC振荡器输出的时钟进行分频，并将分频后的时钟传达至所述倍频器；其中，所述可控分频器的分频小数可通过所述分频控制器控制调节。所述倍频器还与所述USB主体结构连接，所述倍频器将所述可控分频器分频产生的时钟进行固定比例的倍频，而产生一个480MHz高频时钟，以为所述USB主体结构提供主时钟，使所述USB主体结构可正常进行高速通讯；其中，所述倍频器的倍频率将根据所述可控分频器输出的时钟的频率而设定，最终所述倍频器输出的时钟的频率为480MHz；明显地，由于所述RC振荡器或LC振荡器产生的高频时钟存在误差，因此经所述倍频器输出的时钟也不是准确的480MHz的时钟，还需要具体进行调节校准。所述接收计时器分别与所述倍频器及分频控制器连接，所述接收计时器根据所述倍频器输出的时钟接收主机发送的SOF数据包，并对接收SOF数据包的时间间隔进行计数，将计数结果传送给所述分频控制器。对众所周知地，主机发送SOF数据包的时间间隔为标准的时间间隔，且固定为125us，而当所述倍频器传送给所述接收计时器的钟为准确的480MHz，则所述接收计时器接收SOF数据包的时间间隔也为标准的125us；但由于所述倍频器输出给所述接收计时器的时钟存在误差，不是准确的480MHz，从而使得所述接收计时器实际接收的SOF数据包的时间间隔与标准时间间隔之间存在差异；所述分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果调节所述可控分频器的分频参数，从而使得所述可控分频器输出的时钟经倍频器按固定的倍频率倍频后为准确的480MHz的时钟。在本实用新型的具体实施例中，所述可控分频器、倍频器、接收计时器及分频控制器构成一反馈回路，从而在使用过程中，所述分频控制器根据比较结果可重复多次对所述可控分频器进行控制调节，直到所述倍频器输出的控制时钟为准确的480MHz的时钟；通过上述多次重复调节使所述倍频器输出准确而稳定的480MHz的时钟，从而在该时钟的控制下所述USB主体结构可高精度地与主机之间进行各种数据包的高速通讯。

下面结合图1，描述本实用新型用于产生USB外设时钟的电路的一个具体实施过程；

该时钟产生电路采用一个300MHz的LC振荡器，该LC振荡器生成八个相位的时钟，提供给可控分频器，用于进行小数分频；其中该时钟的频率误差可能会比较大，最大可能为±20%。可控分频器将LC振荡器输入的时钟进行分频，生成一个约为1MHz的时钟，输出给倍频器，倍频器将该时钟再倍频到约480MHz，提供给USB高速外设系统（也即USB主体结构）及接收计时器使用。由于LC振荡器输出时钟频率分布范围是300MHz±20%，因此可控分频器的分频范围也是300±20%，也即在240-360MHz之间,1/8一个台阶。在上述过程中，刚开始由于系统频率偏差可能很大，但SOF数据包相比一般的USB高速数据包有一个明显的特点，就是高速SOF数据包的EOP（End of Procedure，过程结束）很长，为40Bits，而一般数据包为8Bits，即有且只有高速SOF数据包的结束标志很长，从而即使频率偏差很大，接收计时器仍很容易地接收器采集到高速SOF数据包，同时计数接收的相邻SOF数据包的时间间隔，并将计数结果输出给分频控制器。分频控制器对接收器计时器提供的计数结果进行分析，比较与主机正常发出高速SOF数据包时间间隔的差异，并根据分析比较结果调整可控分频器的分频参数。通过不断的反馈调整，从而使可控分频器最终准确生成1MHz的分频时钟，再通过倍频器，为系统提供满足USB高速传输系统要求的准确的480MHz时钟。

在完成上述的最终调节过程后，根据该电路设计，最终生成的480MHz时钟的精度最低为0.52‰远远小于USB高速系统所需的正负0.5‰，符合USB系统在数据进行高速传输时对时钟精确度的要求。

以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。

Claims (5)

1.一种用于产生USB外设时钟的电路，其特征在于，包括：

内部振荡器，所述内部振荡器产生具有固定频率的时钟；

可控分频器，所述可控分频器与所述内部振荡器连接，且将所述内部振荡器产生的时钟进行分频；

倍频器，所述倍频器分别与所述可控分频器及USB主体结构连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频，且所述倍频器将倍频后的时钟传送至所述USB主体结构；

接收计时器，所述接收计时器与所述倍频器连接，所述接收计时器根据所述倍频器输出的时钟接收主机发出的SOF数据包，并对接收所述SOF数据包的时间间隔进行计数；

分频控制器，所述分频控制器分别与所述接收计时器及所述可控分频器连接，所述分频控制器比较所述接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节所述可控分频器的分频参数。

2.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器为RC振荡器或LC振荡器

3.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器产生的时钟为高频时钟。

4.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述标准时间间隔为主机发送SOF数据包的时间间隔。

5.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述倍频器输出的时钟的频率为480MHz。

Images