TWI477129B - 可調式振盪器之頻率調整方法 - Google Patents
可調式振盪器之頻率調整方法 Download PDFInfo
- Publication number
- TWI477129B TWI477129B TW102114533A TW102114533A TWI477129B TW I477129 B TWI477129 B TW I477129B TW 102114533 A TW102114533 A TW 102114533A TW 102114533 A TW102114533 A TW 102114533A TW I477129 B TWI477129 B TW I477129B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- signal
- error
- oscillation
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Description
本發明係關於一種資料傳輸結構及方法,特別係關於一種根據一資料流自動調整一可調式振盪器之振盪頻率的頻率調整裝置及頻率調整方法。
使用外部時序之一振盪電路可用以提供一時脈信號,而該振盪電路習知係使用一外掛的精確時序元件,例如晶體振盪器(crystal resonator)或陶磁振盪器(ceramic resonator),來提供一參考頻率至該振盪電路。然而,使用外掛精確時序元件不僅會增加系統成本,該振盪電路之控制晶片上還必須另外設置一或兩個接腳(pin)以作為與該精確時序元件之通訊介面。
控制晶片除了可使用外掛的精確時序元件所提供之參考頻率外,亦可利用例如鎖相迴路(PLL)或延遲鎖相迴路(DLL)將內部頻率調整成與所接收之資料流的資料速率(data rate)一致;然而,此方法通常需要花費較長的調整時間,因而並不適用於某些應用,例如USB裝置上。
有鑑於此,有必要提出一種不需使用外掛精確時序元件且能夠快速且自動調整一可調式振盪器的振盪頻率之頻率調整裝置及頻率調整方法,以解決習知技術中所存在之問題。
本發明之目的在提出一種不需使用外掛振盪器之可調式振盪器之頻率調整裝置及頻率調整方法,其可根據所接收之一USB資料流中任意型態的資料封包,自動調整一可調式振盪器之振盪頻率。
本發明之目的在提出一種可調式振盪器之頻率調整裝置及
頻率調整方法,其可於資料傳輸期間即時地調整一可調式振盪器之振盪頻率,以避免該可調式振盪器因環境變化所造成之頻率漂移。
本發明提出一種可調式振盪器之頻率調整方法,包含下列步驟:接收一USB資料流及一時脈信號;根據該時脈信號估測該USB資料流之一累計位元數並計數該時脈信號之一過取樣數;當該累計位元數大於等於一預設值時,比較該過取樣數及M倍該累計位元數;當該過取樣數大於M倍該累計位元數時,調降該時脈信號之頻率;及當該過取樣數小於M倍該累計位元數時,調升該時脈信號之頻率。
本發明另提出一種可調式振盪器之頻率調整方法,用以根據一USB資料流調整一可調式振盪器發出之一過取樣信號。該頻率調整方法包含下列步驟:計數該過取樣信號之一過取樣數並根據該過取樣信號估測該USB資料流之一累計位元數;當該累計位元數大於等於一預設值時,計算該過取樣數及M倍該累計位元數之一差值;及根據該差值決定該過取樣信號之一頻率調整格數。
本發明另提出一種可調式振盪器之頻率調整裝置,用以根據一USB資料流調整一可調式振盪器之振盪頻率。該頻率調整裝置包含一計數處理單元及一控制器。該計數處理單元計數該可調式振盪器之一振盪數並根據該振盪數估測該USB資料流之一累計位元數,並比較M倍該累計位元數及該振盪數以輸出一頻率調整格數。該控制器耦接於該計數處理單元及該可調式振盪器之間,根據該頻率調整格數調整該可調式振盪器之振盪頻率。
本發明之可調式振盪器之頻率調整裝置及頻率調整方法中,係利用通用串列匯流排(USB)之任意型態的資料封包(data packet),例如,但不限於,設定封包(SETUP packet)、資料封包(DATA packet)及輸出封包(OUT packet)中,介於閒置(Idle)位元及封包結束(EOP)位元間之位元作為頻率調整之依據,因此本發明中無須使用外掛的精確時序元件。本發明之頻率調整裝置及頻率調整方法係適用於使用通用串列匯流排之裝置,例如USB滑鼠。
本發明可應用於無線通訊。在此應用上,一裝置透過連結在一主機的一收發器(dongle)或其內嵌的收發模組與該主機進行傳輸。藉
由本發明之應用,該收發器可基於主機的一精確時脈產生一調整後頻率。接著,該裝置可以基於該收發器的調整後頻率產生一調整後震盪頻率。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
1‧‧‧自調式振盪電路
101‧‧‧輸入端
102‧‧‧輸出端
103‧‧‧回饋輸入端
104‧‧‧控制輸出端
11‧‧‧頻率調整裝置
111‧‧‧計數處理單元
112‧‧‧控制器
12‧‧‧可調式振盪器
S1
‧‧‧控制信號
S2
‧‧‧頻率調整格數
Data‧‧‧USB資料流
CI‧‧‧計數區間
CLK‧‧‧時脈信號
圖1顯示本發明一實施例之自調式振盪電路之方塊圖。
圖2a顯示一USB主機所輸出之部分資料流。
圖2b顯示一USB裝置之過取樣信號與第2a圖之資料流之關係圖。
圖3顯示顯示一低速傳輸中所需之最大抖動預算。
圖4顯示本發明中USB資料流之相鄰轉換邊緣間之過取樣數所對應之位元數。
圖5顯示本發明實施例之可調式振盪器之頻率調整方法之示意圖。
圖6顯示本發明一實施例之可調式振盪器之頻率調整方法之流程圖。
圖7顯示本發明另一實施例之可調式振盪器之頻率調整方法之流程圖。
圖8顯示經過本發明之頻率調整方法調整一次後之最大頻率誤差。
圖9顯示使用本發明的應用例之一方塊圖。
圖10顯示裝置內部之一方塊示意圖。
圖11顯示時域上解調變之一示意圖。
為了讓本發明之上述和其他目的、特徵和優點能更明顯,下文將配合所附圖示,作詳細說明如下。此外,於本發明之說明中,相同之構件係以相同之符號表示,於此合先敘明。
根據通用串列匯流排之規格書(Universal Serial Bus Specification,version 1.1)所載,低速USB裝置的資料率誤差必須介於±1.5%內方能正確的運作,同時納入USB主機之資料率誤差為±0.25%,一個低速USB裝置之內建振盪器的誤差必需維持於±1.25%內才能夠保證USB介面正確地進行資料傳輸。因此,如果假設一USB裝置之過取樣頻率為24MHz(16倍過取樣比),則該USB裝置之內建振盪器的振盪頻率必需介於24MHz±300KHz的範圍內。必須了解的是,USB裝置之過取樣頻率並不限定為24MHz。
請參照第1圖所示,其顯示本發明一實施例之自調式振盪電路1,其具有一輸入端101及一輸出端102。該自調式振盪電路1可內建於一USB裝置,例如USB滑鼠,以作為其本地振盪器,並根據一USB資料流Data產生一頻率可調之時脈信號CLK。該時脈信號CLK例如為用於資料回復(data recovery)之一過取樣信號(oversampling signal)。
該輸入端101用以接收來自一USB主機之資料流(data stream)Data,並從該輸出端102輸出一時脈信號CLK。該時脈信號CLK之頻率與該資料流Data之資料率(data rate)間的誤差例如可被調整至該資料流Data之M倍資料率的0.805%~1.027%之間,其中M為代表過取樣比(oversampling ratio)之正整數。該資料流Data例如為USB資料流中任何形式之資料封包,例如設定封包(SETUP packet)、輸出封包(OUT packet)、資料封包(DATA packet)或其他格式之封包。一實施例中,該資料流Data例如可為一低速(low speed)資料流,其資料率為1.5MHz。
該自調式振盪電路1包含相互耦接之一頻率調整裝置11及一可調式振盪器12。該可調式振盪器12例如可為RC振盪器或其他適當的可調式振盪器。該頻率調整裝置11自該輸入端101接收來自一USB主機之USB資料流Data。該頻率調整裝置11另包含一回授輸入端103及一控制輸出端104。該頻率調整裝置11自該回授輸入端103接收回授自該可調式振盪器12之時脈信號CLK並自該控制輸出端104輸出一控制信號S1
至該可調
式振盪器12,其中該控制信號S1
例如可為一包含複數位元之數位控制信號。該可調式振盪器12根據該控制信號S1
輸出一時脈信號CLK以作為一USB裝置之參考頻率。
該頻率調整裝置11包含一計數處理單元111及一控制器
112。該計數處理單元111於一計數區間(counting interval)CI中,計數回授之該時脈信號CLK之一過取樣數(振盪數)並根據該過取樣信號估測該資料流Data中一累計位元數,當該累計位元數大於等於一預設值時,比較M倍該累計位元數及該過取樣數以輸出一頻率調整格數S2
;其中M為以該可調式振盪器12之一期望振盪頻率(desired oscillation frequency)為被除數,並以該資料流Data之一資料率為除數所得的商,亦即該USB裝置於資料回復時之過取樣比。一種實施例中,該可調式振盪器12之期望振盪頻率例如為24MHz,該資料流Data之資料率例如為1.5MHz,因此M為16。該計數區間CI則由該累計位元數的數目所決定,其大於或等於該預設值。
該控制器112耦接於該計數處理單元111及該可調式振盪器
12之間,其根據該頻率調整格數S2
輸出該控制信號S1
以調整該可調式振盪器12之振盪頻率,其中每一個頻率調整格數(step size)即為該可調式振盪器12之頻率調整解析度(resolution),其可根據實際使用之可調式振盪器而決定。
請同時參照第2a及2b圖所示,第2a圖顯示一USB主機(USB
host)傳送至一USB裝置(USB device)的資料封包之示意圖,此處包含一設定封包(SETUP packet)及一輸出封包(OUTPUT packet),但實際上亦可能包含其他任意型式之資料封包。第2b圖顯示第2a圖之部分放大圖以及24MHz過取樣頻率與1.5MHz資料流Data之關係,亦即此實施例中一USB裝置之內建振盪器於精準的情形下,於一個資料封包之每一個位元期間將取得16個過取樣點。
請同時參照第1、2a及2b圖所示,該計數處理單元111於
一計數區間CI同時計數該資料流Data之任意形式的資料封包中,介於同步(SYNC)位元之第一個位元及封包結束(EOP)位元前一個位元間之位元數目以及回授之該時脈信號CLK的過取樣數,並比較兩者間的關係以決定該可調式振盪器12之頻率調整格數S2
。該控制器112則根據該頻率調整格
數S2
進行該可調式振盪器12之振盪頻率調整;其中,如果一個計數區間CI至少包含N個位元,當該計數區間CI中之第一個資料封包(例如設定封包)從同步位元至封包結束位元前一個位元(如第2a圖中SYNC+PID+ADDR+ENDP+CRC5的位元數目)不足N個位元時,則於接收到封包結束位元時停止計數,而當再度接收下一個資料封包之同步位元的第一個位元(如第2a圖中之輸出封包)時,再度開始計數,直到數至大於N個位元時停止。
由於資料流Data於傳輸時存在抖動(jitter),因此每個計數
區間CI所包含的位元數必須能夠容許最差條件(worst-case)下的抖動預算(jitter budget)。請參照第3圖所示,其顯示一資料流經過5個串接的集線器(HUB)並傳輸連續1的情形,就USB規範定義,連續六個1會插入一個0,即所謂位元填塞(Bit stuffing),此時即為最差條件。從圖中可知,成對轉換(paired transition)時存在最大時間抖動,其為184ns。於低速傳輸中,若將最大時間抖動除以資料流Data中每一位元的時間以及資料率容許度(184/666.66×1.25%=22.08位元),即可求出於低速傳輸時一個計數區間CI最少必須包括23個位元,才能夠避免發生計數錯誤的情形。第3圖之詳細內容係記載於通用串列匯流排之規格書第1.1版。
本發明中,於一計數區間CI中估測一資料流Data之位元數
的方式係透過估測相鄰轉換邊緣(transition edge)間的一位元數並累計連續相鄰轉換邊緣間之該位元數來進行。由於通用串列匯流排中資料封包係採用不歸零反轉編碼(Non return to zero,NRZI)的編法方式,其最多可能包含有6個連續的1。當資料流Data出現連續的位元1時,在連續1的期間不會出現轉換邊緣,因此本發明需要針對連續位元1之資料進行位元數估測。
請同時參照第2a、2b及4圖所示,第4圖顯示本發明中一
USB資料流之相鄰轉換邊緣間之過取樣數所對應之位元數。當該可調式振盪器12之出廠頻率誤差被調整為低於3%時,該計數處理單元111於根據該時脈信號CLK估測該資料流Data中之位元數時,可根據第4圖之設定估測相鄰轉換邊緣間之位元數目。如第4圖所示,當兩個相鄰連續轉換邊緣間之過取樣數目低於24個時,該計數處理單元111則判定僅包含1個位元;當兩個連續轉換邊緣間之過取樣數目介於24及40之間時,該計數處理單元
111則判定包含2個位元;…;當兩個連續轉換邊緣間之過取樣數目大於104個時,該計數處理單元111則判定包含7個位元,此時資料流為6個連續1與1個0。藉此,該計數處理單元111則可根據資料流Data中相鄰轉換邊緣間對應之過取樣數來估測兩相鄰轉換邊緣間之一位元數,並對連續相鄰轉換邊緣之該位元數進行累加以得到該累計位元數。
請同時參照第1、2a、2b及5圖所示,第5圖顯示本發明實
施例之可調式振盪器之頻率調整方法之示意圖。該計數處理單元111根據所接收之一USB資料流Data及一時脈信號CLK調整該可調式振盪器12所產生之該時脈信號CLK之振盪頻率。
步驟S210
:該計數處理單元111接收一USB資料流及一時脈
信號,計數該時脈信號CLK之一過取樣數及根據該時脈信號CLK之過取樣數估測該資料流Data中之一累計位元數,其中於估測該累計位元數時與該資料流Data包含之資料型態(pattern)無關。該計數處理單元111根據第4圖中兩相鄰轉換邊緣間對應之過取樣數估測相鄰轉換邊緣間之一位元數,並累計連續相鄰轉換邊緣間之該位元數以得到該累計位元數。
步驟S220
:該計數處理單元111判斷該累計位元數是否大於
一預設值,其中根據第3圖可知該預設值至少為23。當該累計位元數大於該預設值,則進入步驟S230
。
步驟S230
:該計數處理單元111判定該過取樣數是否大於M
倍該累計位元數,其中M為以該可調式振盪器12之一期望振盪頻率或USB裝置之一系統頻率為被除數,並以該資料流Data之一資料率為除數的商,亦即過取樣比(oversampling ratio)。例如第2b圖中,M為16。當該過取樣數大於M倍該累計位元數時,則執行步驟S240
~S243
以調降該時脈信號CLK之振盪頻率;當該過取樣數小於M倍該累計位元數時,則執行步驟S250~
S253
以調升該時脈信號CLK之振盪頻率。
步驟S240
:當該過取樣數大於M倍該累計位元數,將該過取
樣數減去M倍該累計位元數以求得一第一差值。
步驟S241
:該計數處理單元111求得一調降格數並將其傳送
至該控制器112,其中該調降格數=(該第一差值/M倍累計位元數)/(調整解析度/資料流之M倍資料率)。一個調降格數例如為該可調式振盪器12之頻率
調整解析度(resolution)。例如於一低速傳輸中,M可為16,資料流之M倍資料率可為24MHz,但本發明並不限於此。
步驟S242
:該計數處理單元111判定該調降格數是否小於1;
若是,則執行步驟S260
;若否,則執行步驟S243
。
步驟S243
:當該計數處理單元111判定該調降格數大於1,
則傳送該調降格數S2
至該控制器112。該控制器112則據以發出一控制信號S1
調降該可調式振盪器12之振盪頻率。同時,該計數處理單元111則重新由步驟S210
開始下一次的調整。一種實施例中,每一個調降格數可介於110KHz~140KHz,但並不限於此。一種實施例中,當所求出之調降格數不為正整數,可使用四捨五入法或直接將小數部分去除以使該調降格數成為正整數。
步驟S260
:當該計數處理單元111判定該調降格數小於1,
則表示該可調式振盪器12之振盪頻率已經穩定而不進行調整。接著,該計數處理單元111由已完成計數之計數區間CI的下一個位元開始重新計數該時脈信號CLK之過取樣數並估測該USB資料流之累計位元數,並從該步驟S210進行下一次的校正;可以了解的是,若該計數區間CI的最後一個位元剛好為CRC5(參照第2a圖)的最後一個位元時,下一個計數區間則從下一個資料封包的SYNC的第一個位元開始。
步驟S250
:當該過取樣數小於M倍該累計位元數,將M倍
該累計位元數減去該過取樣數以求得一第二差值。
步驟S251
:該計數處理單元111求得一調升格數並將其傳送
至該控制器112,其中該調升格數=(第二差值/M倍累計位元數)/(調整解析度/資料流之M倍資料率)。一個調升格數例如為該可調式振盪器12之頻率調整解析度。
步驟S252
:該計數處理單元111判定該調升格數是否小於1;
若是,則執行步驟S260
;若否,則執行步驟S253
。
步驟S253
:當該計數處理單元111判定該調降升數大於1,
則傳送該調升格數S2
至該控制器112。該控制器112則據以發出一控制信號S1
調升該可調式振盪器12之振盪頻率。同時,該計數處理單元111則重新由步驟S210
開始下一次的調整。一種實施例中,每一個調升格數可介於
110KHz~140KHz,但並不限於此。一種實施例中,當所求出之調升格數不為正整數,可使用四捨五入法或直接將小數部分去除以使該調升格數成為正整數。
因此,本發明一實施例之可調式振盪器之頻率調整方法如
第6圖所示,包含下列步驟:接收一USB資料流及一時脈信號(步驟S310
);根據該時脈信號估測該USB資料流之一累計位元數並計數該時脈信號之一過取樣數(步驟S320
);當該累計位元數大於一預設值時,比較該過取樣數及M倍該累計位元數(步驟S330
);當該過取樣數大於M倍該累計位元數,調降該時脈信號之頻率(步驟S340
);以及當該過取樣數小於M倍該累計位元數,調升該時脈信號之頻率(步驟S350
)。本實施例之詳細實施方式已說明於第5圖及其相關說明中,故於此不再贅述。
本發明另一實施例之可調式振盪器之頻率調整方法如第7
圖所示,該頻率調整方法用以根據一USB資料流調整一可調式振盪器發出之一過取樣信號。該頻率調整方法包含下列步驟:計數該過取樣信號之一過取樣數及根據該過取樣信號估測該USB資料流之一累計位元數(步驟S410
);當該累計位元數大於一預設值時,計算該過取樣數及M倍該累計位元數之一差值(步驟S420
);及根據該差值決定該過取樣信號之一頻率調整格數(步驟S430
)。
請參照第8圖所示,其顯示經過本發明之頻率調整裝置及
方法調整一次後,該可調式振盪器12之最大誤差;其中,當初始誤差介於1%~3%間時,經本發明調整一次後之誤差可介於0.805%~1.027%之間。第8圖中,該計數區間CI係以包含32個位元的兩個輸入封包為例(共64個位元),一低速USB裝置之系統頻率(即可調式振盪器12之振盪頻率)假設為24MHz(過取樣週期為41.667奈秒),亦即16倍過取樣比。於本發明之可調式振盪器之頻率調整裝置及方法中,該可調式振盪器12之初始誤差(initial error)較佳調整為低於3%,以使該計數處理單元111可根據第4圖來估測相鄰轉換邊緣間之正確位元數目。此外,本實施例中,該可調式振盪器12之頻率調整解析度假設介於110KHz~140KHz之間,但本發明並不限於此。
該可調式振盪器12之初始誤差為1%~3%,其顯示於第8圖
之第一行。現以初始誤差1%為例說明第8圖之第一列的計算方式,而其他各列之計算方式均相同,故不再贅述。第二行中,64個位元之理想位元時間為64×(1/1.5MHz)=42667奈秒(ns)。
第三行中,考慮抖動時64個位元之最短時間為理想位元時
間-最大抖動時間,即42667-184=42483奈秒;其中,最大抖動時間請參照第3圖。
第四行中,考慮抖動時64個位元之最長時間為理想位元時
間+最大抖動時間,即42667+184=42851奈秒。
第五行係為一計數區間CI中最小過取樣數,等於(位元最短
時間×(1-初始誤差)/過取樣週期)-取樣誤差;本實施例中假設每一個資料封包具有1個位元之取樣誤差,因此2個輸入封包之取樣誤差為2。最小過取樣數=42483×(1-1%)/41.667)-2=1007。
第六行係為該計數區間CI中最大過取樣數,等於(位元最長
時間×(1+初始誤差)/過取樣週期)+取樣誤差,即等於42851×(1+1%)/41.667ns)+2=1041。
第七行及第八行分別為時脈最小範圍之最小值及最大值,
其中最小值=(最小過取樣數-1)×1000/位元最長時間,即(1007-1)×1000/42851=23.477MHz;最大值=(最小過取樣數-1)×1000/位元最短時間,即(1007-1)×1000/42483=23.680MHz。
第九行及第十行分別為時脈最大範圍之最小值及最大值,
其中最小值=(最大過取樣數-1)×1000/位元最長時間,即(1041-1)×1000/42851=24.270MHz;最大值=(最大過取樣數-1)×1000/位元最短時間,即(1041-1)×1000/42483=24.480MHz。
第十一行為相對於不同初始誤差之調升格數。
第十二行及十三行分別為調升後振盪頻率之最小頻率及最大頻率。該最小頻率=時脈最小範圍的最小值+調升格數×最小解析度,即為23.477MHz+3×110KHz=23.807MHz;該最大頻率=時脈最小範圍的最大值+調升格數×最大解析度,即為23.680MHz+3×140KHz=24.100MHz。
第十四行為相對於不同初始誤差之調降格數。
第十五行及十六行分別為調降後振盪頻率之最小頻率及最
大頻率。該最小頻率=時脈最大範圍的最小值-調降格數×最大解析度,即為24.270MHz-3×140KHz=23.850MHz;該最大頻率=時脈最大範圍的最大值-調降格數×最小解析度,即為24.480MHz-3×110KHz=24.150MHz。
第十七行為調整後振盪頻率之最大誤差,此處最大誤差係
發生於調升後頻率之最小頻率,因此最大誤差為100%×(24-23.807)/24=0.805%。
可以了解的是,雖然本發明中係以一低速傳輸來進行說
明,其僅為例示性的;本發明之頻率調整裝置及方法並不限定於低速之USB裝置。
本發明可應用於無線通訊。在此應用上,一裝置(例如一人
因介面裝置)可透過連結在一主機的一收發器或其內嵌的收發模組與該主機進行傳輸。圖9顯示使用本發明的應用例之一方塊圖。該收發器92可應用本發明前述之方法基於該主機91的一精確時脈產生一調整後頻率。然後該裝置93可以根據該收發器92的調整後頻率產生一調整後震盪頻率。當一通訊被建立在該收發器92與該裝置93之間時,通常該裝置93與該收發器92其中之一會發送一通訊請求,接著該裝置93與該收發器92之中另一個將同意該通訊請求以建立通訊。當該收發器92開始發送一有效負荷(payload)到該裝置93時,該有效負荷用以承載一同步信號。該同步信號具有一承載頻率及一信號頻率且兩者皆可被該收發器92及該裝置93識別。該裝置93在接收該同步信號的同時也在內部產生一震盪頻率。
現階段該裝置93的初始震盪頻率是未經調整的,因此該裝
置93可以從該同步信號擷取其信號頻率。該信號頻率可被該裝置93識別,因此該裝置93可以依據該信號頻率調整其震盪頻率。一般而言,該裝置93可以在時域上或頻域上調整其震盪頻率,將分別說明如下。
圖10顯示該裝置93內部之一方塊示意圖。一接收器916
接收該同步信號901,該同步信號901包含一承載頻率(以Fcarrier表示)與一信號頻率(以Fsignal表示),接著該接收器916從該震盪器912接收一震盪頻率902。因為該震盪器尚未被調整,該震盪頻率902包含一震盪頻率(以Fosc表示)及一誤差頻率(以FEosc表示)。接著該接收器916產生一取樣信號905,該取樣信號905包含一外加頻率(以Fadd表示)加上一信
號頻率(Fsignal)再加上一倍數誤差頻率(以A*FEosc表示,其中A為一倍數)。該取樣信號905則被該解調變器915處理以擷取相對該誤差頻率(FEosc)的誤差校正信號906。接著該震盪器912根據該誤差校正信號906以調整該震盪頻率。當該誤差校正信號906指出前述的震盪頻率較快時,該震盪器912將降低該震盪頻率,反之亦然。
在這個實施例中,該接收器916可藉由一混合器911
(mixer)、一轉換器914以及一合成器913(synthesizer)的電路來實現。該混合器911接收該同步信號901。該合成器913將該震盪頻率902合成至一具有Fcarrier、Fadd以及A*FEosc的預設頻率903。該混合器911接著將該預設頻率903混合該同步信號901以消除Fcarrier且擷取包含Fsignal、Fadd以及A*FEosc的一混合信號904。Fadd係特別由該合成器913所設計且產生,且當Fosc被合成時,Fadd將被放入該預設頻率903。當該同步信號及該預設頻率混合時,Fadd係被設計用來消除Fcarrier。該混合信號904則被轉換器914轉換以產生具有Fsignal、Fadd以及A*FEosc資訊的該取樣信號905。該解調變器915則解調變該取樣信號905。
由於Fsignal、Fadd以及A係被系統指定,該解調變器915
便可以將該取樣信號905進行解調且辨別出FEosc。當震盪器912產生頻率時,FEosc代表誤差項。該震盪器912無法識別自身的誤差項,因此在前述的運作之後,該解調變器915便可以幫助該震盪器912識別FEosc以調整其震盪頻率。此調整運作可為一回饋運作,因此該震盪頻率可以被重複地被調整直到震盪頻率介於一精確範圍之內。因為Fsignal、Fadd以及A*FEosc皆為頻率,該解調變器915便可在頻域上將該取樣信號905進行解調。舉例而言,該解調變器915可以從該取樣信號減去其Fsignal及Fadd的部份,而剩餘的部份便僅與A*FEosc相關。倍數A為已知,因此該解調變器915便可以用A去除剩餘的部分以擷取FEosc的部份用來調整該震盪頻率。
在另一個實施例中,該解調變器915可以在時域上對該取
樣信號905進行解調。圖11顯示時域上解調變之一示意圖。假設Fsignal為重複的相鄰的位元0與位元1的一序列,且在位元0(信號921)的中央至相鄰的位元1(信號922)的中央的時間區間為預設的。該解調變器915則藉由一高頻信號923來計數其時間區間,當其計數至時間區間的最後時,
便可產生一計數值。該高頻信號923係依據該震盪頻率所產生。該時間區間係藉由精確的Fsignal預設的,而且如果該震盪頻率也是精確的,則此計數值將與一預設值幾乎相等。當該計數值比預設值大時,也表示該震盪頻率太快,而該震盪器912就要減少其震盪頻率,反之亦然。
如前所述,習知USB裝置中所設置之額外精確振盪元件成本較高並需要額外接腳與其進行通訊。本發明另提出一種不需外掛精確振盪元件之可調式振盪器之頻率調整裝置及頻率調整方法,可根據所接收之USB資料流中任意型態的資料封包自動並即時地調整一可調式振盪器之振盪頻率。
雖然本發明已以前述實施例揭示,然其並非用以限定本發明,任何本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與修改。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧自調式振盪電路
101‧‧‧輸入端
102‧‧‧輸出端
103‧‧‧回饋輸入端
104‧‧‧控制輸出端
11‧‧‧頻率調整裝置
111‧‧‧計數處理單元
112‧‧‧控制器
12‧‧‧可調式振盪器
S1
‧‧‧控制信號
S2
‧‧‧頻率調整格數
Data‧‧‧USB資料流
CLK‧‧‧時脈信號
Claims (7)
- 一種頻率調整方法,用於一可調式振盪器及無線連結該可調式震盪器之一無線人因介面裝置,該頻率調整方法包含下列步驟:接收一時脈信號及一USB資料流;根據該時脈信號估測該USB資料流中介於同步位元之第一個位元與封包結束位元之前一個位元間一資料封包之一累計位元數並計數該時脈信號之一過取樣數;當該累計位元數大於或等於一預設值時,比較該過取樣數及M倍該累計位元數;當該過取樣數大於M倍該累計位元數時,調降該時脈信號之頻率;當該過取樣數小於M倍該累計位元數時,調升該時脈信號之頻率;接收來自該人因介面裝置之一通訊請求;以及以一有效負荷傳送回覆該通訊請求之一封包,其中該有效負荷包含提供該無線人因介面裝置之一同步信號以調整其一震盪頻率;其中該同步信號係對應該時脈信號之被調整頻率。
- 根據申請專利範圍第1項之方法,其中該無線人因介面裝置包含一震盪器、一解調變器以及一接收器,該方法另包含下列步驟:以該接收器接收該同步訊號;以該震盪器產生該震盪頻率; 混合該同步信號與該震盪頻率以擷取一取樣信號;以該解調變器解調變該取樣信號以擷取一誤差校正信號;以及根據該誤差校正信號調整該震盪頻率。
- 根據申請專利範圍第2項之方法,其中該同步信號包含一承載頻率與一信號頻率,且該震盪頻率包含一誤差頻率,該方法另包含下列步驟:合成該震盪頻率至一預設頻率;藉由混合該同步信號與該預設信號以消除該承載頻率;以及藉由識別該信號頻率及一外加頻率來估測該誤差頻率。
- 根據申請專利範圍第3項之方法,另包含下列步驟:預先設定該信號頻率及該外加頻率;識別該信號頻率及該外加頻率;藉由計算該信號頻率相鄰的位元1與位元0以擷取一計數值來估測該誤差頻率;當該計數值大於一預設值時,調降該震盪頻率;以及當該計數值小於一預設值時,調升該震盪頻率。
- 根據申請專利範圍第3項之方法,另包含下列步驟:預先設定該信號頻率及該外加頻率;識別該信號頻率及該外加頻率;藉由混合該同步信號與該預設頻率以擷取該取樣信號來估測該承載頻率; 藉由將該取樣信號減去該信號頻率及該外加頻率來估測該誤差頻率。
- 根據申請專利範圍第2項之方法,其中該接收器包含一混合器、一轉換器以及一合成器,該方法另包含下列步驟:以該混合器接收該同步訊號;以該震盪器產生該震盪頻率至該合成器,其中該震盪頻率包含一頻率及一誤差頻率;以該合成器產生一承載頻率加上一外加頻率加上一倍數誤差頻率給該混合器;以該混合器將該承載頻率加上一外加頻率加上一倍數誤差頻率與該同步信號混合以擷取該外加頻率、該信號頻率以及該倍數誤差頻率;轉換該外加頻率、該信號頻率以及該倍數誤差頻率為該取樣信號;以及解調變該取樣信號以識別該誤差頻率用以調整該震盪頻率。
- 根據申請專利範圍第1項之方法,其中該同步信號包含一承載頻率與一信號頻率,且該無線人因介面裝置藉由消除該承載頻率來調整其震盪頻率。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/617,514 US8907730B2 (en) | 2010-11-17 | 2012-09-14 | Frequency calibration device and method for programmable oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201412074A TW201412074A (zh) | 2014-03-16 |
TWI477129B true TWI477129B (zh) | 2015-03-11 |
Family
ID=47743700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102114533A TWI477129B (zh) | 2012-09-14 | 2013-04-23 | 可調式振盪器之頻率調整方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8907730B2 (zh) |
CN (1) | CN103677079B (zh) |
TW (1) | TWI477129B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9319216B2 (en) * | 2009-11-18 | 2016-04-19 | Pixart Imaging Inc. | Operating method of human interface device |
CN106357353A (zh) * | 2016-10-19 | 2017-01-25 | 柳州达迪通信技术股份有限公司 | 一种e1链路相位抖动的检测方法及系统 |
WO2019222695A1 (en) * | 2018-05-18 | 2019-11-21 | The Regents Of The University Of California | Crystal-free wireless devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080291863A1 (en) * | 2007-05-23 | 2008-11-27 | Broadcom Corporation | Synchronization of media data streams with separate sinks using a relay |
US20100313059A1 (en) * | 2009-06-05 | 2010-12-09 | Elan Microelectronics Corporation | Method and circuit for trimming an internal oscillator of a usb device |
US20110016346A1 (en) * | 2009-02-18 | 2011-01-20 | Genesys Logic, Inc. | Serial bus clock frequency calibration system and method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6272193B1 (en) | 1999-09-27 | 2001-08-07 | Genesis Microchip Corp. | Receiver to recover data encoded in a serial communication channel |
US6407641B1 (en) | 2000-02-23 | 2002-06-18 | Cypress Semiconductor Corp. | Auto-locking oscillator for data communications |
AUPQ896300A0 (en) | 2000-07-24 | 2000-08-17 | Nec Australia Pty Ltd | A clock synchronisation method for usb sink devices |
CN101604182B (zh) * | 2008-06-13 | 2012-03-28 | 原相科技股份有限公司 | 自动调整时钟频率的方法以及时钟频率调整电路 |
CN102081426B (zh) * | 2009-11-30 | 2013-06-12 | 原相科技股份有限公司 | 可调式振荡器的频率调整装置及频率调整方法 |
-
2012
- 2012-09-14 US US13/617,514 patent/US8907730B2/en active Active
-
2013
- 2013-04-23 TW TW102114533A patent/TWI477129B/zh active
- 2013-05-17 CN CN201310184725.6A patent/CN103677079B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080291863A1 (en) * | 2007-05-23 | 2008-11-27 | Broadcom Corporation | Synchronization of media data streams with separate sinks using a relay |
US20110016346A1 (en) * | 2009-02-18 | 2011-01-20 | Genesys Logic, Inc. | Serial bus clock frequency calibration system and method thereof |
US20100313059A1 (en) * | 2009-06-05 | 2010-12-09 | Elan Microelectronics Corporation | Method and circuit for trimming an internal oscillator of a usb device |
Also Published As
Publication number | Publication date |
---|---|
US8907730B2 (en) | 2014-12-09 |
CN103677079B (zh) | 2017-05-24 |
US20130051439A1 (en) | 2013-02-28 |
TW201412074A (zh) | 2014-03-16 |
CN103677079A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190007189A1 (en) | Clock and Data Recovery Having Shared Clock Generator | |
WO2016095679A1 (zh) | 数字小数分频锁相环控制方法及锁相环 | |
TWI429199B (zh) | 產生參考時脈訊號的方法及資料收發系統 | |
US9002488B2 (en) | Clock synthesis systems, circuits and methods | |
CN103138754B (zh) | 频率产生器及产生频率信号的方法 | |
US20190393867A1 (en) | Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits | |
US20110093736A1 (en) | Method and circuit for trimming an internal oscillator of a usb device | |
TWI523432B (zh) | 參考頻率校正模組及其電子裝置 | |
TWI357721B (en) | Oscillation tuning circuit and method | |
TWI332763B (en) | Usb device, frequency auto-locking device and frequency auto-locking method | |
TWI477129B (zh) | 可調式振盪器之頻率調整方法 | |
TWI445378B (zh) | 可調式振盪器之頻率調整裝置及頻率調整方法 | |
CN102081426B (zh) | 可调式振荡器的频率调整装置及频率调整方法 | |
US20090284298A1 (en) | Method for automatically adjusting clock frequency and clock frequency adjusting circuit | |
JP4971861B2 (ja) | クロックアンドデータリカバリ回路 | |
US9319216B2 (en) | Operating method of human interface device | |
JP4494935B2 (ja) | 可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力 | |
CN105024701A (zh) | 一种用于杂散抑制的分频比调制器 | |
US20150349947A1 (en) | Signal processing device, signal processing method, and program | |
JP4855846B2 (ja) | ディジタル復調装置 | |
CN109302275B (zh) | 数据的输出方法及装置 | |
JP2001251181A (ja) | 分数分周装置及び分数分周方法 | |
CN111669155A (zh) | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 | |
CN108572937B (zh) | 自动产生时脉的通用串行总线控制器及其使用方法 | |
JP2014033413A (ja) | 半導体装置及び周波数誤差算出プログラム |