JP2001251181A - 分数分周装置及び分数分周方法 - Google Patents

分数分周装置及び分数分周方法

Info

Publication number
JP2001251181A
JP2001251181A JP2000062435A JP2000062435A JP2001251181A JP 2001251181 A JP2001251181 A JP 2001251181A JP 2000062435 A JP2000062435 A JP 2000062435A JP 2000062435 A JP2000062435 A JP 2000062435A JP 2001251181 A JP2001251181 A JP 2001251181A
Authority
JP
Japan
Prior art keywords
frequency
value
signal
decimal
division number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000062435A
Other languages
English (en)
Inventor
Kazuhisa Tsubaki
和久 椿
Noriaki Shinagawa
宜昭 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000062435A priority Critical patent/JP2001251181A/ja
Publication of JP2001251181A publication Critical patent/JP2001251181A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 小数点を伴う分数(例えば1/5.3)
を用いた分周数で、任意周波数信号の分周を行う場合
に、分周数の変化の規則性に依存するスプリアスを抑圧
して分周を行うこと。 【解決手段】 小数部設定器101に小数点を伴う数値
を用いた分周数における小数点以下の小数値Yを設定
し、第1加算器102で、その小数値Yを累積加算し、
保持器103で、その累積加算値を保持し、この保持加
算値が1以上の場合に1を出力すると共に保持加算値か
ら1を引いて得た小数値を第1加算器102へ累積加算
値として出力し、整数部設定器104に分周数における
整数値Nを設定し、第2加算器105で、保持器103
から1が出力されない場合に整数値Nを分周数とし、そ
うでない場合に1と整数値Nとの加算値N+1を分周数
とし、分周器106で、その分周数N又はN+1で入力
信号を分周し、この分周信号を保持器103の動作タイ
ミング信号とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、任意の周波数信号
の1/Nの分周(N分周)を行う際に、分母に小数点を
伴う分数(例えば1/5.3)での分周を行うものであ
り、例えばディジタル移動体通信システムにおける携帯
電話機や、携帯電話機能及びコンピュータ機能を備えた
情報端末装置等の移動局装置又は、この移動局装置と無
線通信を行う基地局装置などのベースバンド信号処理回
路の基準周波数信号を生成する回路等に適用される分数
分周装置及び分数分周方法に関する。
【0002】
【従来の技術】従来、この種の分数分周装置及び分数分
周方法としては、特開平10−190457号公報に記
載されているものがある。
【0003】図10は、従来の分数分周装置の構成を示
すブロック図である。
【0004】この図10に示す分数分周器1000は、
N分周回数設定器1001と、(N+1)分周回数設定
器1002と、カウンタ1003と、判定器1004
と、整数部設定器1005と、加算器1006と、分周
器1007とを備えて構成されている。
【0005】N分周回数設定器1001は、N分周を行
う回数が設定されるものである。
【0006】(N+1)分周回数設定器1002は、
(N+1)分周を行う回数が設定されるものである。
【0007】カウンタ1003は、分周器1007の出
力周期毎にカウントアップするものである。
【0008】判定器1004は、カウンタ1003の出
力値と、N分周回数設定器1001及び(N+1)分周
回数設定器1002の値とを比較することによって、分
周数の判定を行うものである。
【0009】整数部設定器1005は、分周数の整数部
が設定されるものである。
【0010】加算器1006は、整数部設定器1005
に設定された分周数Nと判定器1004の出力値とを加
算するものである。
【0011】分周器1007は、加算器1006の出力
値が設定され、この設定値である分周数N又は(N+
1)で、図示せぬ発振器から出力される所定周波数の入
力信号を分周するものである。
【0012】このような構成において、カウンタ100
3の出力値が、N分周回数設定器1001の設定値以下
の場合には判定器1004の出力値を0とする。
【0013】また、カウンタ1003の出力値が、N分
周回数設定器1001の設定値を超え、且つN分周回数
設定器1001の設定値と、(N+1)分周回数設定器
1002の設定値との合計値以下の場合には、判定器1
004の出力値を1とする。
【0014】また、カウンタ1003の出力値が、N分
周回数設定器1001の設定値と、(N+1)分周回数
設定器1002の設定値との合計値に等しくなった場合
は、カウンタ1003を0にするように判定器1004
でカウンタ1003を制御する。
【0015】このことから、加算器1006において
は、カウンタ値が設定N分周回数以下の場合は、正数設
定値に0が加算され、カウンタ値が設定N分周回数を越
え且つ設定N分周回数及び(N+1)分周回数の合計値
以下の場合は、正数設定値に1が加算され、カウンタ値
が合計値に等しくなった時点で正数設定値に0が加算さ
れることになる。
【0016】つまり、加算器1006で、判定器100
4の出力値を整数部設定器1005の設定値に加えるこ
とで、分周器1007における分周数をNと(N+1)
との間に設定することができるようになっている。
【0017】
【発明が解決しようとする課題】しかしながら、従来の
装置においては、分周器1007から出力される分周信
号に、分周数Nと分周数(N+1)とが規則的に現れる
ため、その規則性に起因する規定外の成分であるスプリ
アスが発生するという問題がある。
【0018】本発明はかかる点に鑑みてなされたもので
あり、小数点を伴う分数(例えば1/5.3)を用いた
分周数で、任意周波数信号の分周を行う場合に、分周数
の変化の規則性に依存するスプリアスを抑圧して分周を
行うことができる分数分周装置及び分数分周方法を提供
することを目的とする。
【0019】
【課題を解決するための手段】本発明の分数分周装置
は、小数点を伴う数値を用いた分周数における小数点以
下の小数値が設定される小数部設定手段と、前記小数値
を累積加算する第1加算手段と、この第1加算手段の加
算値を保持し、この保持加算値が1以上となった場合
に、1を出力すると共に、前記1以上となった場合の保
持加算値から1を引いて得られる小数値を前記第1加算
手段へ前記累積加算値として出力する保持手段と、前記
分周数における整数値が設定される整数部設定手段と、
前記保持手段から1が出力されない場合は前記整数値を
前記分周数とし、前記保持手段から1が出力された場合
はその1と前記整数値とを加算した値を前記分周数とす
る第2加算手段と、この第2加算手段で求められた分周
数で任意周波数信号を分周し、この分周信号を前記保持
手段の動作タイミング信号として出力する分周手段と、
を具備する構成を採る。
【0020】この構成によれば、設定された小数値の累
積結果に応じて分周数を適宜、整数値又は整数値+1と
することで、ランダム性を持たせて分周数を変化させる
ことができるので、分周数の変化の規則性に依存するス
プリアスを抑圧して整数値より大きく整数値+1より小
さい分周数で分周することができる。
【0021】本発明の分数分周装置は、小数点を伴う数
値を用いた分周数における小数点以下の小数値が設定さ
れる小数部設定手段と、前記小数値を累積加算する第1
加算手段と、この第1加算手段の加算値を保持し、この
保持加算値が1以上となった場合に、1を出力すると共
に、前記1以上となった場合の保持加算値から1を引い
て得られる小数値を前記第1加算手段へ前記累積加算値
として出力する保持手段と、前記分周数における整数値
が設定される整数部設定手段と、前記整数値に1を加算
する第2加算手段と、前記保持手段から1が出力されな
い場合は前記整数値を前記分周数とし、前記保持手段か
ら1が出力された場合は前記第2加算手段からの加算値
を前記分周数とする分周数判定手段と、この分周数判定
手段で求められた分周数で任意周波数信号を分周し、こ
の分周信号を前記保持手段の動作タイミング信号として
出力する分周手段と、を具備する構成を採る。
【0022】この構成によれば、設定された小数値の累
積結果に応じて分周数を適宜、整数値又は整数値+1と
することで、ランダム性を持たせて分周数を変化させる
ことができるので、分周数の変化の規則性に依存するス
プリアスを抑圧して整数値より大きく整数値+1より小
さい分周数で分周することができる。
【0023】本発明の分数分周装置は、小数点を伴う数
値を用いた分周数における小数点以下の小数値を負とし
た負の小数値が設定される小数部設定手段と、前記負の
小数値を累積加算する加算手段と、この加算手段の加算
値を保持し、この保持加算値が−1以下となった場合に
1を出力すると共に、前記1以下となった場合の保持加
算値に1を足して得られる負の小数値を前記加算手段へ
前記累積加算値として出力する保持手段と、前記分周数
における整数値が設定される整数部設定手段と、前記保
持手段から1が出力されない場合は前記整数値を前記分
周数とし、前記保持手段から1が出力された場合は前記
整数値から1を減算した値を前記分周数とする減算手段
と、この減算手段で求められた分周数で任意周波数信号
を分周し、この分周信号を前記保持手段の動作タイミン
グ信号として出力する分周手段と、を具備する構成を採
る。
【0024】この構成によれば、設定された負の小数値
の累積結果に応じて分周数を適宜、整数値又は整数値−
1とすることで、ランダム性を持たせて分周数を変化さ
せることができるので、分周数の変化の規則性に依存す
るスプリアスを抑圧して整数値−1より大きく整数値よ
り小さい分周数で分周することができる。
【0025】本発明の分数分周装置は、小数点を伴う数
値を用いた分周数における小数点以下の小数値を負とし
た負の小数値が設定される小数部設定手段と、前記負の
小数値を累積加算する加算手段と、この加算手段の加算
値を保持し、この保持加算値が−1以下となった場合に
1を出力すると共に、前記1以下となった場合の保持加
算値に1を足して得られる負の小数値を前記加算手段へ
前記累積加算値として出力する保持手段と、前記分周数
における整数値が設定される整数部設定手段と、前記整
数値から1を減算する減算手段と、前記保持手段から1
が出力されない場合は前記整数値を前記分周数とし、前
記保持手段から1が出力された場合は前記減算手段から
の減算値を前記分周数とする減算手段と、この減算手段
で求められた分周数で任意周波数信号を分周し、この分
周信号を前記保持手段の動作タイミング信号として出力
する分周手段と、を具備する構成を採る。
【0026】この構成によれば、設定された負の小数値
の累積結果に応じて分周数を適宜、整数値又は整数値−
1とすることで、ランダム性を持たせて分周数を変化さ
せることができるので、分周数の変化の規則性に依存す
るスプリアスを抑圧して整数値−1より大きく整数値よ
り小さい分周数で分周することができる。
【0027】本発明の周波数同期発振装置は、入力信号
を分周して基準信号を出力する整数分周手段と、電圧制
御発振信号を分周する上記いずれかと同構成の分数分周
装置と、前記基準信号と前記分数分周装置で分周された
信号との位相の誤差信号を出力する位相比較手段と、前
記誤差信号の高周波成分を除去するフィルタ手段と、こ
のフィルタ手段の出力電圧に応じて変化する周波数の前
記電圧制御発振信号を出力する電圧制御発振手段と、を
具備する構成を採る。
【0028】この構成によれば、分数分周装置での分周
においてはスプリアスを抑制することができるので、基
準信号の周波数を任意に高く設定することができ、この
基準信号に電圧制御発振信号を同期させる際の応答速度
を速くすることができる。
【0029】本発明の周波数同期発振装置は、入力信号
を分周して基準信号を出力する上記いずれかと同構成の
分数分周装置と、電圧制御発振信号を分周する整数分周
手段と、前記基準信号と前記整数分周手段で分周された
信号との位相の誤差信号を出力する位相比較手段と、前
記誤差信号の高周波成分を除去するフィルタ手段と、こ
のフィルタ手段の出力電圧に応じて変化する周波数の前
記電圧制御発振信号を出力する電圧制御発振手段と、を
具備する構成を採る。
【0030】この構成によれば、分数分周装置での分周
においてはスプリアスを抑制することができるので、基
準信号の周波数を任意に高く設定することができ、この
基準信号に電圧制御発振信号を同期させる際の応答速度
を速くすることができる。
【0031】本発明の周波数同期発振装置は、入力信号
を分周して基準信号を出力する上記いずれかと同構成の
分数分周装置を用いた第1分数分周手段と、電圧制御発
振信号を分周する前記分数分周装置を用いた第2分数分
周手段と、前記基準信号と前記第2分数分周手段で分周
された信号との位相の誤差信号を出力する位相比較手段
と、前記誤差信号の高周波成分を除去するフィルタ手段
と、このフィルタ手段の出力電圧に応じて変化する周波
数の前記電圧制御発振信号を出力する電圧制御発振手段
と、を具備する構成を採る。
【0032】この構成によれば、分数分周装置での分周
においてはスプリアスを抑制することができるので、基
準信号の周波数を任意に高く設定することができ、この
基準信号に電圧制御発振信号を同期させる際の応答速度
を速くすることができる。
【0033】本発明のデータ送受信装置は、上記いずれ
かと同構成の周波数同期発振装置を具備し、前記周波数
同期発振装置により基準発振周波数信号を分周してタイ
ミング信号を生成する構成を採る。
【0034】この構成によれば、基準発振周波数信号の
発振周波数信号に素早く同期させてタイミング信号を生
成することができる。
【0035】本発明の移動局装置は、上記いずれかと同
構成の周波数同期発振装置を具備し、前記周波数同期発
振装置により基準発振周波数信号を分周してタイミング
信号を生成する構成を採る。
【0036】この構成によれば、基準発振周波数信号の
発振周波数信号に素早く同期させてタイミング信号を生
成することができる。
【0037】本発明の基地局装置は、上記いずれかと同
構成の周波数同期発振装置を具備し、前記周波数同期発
振装置により基準発振周波数信号を分周してタイミング
信号を生成する構成を採る。
【0038】この構成によれば、基準発振周波数信号の
発振周波数信号に素早く同期させてタイミング信号を生
成することができる。
【0039】本発明の移動体通信システムは、上記構成
の移動局装置又は基地局装置を具備する構成を採る。
【0040】この構成によれば、移動体通信システムに
おいて、上記構成の移動局装置又は基地局装置と同様の
作用効果を得ることができる。
【0041】本発明の分数分周方法は、小数点を伴う数
値を用いた分周数における小数点以下の小数値を設定
し、この設定された小数値を累積加算して保持し、この
保持加算値が1以上となった場合に、1を出力すると共
に、前記1以上となった場合の保持加算値から1を引い
て得られる小数値を前記累積加算値とし、前記分周数に
おける整数値を設定し、前記1が出力されない場合は前
記整数値を前記分周数とし、前記1が出力された場合は
その1と前記整数値とを加算した値を前記分周数とし、
これら分周数で任意周波数信号を分周するようにした。
【0042】この方法によれば、設定された小数値の累
積結果に応じて分周数を適宜、整数値又は整数値+1と
することで、ランダム性を持たせて分周数を変化させる
ことができるので、分周数の変化の規則性に依存するス
プリアスを抑圧して整数値より大きく整数値+1より小
さい分周数で分周することができる。
【0043】本発明の分数分周方法は、小数点を伴う数
値を用いた分周数における小数点以下の小数値を負とし
た負の小数値を設定し、この設定された負の小数値を累
積加算して保持し、この保持加算値が−1以下となった
場合に1を出力すると共に、前記1以下となった場合の
保持加算値に1を足して得られる負の小数値を前記累積
加算値とし、前記分周数における整数値を設定し、前記
1が出力されない場合は前記整数値を前記分周数とし、
前記1が出力された場合は前記整数値から1を減算した
値を前記分周数とし、これら分周数で任意周波数信号を
分周するようにした。
【0044】この方法によれば、設定された負の小数値
の累積結果に応じて分周数を適宜、整数値又は整数値−
1とすることで、ランダム性を持たせて分周数を変化さ
せることができるので、分周数の変化の規則性に依存す
るスプリアスを抑圧して整数値−1より大きく整数値よ
り小さい分周数で分周することができる。
【0045】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
【0046】(実施の形態1)図1は、本発明の実施の
形態1に係る分数分周装置の構成を示すブロック図であ
る。
【0047】この図1に示す分数分周器100は、分母
に小数点を伴う分数(例えば1/5.3)を用いた分周
数で、任意周波数信号の分周を行うものであり、小数部
設定器101と、第1加算器102と、保持器103
と、整数部設定器104と、第2加算器105と、分周
器106とを備えて構成されている。
【0048】小数部設定器101は、分周数における小
数点以下の数値(小数値Y)が設定されるものである。
【0049】第1加算器102は、小数部設定器101
に設定された小数値Yを、保持器103から出力される
小数値と共に随時累積加算するものである。
【0050】保持器103は、分周器106から出力さ
れる分周信号が1周期供給される毎に第1加算器102
の加算値を保持し、この保持された加算値が、所定の設
定値1以上となった場合に、そのオーバーフロー値とし
て1を第2加算器105へ出力すると共に、オーバーフ
ロー時の加算値から1を引いて得られる小数値を、第1
加算器102へ出力するものである。
【0051】整数部設定器104は、分周数の整数値N
が設定されるものである。
【0052】第2加算器105は、保持器103に保持
された加算値がオーバーフローした際に送出されてくる
オーバーフロー値の1と、整数部設定器104に設定さ
れた整数値Nとを加算し、この加算値のN+1を分周器
106へ出力し、そうでない場合は、整数部設定器10
4に設定された整数値Nを分周器106へ出力するもの
である。
【0053】分周器106は、図示せぬ発振器から出力
される所定周波数の入力信号を、第2加算器105から
出力される分周数N又はN+1で分周し、この分周信号
を出力信号とすると共に保持器103へ出力するもので
ある。
【0054】このような構成の分数分周装置100の動
作を説明する。
【0055】まず、小数部設定器101に、kビットで
分周数の次式(1)で示す小数値Yを設定する。
【0056】
【数1】 …(1) その設定された小数値Yは、第1加算器102におい
て、保持器103から出力される小数値と共に累積加算
され、この加算値が保持器103へ出力される。
【0057】保持器103では、分周器106から分周
信号が1周期間隔で供給される毎に、加算値を保持し、
この保持された加算値が所定の設定値1以上となった場
合に、オーバーフロー値の1が第2加算器105へ出力
される。この時、加算値から1を引いて得られる小数値
が、第1加算器102へ出力される。
【0058】第2加算器105では、保持器103に保
持される小数値Yが、オーバーフロー状態とならない場
合は、整数部設定器104に設定された整数値Nが分周
数とされ、オーバーフロー状態の場合は、整数値Nにオ
ーバーフロー値の1を加算したN+1が分周数とされ、
分周数N又はN+1が分周器106へ出力される。
【0059】これによって、分周器106においては、
所定周波数の入力信号が、分周数N又はN+1で分周さ
れ、この分周信号が出力信号とされると共に保持器10
3へ出力される。
【0060】このように、実施の形態1の分数分周装置
100によれば、小数部設定器101に、小数点を伴う
数値を用いた分周数における小数点以下の小数値Yを設
定し、第1加算器102で、その小数値Yを累積加算
し、保持器103で、その累積加算値を保持し、この保
持加算値が1以上となった場合に1を出力すると共に、
1以上となった場合の保持加算値から1を引いて得られ
る小数値を第1加算器102へ累積加算値として出力す
る。
【0061】整数部設定器104に、分周数における整
数値Nを設定し、第2加算器105で、保持器103か
ら1が出力されない場合に整数値Nを分周数とし、1が
出力された場合にその1と整数値Nとを加算した値N+
1を分周数とし、分周器106で、その分周数N又はN
+1で任意周波数の入力信号を分周し、この分周信号を
保持器103の動作タイミング信号として出力するよう
にした。
【0062】これによって、小数部設定器101に設定
される小数値Yの累積結果に応じて分周数を適宜N又は
N+1とすることで、ランダム性を持たせて分周数を変
化させることができるので、分周数の変化の規則性に依
存するスプリアスを抑圧してNより大きくN+1より小
さい分周数で分周することができる。
【0063】(実施の形態2)図2は、本発明の実施の
形態2に係る分数分周装置の構成を示すブロック図であ
る。但し、この図2に示す実施の形態2において図1の
実施の形態1の各部に対応する部分には同一符号を付
し、その説明を省略する。
【0064】この図2に示す実施の形態2の分数分周器
200は、実施の形態1の構成要素である小数部設定器
101と、第1加算器102と、保持器103と、整数
部設定器104と、分周器106とを用い、この他に、
第3加算器201と、分周数判定器202とを備えて構
成されている。
【0065】第3加算器201は、整数部設定器104
に設定された整数値Nに1を加算して出力するものであ
る。
【0066】分周数判定器202は、保持器103から
オーバーフロー値の1が送出されてきた場合に、第3加
算器201の加算値N+1を分周数として分周器106
へ出力し、そうでない場合に、整数値Nを分周数として
分周器106へ出力するものである。
【0067】このような構成の分数分周装置200の動
作を説明する。
【0068】まず、小数部設定器101に、kビットで
分周数の上記式(1)で示す小数値Yを設定する。
【0069】その設定された小数値Yは、第1加算器1
02において、保持器103から出力される小数値と共
に累積加算され、この加算値が保持器103へ出力され
る。
【0070】保持器103では、分周器106から分周
信号が1周期間隔で供給される毎に、加算値を保持し、
この保持された加算値が所定の設定値1以上となった場
合に、オーバーフロー値の1が分周数判定器202へ出
力される。この時、加算値から1を引いて得られる小数
値が、第1加算器102へ出力される。
【0071】分周数判定器202では、保持器103に
保持される小数値Yが、オーバーフロー状態とならない
場合は、整数部設定器104に設定された整数値Nが分
周数とされ、オーバーフロー状態の場合は、第3加算器
201で整数値Nに1を加算したN+1が分周数とさ
れ、分周数N又はN+1が分周器106へ出力される。
【0072】これによって、分周器106においては、
所定周波数の入力信号が、分周数N又はN+1で分周さ
れ、この分周信号が出力信号とされると共に保持器10
3へ出力される。
【0073】このように、実施の形態2の分数分周装置
200によれば、分周数判定器202において、小数値
Yの累積加算値が、1以上となった場合に整数値Nを分
周数とし、1未満である場合に第3加算器201で1と
整数値Nとを加算した値N+1を分周数とし、分周器1
06で、その分周数N又はN+1で任意周波数の入力信
号を分周するようにした。
【0074】これによって、小数部設定器101に設定
される小数値Yの累積結果に応じて分周数を適宜N又は
N+1とすることで、ランダム性を持たせて分周数を変
化させることができるので、分周数の変化の規則性に依
存するスプリアスを抑圧してNより大きくN+1より小
さい分周数で分周することができる。
【0075】(実施の形態3)図3は、本発明の実施の
形態3に係る分数分周装置の構成を示すブロック図であ
る。
【0076】この図3に示す分数分周器300は、分母
に小数点を伴う分数(例えば1/5.3)を用いた分周
数で、任意周波数信号の分周を行うものであり、小数部
設定器301と、加算器302と、保持器303と、整
数部設定器304と、減算器305と、分周器306と
を備えて構成されている。
【0077】小数部設定器301は、分周数における小
数点以下の数値を負とした値(負の小数値Y1)が設定
されるものである。
【0078】加算器302は、小数部設定器301に設
定された負の小数値Y1を、保持器303から出力され
る負の小数値と共に随時累積加算するものである。
【0079】保持器303は、分周器306から出力さ
れる分周信号が1周期供給される毎に加算器302の加
算値を保持し、この保持された加算値が、所定の設定値
−1以下となった場合に、そのアンダーフロー値として
1を減算器305へ出力すると共に、アンダーフロー時
の加算値に1を足して得られる負の小数値を、加算器3
02へ出力するものである。
【0080】整数部設定器304は、分周数の整数値N
が設定されるものである。
【0081】減算器305は、保持器303に保持され
た加算値がアンダーフローした際に送出されてくるアン
ダーフロー値の1と、整数部設定器104に設定された
整数値Nとを減算し、この減算値のN−1を分周器30
6へ出力し、そうでない場合は、整数部設定器304に
設定された整数値Nを分周器306へ出力するものであ
る。
【0082】分周器306は、図示せぬ発振器から出力
される所定周波数の入力信号を、減算器305から出力
される分周数N又はN−1で分周し、この分周信号を出
力信号とすると共に保持器303へ出力するものであ
る。
【0083】このような構成の分数分周装置300の動
作を説明する。
【0084】まず、小数部設定器301に、kビットで
分周数の次式(2)で示す負の小数値Y1を設定する。
【0085】
【数2】 …(2) その設定された負の小数値Y1は、加算器302におい
て、保持器303から出力される負の小数値と共に累積
加算され、この加算値が保持器303へ出力される。
【0086】保持器303では、分周器306から分周
信号が1周期間隔で供給される毎に、加算値を保持し、
この保持された加算値が所定の設定値−1以下となった
場合に、アンダーフロー値の1が減算器305へ出力さ
れる。この時、加算値に1を足して得られる負の小数値
が、加算器302へ出力される。
【0087】減算器305では、保持器303に保持さ
れる負の小数値Y1が、アンダーフロー状態とならない
場合は、整数部設定器304に設定された整数値Nが分
周数とされ、アンダーフロー状態の場合は、整数値Nか
らアンダーフロー値の1を減算したN−1が分周数とさ
れ、分周数N又はN−1が分周器306へ出力される。
【0088】これによって、分周器306においては、
所定周波数の入力信号が、分周数N又はN−1で分周さ
れ、この分周信号が出力信号とされると共に保持器30
3へ出力される。
【0089】このように、実施の形態3の分数分周装置
300によれば、小数部設定器301に、小数点を伴う
数値を用いた分周数における小数点以下の小数値を負と
した負の小数値Y1を設定し、加算器302で、その負
の小数値Y1を累積加算し、保持器303で、その累積
加算値を保持し、この保持加算値が−1以下となった場
合に1を出力すると共に、−1以下となった場合の保持
加算値に1を足して得られる負の小数値を加算器302
へ累積加算値として出力する。
【0090】整数部設定器304に、分周数における整
数値Nを設定し、減算器305で、保持器303から1
が出力されない場合に整数値Nを分周数とし、1が出力
された場合に整数値Nから1を減算した値N−1を分周
数とし、分周器306で、その分周数N又はN−1で任
意周波数の入力信号を分周し、この分周信号を保持器3
03の動作タイミング信号として出力するようにした。
【0091】これによって、小数部設定器301に設定
される負の小数値Y1の累積結果に応じて分周数を適宜
N又はN−1とすることで、ランダム性を持たせて分周
数を変化させることができるので、分周数の変化の規則
性に依存するスプリアスを抑圧してN−1より大きくN
より小さい分周数で分周することができる。
【0092】(実施の形態4)図4は、本発明の実施の
形態4に係る分数分周装置の構成を示すブロック図であ
る。但し、この図4に示す実施の形態4において図3の
実施の形態3の各部に対応する部分には同一符号を付
し、その説明を省略する。
【0093】この図4に示す実施の形態4の分数分周器
400は、実施の形態3の構成要素である小数部設定器
301と、加算器302と、保持器303と、整数部設
定器304と、分周器306とを用い、この他に、減算
器401と、分周数判定器402とを備えて構成されて
いる。
【0094】減算器401は、整数部設定器404に設
定された整数値Nから1を減算して出力するものであ
る。
【0095】分周数判定器402は、保持器303から
アンダーフロー値の1が送出されてきた場合に、減算器
401の減算N−1を分周数として分周器306へ出力
し、そうでない場合に、整数値Nを分周数として分周器
306へ出力するものである。
【0096】このような構成の分数分周装置400の動
作を説明する。
【0097】まず、小数部設定器301に、kビットで
分周数の上記式(2)で示す負の小数値Y1を設定す
る。
【0098】その設定された負の小数値Y1は、加算器
302において、保持器303から出力される負の小数
値と共に累積加算され、この加算値が保持器303へ出
力される。
【0099】保持器303では、分周器306から分周
信号が1周期間隔で供給される毎に、加算値を保持し、
この保持された加算値が所定の設定値−1以下となった
場合に、アンダーフロー値の1が分周数判定器402へ
出力される。この時、加算値に1を足して得られる負の
小数値が、加算器302へ出力される。
【0100】分周数判定器402では、保持器303に
保持される負の小数値Y1が、アンダーフロー状態とな
らない場合は、整数部設定器304に設定された整数値
Nが分周数とされ、アンダーフロー状態の場合は、減算
器401において整数値Nからアンダーフロー値の1を
減算したN−1が分周数とされ、分周数N又はN−1が
分周器306へ出力される。
【0101】これによって、分周器306においては、
所定周波数の入力信号が、分周数N又はN−1で分周さ
れ、この分周信号が出力信号とされると共に保持器30
3へ出力される。
【0102】このように、実施の形態4の分数分周装置
400によれば、分周数判定器402において、負の小
数値Y1の累積加算値が、1以下となった場合に整数値
Nを分周数とし、1未満である場合に減算器401で整
数値Nから1を減算した値N−1を分周数とし、分周器
306で、その分周数N又はN−1で任意周波数の入力
信号を分周するようにした。
【0103】これによって、小数部設定器301に設定
される負の小数値Y1の累積結果に応じて分周数を適宜
N又はN−1とすることで、ランダム性を持たせて分周
数を変化させることができるので、分周数の変化の規則
性に依存するスプリアスを抑圧してN−1より大きくN
より小さい分周数で分周することができる。
【0104】(実施の形態5)図5は、本発明の実施の
形態5に係る分数分周装置を用いた周波数同期発振装置
(PLL装置)の構成を示すブロック図である。
【0105】この図5に示すPLL装置500は、整数
分周器501と、分数分周器502と、位相比較器50
3と、LPF(Low Pass Filter)504と、電圧制御発
振器505とを備えて構成されている。
【0106】整数分周器501は、図示せぬ発振器から
出力される任意周波数の入力信号を整数分周した信号を
出力するものである。
【0107】位相比較器503は、基準信号となる整数
分周器501の出力信号と、分数分周器502の出力信
号との位相差を比較し、この結果を誤差信号として出力
するものである。
【0108】LPF504は、位相比較器503の出力
信号の高周波成分を除去するものである。
【0109】電圧制御発振器505は、LPF504の
出力信号の電圧に応じた周波数の信号を出力するもので
ある。
【0110】分数分周器502は、上記実施の形態1〜
4で説明した分数分周装置100〜400の何れかを用
いたものであり、電圧制御発振器505の出力信号を分
数分周するものである。
【0111】このような構成のPLL装置500の動作
を説明する。
【0112】まず、入力信号が整数分周器501で整数
分周され、この分周信号が基準信号として出力される。
【0113】一方、PLL装置500の出力信号となる
電圧制御発振器505の出力信号が、分数分周器502
で基準信号と同一周波数となるように分周される。
【0114】位相比較器503では、整数分周器501
と分数分周器502との出力信号の位相差が比較され、
双方の誤差が信号としてLPF504へ出力される。
【0115】LPF504では、その誤差信号の高周波
成分が除去され、これによって得られた信号の電圧に応
じて電圧制御発振器505の発振周波数が変化させら
れ、この周波数の信号が分数分周器502へ出力され
る。
【0116】即ち、整数分周器501と分数分周器50
2との出力信号の位相差が無くなるようにPLL制御が
行われ、これによって、基準信号の周波数に一致した信
号が出力される。
【0117】このように、実施の形態5のPLL装置5
00によれば、整数分周器501で、入力信号を分周し
て得た基準信号を出力し、実施の形態1〜4の何れかと
同様な分数分周器502で、PLL装置500の出力信
号を分周し、位相比較器503で、基準信号と分数分周
器502で分周された信号との位相の誤差信号求めて出
力し、LPF504で、その誤差信号の高周波成分を除
去し、電圧制御発振器505で、LPF504の出力電
圧に応じて変化する周波数の信号を、PLL装置500
の出力信号として出力するようにした。
【0118】これによって、分数分周器502での分周
においては、実施の形態1〜4の何れかで説明したよう
にスプリアスを抑制することができるので、基準信号の
周波数を任意に高く設定することができ、この基準信号
にPLL装置500の出力信号を同期させる際の応答速
度を速くすることができる。
【0119】(実施の形態6)図6は、本発明の実施の
形態6に係る分数分周装置を用いた周波数同期発振装置
の構成を示すブロック図である。但し、この図6に示す
実施の形態6において図5の実施の形態5の各部に対応
する部分には同一符号を付し、その説明を省略する。
【0120】この図6に示す実施の形態6のPLL装置
600は、実施の形態5の構成要素である位相比較器5
03と、LPF504と、電圧制御発振器505とを用
い、この他に、分数分周器601と、整数分周器602
とを備えて構成されている。
【0121】分数分周器601は、上記実施の形態1〜
4で説明した分数分周装置100〜400の何れかを用
いたものであり、入力信号を分数分周し、これを基準信
号として出力するものである。
【0122】整数分周器602は、電圧制御発振器50
5の出力信号を整数分周するものである。
【0123】このような構成のPLL装置600の動作
を説明する。
【0124】まず、入力信号が分数分周器601で分数
分周され、この分周信号が基準信号として出力される。
【0125】一方、PLL装置600の出力信号となる
電圧制御発振器505の出力信号が、整数分周器602
で基準信号と同一周波数となるように整数分周される。
【0126】位相比較器503では、分数分周器601
と整数分周器602との出力信号の位相差が比較され、
双方の誤差が信号としてLPF504へ出力される。
【0127】LPF504では、その誤差信号の高周波
成分が除去され、これによって得られた信号の電圧に応
じて電圧制御発振器505の発振周波数が変化させら
れ、この周波数の信号が整数分周器602へ出力され
る。
【0128】即ち、分数分周器601と整数分周器60
2との出力信号の位相差が無くなるようにPLL制御が
行われ、これによって、基準信号の周波数に一致した信
号が出力される。
【0129】このように、実施の形態6のPLL装置6
00によれば、実施の形態1〜4の何れかと同様な分数
分周器601で、入力信号を分周して得た基準信号を出
力し、整数分周器602で、PLL装置600の出力信
号を分周し、位相比較器503で、基準信号と整数分周
器602で分周された信号との位相の誤差信号求めて出
力し、LPF504で、その誤差信号の高周波成分を除
去し、電圧制御発振器505で、LPF504の出力電
圧に応じて変化する周波数の信号を、PLL装置600
の出力信号として出力するようにした。
【0130】これによって、分数分周器601での分周
においては、実施の形態1〜4の何れかで説明したよう
にスプリアスを抑制することができるので、基準信号の
周波数を任意に高く設定することができ、この基準信号
にPLL装置500の出力信号を同期させる際の応答速
度を速くすることができる。
【0131】(実施の形態7)図7は、本発明の実施の
形態7に係る分数分周装置を用いた周波数同期発振装置
の構成を示すブロック図である。但し、この図7に示す
実施の形態7において図5の実施の形態5の各部に対応
する部分には同一符号を付し、その説明を省略する。
【0132】この図7に示す実施の形態7のPLL装置
700は、実施の形態5の構成要素である位相比較器5
03と、LPF504と、電圧制御発振器505とを用
い、この他に、第1分数分周器701と、第2分数分周
器702とを備えて構成されている。
【0133】第1分数分周器701は、上記実施の形態
1〜4で説明した分数分周装置100〜400の何れか
を用いたものであり、入力信号を分数分周し、これを基
準信号として出力するものである。
【0134】第2分数分周器702は、上記実施の形態
1〜4で説明した分数分周装置100〜400の何れか
を用いたものであり、電圧制御発振器505の出力信号
を分数分周するものである。
【0135】このような構成のPLL装置700の動作
を説明する。
【0136】まず、入力信号が第1分数分周器701で
分数分周され、この分周信号が基準信号として出力され
る。
【0137】一方、PLL装置700の出力信号となる
電圧制御発振器505の出力信号が、第2分数分周器7
02で基準信号と同一周波数となるように分数分周され
る。
【0138】位相比較器503では、第1分数分周器7
01と第2分数分周器702との出力信号の位相差が比
較され、双方の誤差が信号としてLPF504へ出力さ
れる。
【0139】LPF504では、その誤差信号の高周波
成分が除去され、これによって得られた信号の電圧に応
じて電圧制御発振器505の発振周波数が変化させら
れ、この周波数の信号が第2分数分周器702へ出力さ
れる。
【0140】即ち、第1分数分周器701と第2分数分
周器702との出力信号の位相差が無くなるようにPL
L制御が行われ、これによって、基準信号の周波数に一
致した信号が出力される。
【0141】このように、実施の形態7のPLL装置7
00によれば、実施の形態1〜4の何れかと同様な第1
分数分周器701で、入力信号を分周して得た基準信号
を出力し、実施の形態1〜4の何れかと同様な第2分数
分周器702で、PLL装置700の出力信号を分周
し、位相比較器503で、基準信号と整数分周器602
で分周された信号との位相の誤差信号求めて出力し、L
PF504で、その誤差信号の高周波成分を除去し、電
圧制御発振器505で、LPF504の出力電圧に応じ
て変化する周波数の信号を、PLL装置700の出力信
号として出力するようにした。
【0142】これによって、第1分数分周器701及び
第2分数分周器702での分周において、実施の形態1
〜4の何れかで説明したようにスプリアスを抑制するこ
とができるので、基準信号の周波数を任意に高く設定す
ることができ、この基準信号にPLL装置500の出力
信号を同期させる際の応答速度を速くすることができ
る。
【0143】(実施の形態8)図8は、本発明の実施の
形態8に係る分数分周装置を有する周波数同期発振装置
を用いたデータ送受信装置の構成を示すブロック図であ
る。
【0144】この図8に示すデータ送受信装置800
は、アンテナ801と、送受信器802と、変復調器8
03と、誤り訂正符復号器804と、水晶発振器805
と、実施の形態5〜7で説明したPLL装置500〜7
00の何れかを用いた周波数同期発振器806と、タイ
ミング発生器807と、制御器808とを備えて構成さ
れている。
【0145】このような構成において、まず、水晶発振
器805は、データ送受信装置800の基準となる信号
を発生する。この信号を基に周波数同期発振器806に
てデータ送受信装置800に必要な周波数を発生する。
【0146】タイミング発生器807では、周波数同期
発振器806の出力信号からデータ送受信装置800に
必要なタイミング信号を発生する。タイミング発生器8
07で発生したタイミング信号は、送受信器802、変
復調器803、誤り訂正符復号器804、周波数同期発
振器806及び制御器808へ出力する。
【0147】一方、アンテナ801で送受信する信号
は、送受信器802で高周波信号の増幅や周波数変換を
行う。ここで、周波数変換を行う基準信号として水晶発
振器805の出力信号を用いる。
【0148】送受信器802で周波数変換する低周波信
号側は変復調器803につながり、変復調器803はタ
イミング発生器807からのタイミング信号と制御器8
08からの制御に基づいてアナログ信号とディジタルデ
ータとの変換を行う。
【0149】ディジタルデータについては、誤り訂正符
復号器804にて伝送路での誤り対策を行い、制御デー
タは制御器808と送受信し、伝送データは送受信デー
タ入出力端809を介して送受信する。
【0150】このように、実施の形態8のデータ送受信
装置800によれば、水晶発振器805からの発振周波
数信号を分周して装置内のタイミング信号を生成する際
に、実施の形態5〜7のPLL装置500〜700の何
れかを用いた周波数同期発振器806を適用したので、
基準信号の発振周波数信号に素早く同期させてタイミン
グ信号を生成することができる。
【0151】また、このデータ送受信装置800は、図
9に示すように、移動体通信システムに移動局装置とし
て用い基地局装置901とデータ送受信を行うことがで
きる。
【0152】また、基地局装置901に周波数同期発振
器806を用いても、基準信号の発振周波数信号に素早
く同期させて、基地局装置901のタイミング信号を生
成することができる。
【0153】
【発明の効果】以上説明したように、本発明によれば、
小数点を伴う分数(例えば1/5.3)を用いた分周数
で、任意周波数信号の分周を行う場合に、分周数の変化
の規則性に依存するスプリアスを抑圧して分周を行うこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る分数分周装置の構
成を示すブロック図
【図2】本発明の実施の形態2に係る分数分周装置の構
成を示すブロック図
【図3】本発明の実施の形態3に係る分数分周装置の構
成を示すブロック図
【図4】本発明の実施の形態4に係る分数分周装置の構
成を示すブロック図
【図5】本発明の実施の形態5に係る分数分周装置を用
いた周波数同期発振装置の構成を示すブロック図
【図6】本発明の実施の形態6に係る分数分周装置を用
いた周波数同期発振装置の構成を示すブロック図
【図7】本発明の実施の形態7に係る分数分周装置を用
いた周波数同期発振装置の構成を示すブロック図
【図8】本発明の実施の形態8に係る分数分周装置を有
する周波数同期発振装置を用いたデータ送受信装置の構
成を示すブロック図
【図9】上記実施の形態8に係るデータ送受信装置を用
いた移動体通信システムの構成を示すブロック図
【図10】従来の分数分周装置の構成を示すブロック図
【符号の説明】
100,200,300,400 分数分周装置 101,301 小数部設定器 102,302 第1加算器 103,303 保持器 104,304 整数部設定器 105 第2加算器 106,306 分周器 201 第3加算器 202,402 分周数判定器 305,401 減算器 500,600,700 PLL装置(周波数同期発振
装置) 501,602 整数分周器 502,601,701,702 分数分周器 503 位相比較器 504 LPF 505 電圧制御発振器 800 データ送受信装置 801 アンテナ 802 送受信器 803 変復調器 804 誤り訂正符復号器 805 水晶発振器 806 周波数同期発振器 807 タイミング発生器 808 制御器 901 基地局装置
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J106 AA04 BB02 BB10 CC01 CC21 CC38 CC52 DD13 DD17 DD42 KK26 LL06 PP03 QQ02 QQ08 RR06 RR07 RR12 RR18 SS04

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 小数点を伴う数値を用いた分周数におけ
    る小数点以下の小数値が設定される小数部設定手段と、
    前記小数値を累積加算する第1加算手段と、この第1加
    算手段の加算値を保持し、この保持加算値が1以上とな
    った場合に、1を出力すると共に、前記1以上となった
    場合の保持加算値から1を引いて得られる小数値を前記
    第1加算手段へ前記累積加算値として出力する保持手段
    と、前記分周数における整数値が設定される整数部設定
    手段と、前記保持手段から1が出力されない場合は前記
    整数値を前記分周数とし、前記保持手段から1が出力さ
    れた場合はその1と前記整数値とを加算した値を前記分
    周数とする第2加算手段と、この第2加算手段で求めら
    れた分周数で任意周波数信号を分周し、この分周信号を
    前記保持手段の動作タイミング信号として出力する分周
    手段と、を具備することを特徴とする分数分周装置。
  2. 【請求項2】 小数点を伴う数値を用いた分周数におけ
    る小数点以下の小数値が設定される小数部設定手段と、
    前記小数値を累積加算する第1加算手段と、この第1加
    算手段の加算値を保持し、この保持加算値が1以上とな
    った場合に、1を出力すると共に、前記1以上となった
    場合の保持加算値から1を引いて得られる小数値を前記
    第1加算手段へ前記累積加算値として出力する保持手段
    と、前記分周数における整数値が設定される整数部設定
    手段と、前記整数値に1を加算する第2加算手段と、前
    記保持手段から1が出力されない場合は前記整数値を前
    記分周数とし、前記保持手段から1が出力された場合は
    前記第2加算手段からの加算値を前記分周数とする分周
    数判定手段と、この分周数判定手段で求められた分周数
    で任意周波数信号を分周し、この分周信号を前記保持手
    段の動作タイミング信号として出力する分周手段と、を
    具備することを特徴とする分数分周装置。
  3. 【請求項3】 小数点を伴う数値を用いた分周数におけ
    る小数点以下の小数値を負とした負の小数値が設定され
    る小数部設定手段と、前記負の小数値を累積加算する加
    算手段と、この加算手段の加算値を保持し、この保持加
    算値が−1以下となった場合に1を出力すると共に、前
    記1以下となった場合の保持加算値に1を足して得られ
    る負の小数値を前記加算手段へ前記累積加算値として出
    力する保持手段と、前記分周数における整数値が設定さ
    れる整数部設定手段と、前記保持手段から1が出力され
    ない場合は前記整数値を前記分周数とし、前記保持手段
    から1が出力された場合は前記整数値から1を減算した
    値を前記分周数とする減算手段と、この減算手段で求め
    られた分周数で任意周波数信号を分周し、この分周信号
    を前記保持手段の動作タイミング信号として出力する分
    周手段と、を具備することを特徴とする分数分周装置。
  4. 【請求項4】 小数点を伴う数値を用いた分周数におけ
    る小数点以下の小数値を負とした負の小数値が設定され
    る小数部設定手段と、前記負の小数値を累積加算する加
    算手段と、この加算手段の加算値を保持し、この保持加
    算値が−1以下となった場合に1を出力すると共に、前
    記1以下となった場合の保持加算値に1を足して得られ
    る負の小数値を前記加算手段へ前記累積加算値として出
    力する保持手段と、前記分周数における整数値が設定さ
    れる整数部設定手段と、前記整数値から1を減算する減
    算手段と、前記保持手段から1が出力されない場合は前
    記整数値を前記分周数とし、前記保持手段から1が出力
    された場合は前記減算手段からの減算値を前記分周数と
    する減算手段と、この減算手段で求められた分周数で任
    意周波数信号を分周し、この分周信号を前記保持手段の
    動作タイミング信号として出力する分周手段と、を具備
    することを特徴とする分数分周装置。
  5. 【請求項5】 入力信号を分周して基準信号を出力する
    整数分周手段と、電圧制御発振信号を分周する請求項1
    から請求項4いずれかに記載の分数分周装置と、前記基
    準信号と前記分数分周装置で分周された信号との位相の
    誤差信号を出力する位相比較手段と、前記誤差信号の高
    周波成分を除去するフィルタ手段と、このフィルタ手段
    の出力電圧に応じて変化する周波数の前記電圧制御発振
    信号を出力する電圧制御発振手段と、を具備することを
    特徴とする周波数同期発振装置。
  6. 【請求項6】 入力信号を分周して基準信号を出力する
    請求項1から請求項4いずれかに記載の分数分周装置
    と、電圧制御発振信号を分周する整数分周手段と、前記
    基準信号と前記整数分周手段で分周された信号との位相
    の誤差信号を出力する位相比較手段と、前記誤差信号の
    高周波成分を除去するフィルタ手段と、このフィルタ手
    段の出力電圧に応じて変化する周波数の前記電圧制御発
    振信号を出力する電圧制御発振手段と、を具備すること
    を特徴とする周波数同期発振装置。
  7. 【請求項7】 入力信号を分周して基準信号を出力する
    請求項1から請求項4いずれかに記載の分数分周装置を
    用いた第1分数分周手段と、電圧制御発振信号を分周す
    る前記分数分周装置を用いた第2分数分周手段と、前記
    基準信号と前記第2分数分周手段で分周された信号との
    位相の誤差信号を出力する位相比較手段と、前記誤差信
    号の高周波成分を除去するフィルタ手段と、このフィル
    タ手段の出力電圧に応じて変化する周波数の前記電圧制
    御発振信号を出力する電圧制御発振手段と、を具備する
    ことを特徴とする周波数同期発振装置。
  8. 【請求項8】 請求項5から請求項7いずれかに記載の
    周波数同期発振装置を具備し、前記周波数同期発振装置
    により基準発振周波数信号を分周してタイミング信号を
    生成することを特徴とするデータ送受信装置。
  9. 【請求項9】 請求項5から請求項7いずれかに記載の
    周波数同期発振装置を具備し、前記周波数同期発振装置
    により基準発振周波数信号を分周してタイミング信号を
    生成することを特徴とする移動局装置。
  10. 【請求項10】 請求項5から請求項7いずれかに記載
    の周波数同期発振装置を具備し、前記周波数同期発振装
    置により基準発振周波数信号を分周してタイミング信号
    を生成することを特徴とする基地局装置。
  11. 【請求項11】 請求項9記載の移動局装置又は請求項
    10記載の基地局装置を具備することを特徴とする移動
    体通信システム。
  12. 【請求項12】 小数点を伴う数値を用いた分周数にお
    ける小数点以下の小数値を設定し、この設定された小数
    値を累積加算して保持し、この保持加算値が1以上とな
    った場合に、1を出力すると共に、前記1以上となった
    場合の保持加算値から1を引いて得られる小数値を前記
    累積加算値とし、前記分周数における整数値を設定し、
    前記1が出力されない場合は前記整数値を前記分周数と
    し、前記1が出力された場合はその1と前記整数値とを
    加算した値を前記分周数とし、これら分周数で任意周波
    数信号を分周することを特徴とする分数分周方法。
  13. 【請求項13】 小数点を伴う数値を用いた分周数にお
    ける小数点以下の小数値を負とした負の小数値を設定
    し、この設定された負の小数値を累積加算して保持し、
    この保持加算値が−1以下となった場合に1を出力する
    と共に、前記1以下となった場合の保持加算値に1を足
    して得られる負の小数値を前記累積加算値とし、前記分
    周数における整数値を設定し、前記1が出力されない場
    合は前記整数値を前記分周数とし、前記1が出力された
    場合は前記整数値から1を減算した値を前記分周数と
    し、これら分周数で任意周波数信号を分周することを特
    徴とする分数分周方法。
JP2000062435A 2000-03-07 2000-03-07 分数分周装置及び分数分周方法 Pending JP2001251181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000062435A JP2001251181A (ja) 2000-03-07 2000-03-07 分数分周装置及び分数分周方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000062435A JP2001251181A (ja) 2000-03-07 2000-03-07 分数分周装置及び分数分周方法

Publications (1)

Publication Number Publication Date
JP2001251181A true JP2001251181A (ja) 2001-09-14

Family

ID=18582450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000062435A Pending JP2001251181A (ja) 2000-03-07 2000-03-07 分数分周装置及び分数分周方法

Country Status (1)

Country Link
JP (1) JP2001251181A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882698B2 (en) 2003-01-31 2005-04-19 Kabushiki Kaisha Toshiba Fraction frequency divider, integrated circuit for video signal, and fraction frequency dividing method
JP2007082002A (ja) * 2005-09-15 2007-03-29 Rohm Co Ltd 分周回路、クロック生成回路、およびそれを搭載した電子機器
WO2008056551A1 (fr) * 2006-11-10 2008-05-15 Nec Corporation Circuit de diviseur de fréquence de signal d'horloge
US7734001B2 (en) 2004-02-09 2010-06-08 Nec Electronics Corporation Fractional frequency divider circuit and data transmission apparatus using the same
JP2013536621A (ja) * 2010-07-19 2013-09-19 アナログ ディヴァイスィズ インク デジタル位相ロックループクロックシステム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882698B2 (en) 2003-01-31 2005-04-19 Kabushiki Kaisha Toshiba Fraction frequency divider, integrated circuit for video signal, and fraction frequency dividing method
US7734001B2 (en) 2004-02-09 2010-06-08 Nec Electronics Corporation Fractional frequency divider circuit and data transmission apparatus using the same
JP2007082002A (ja) * 2005-09-15 2007-03-29 Rohm Co Ltd 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP4499009B2 (ja) * 2005-09-15 2010-07-07 ローム株式会社 分周回路、クロック生成回路、およびそれを搭載した電子機器
WO2008056551A1 (fr) * 2006-11-10 2008-05-15 Nec Corporation Circuit de diviseur de fréquence de signal d'horloge
US7893742B2 (en) 2006-11-10 2011-02-22 Nec Corporation Clock signal dividing circuit
JP5332616B2 (ja) * 2006-11-10 2013-11-06 日本電気株式会社 クロック信号分周回路
JP2013536621A (ja) * 2010-07-19 2013-09-19 アナログ ディヴァイスィズ インク デジタル位相ロックループクロックシステム

Similar Documents

Publication Publication Date Title
US10270585B2 (en) Clock synchronizer and method of establishing an output clock
TWI463804B (zh) 時脈資料回復電路
KR101228395B1 (ko) 자기-정정 위상-디지털 전달 함수를 갖는 위상-동기 루프
JP5307291B2 (ja) アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ
JP5347534B2 (ja) 位相比較器、pll回路、及び位相比較器の制御方法
WO2006010157A2 (en) Locking display pixel clock to input frame rate
US8575980B2 (en) PLL circuit, error correcting method for the same, and communication apparatus including the same
WO2018090037A1 (en) Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
JP2007189455A (ja) 位相比較回路およびそれを用いたpll周波数シンセサイザ
US7724093B2 (en) Phase locked loop with two-step control
US20050135514A1 (en) Synchronous clock generation apparatus and synchronous clock generation method
EP2302800B1 (en) Digital phase-locked loops and frequency adjusting methods thereof
JP2001251181A (ja) 分数分周装置及び分数分周方法
JPH0514185A (ja) 周波数分数分割を用いるクロツク信号発生器
JP2004236193A (ja) 分数分周器、テレビ受信機、ビデオ信号用集積回路及び分数分周器方法
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
JP2916311B2 (ja) 周波数シンセサイザ
JP3862617B2 (ja) クロック制御量演算方法及びクロック再生装置
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
EP1006659A1 (en) Timer circuit, sequence generator arrangement, fractional-N PLL and method therefor
JP2000241524A (ja) デジタルプロセッシングpll
US20160315626A1 (en) Phase locked loop circuit and phase locked loop method
JP2001136064A (ja) 周波数信号発生装置
JPH09506488A (ja) 位相ロックドループにおける発振器制御用のd/a変換器