JP5307291B2 - アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ - Google Patents
アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ Download PDFInfo
- Publication number
- JP5307291B2 JP5307291B2 JP2012508749A JP2012508749A JP5307291B2 JP 5307291 B2 JP5307291 B2 JP 5307291B2 JP 2012508749 A JP2012508749 A JP 2012508749A JP 2012508749 A JP2012508749 A JP 2012508749A JP 5307291 B2 JP5307291 B2 JP 5307291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- phase
- input
- modulation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003044 adaptive effect Effects 0.000 claims description 47
- 238000012545 processing Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 14
- 238000004422 calculation algorithm Methods 0.000 description 13
- 230000006978 adaptation Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 10
- 230000001934 delay Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Δg(t)は、サンプル期間tでの利得アップデート値であり、
g(t)は、サンプル期間tでの利得である
適応ステップ幅γは、終値への利得の収束レートを決定する。より大きな適応ステップサイズは、その終値への利得g(t)のより早い収束に帰着するが、より多くのジッタにさらに帰着し得る。反対に、より小さな適応ステップサイズは、より遅い収束に帰着するが、より少ないジッタに帰着し得る。適した適応ステップサイズは、収束率とジッタとの間のトレードオフに基づいて選択され得る。適応ステップサイズは、さらに変更され得る。例えば、より大きな適応ステップサイズは獲得(acquisition)に使用され、より小さな適応ステップサイズは、収束の後に追跡するために使用され得る。
Δτ(t)は、サンプル期間tでの遅延アップデート値であり、
τ(t)は、サンプル期間tでの遅延である。
1つまたは複数の例示的な設計において、説明された機能は、ハードウェア、ソフトウェア、ファームウェアまたはその任意の組み合わせでインプリメントされ得る。ソフトウェアでインプリメントされる場合には、機能は、コンピュータ可読媒体上で、1つまたは複数の命令あるいはコードとして、記憶されてもよく、あるいは、送信されることができる。コンピュータ可読媒体は、1つの場所から別の場所へのコンピュータプログラムの転送(transfer)を容易にするいずれの媒体も含んでいる、コンピュータ記憶媒体(computer storage media)と通信媒体(communication media)の両方を含む。記憶媒体は、コンピュータによってアクセスされることができる、いずれの利用可能な媒体であることができる。例として、また限定されないが、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMあるいは他の光学ディスクストレージ、磁気ディスクストレージあるいは他の磁気ストレージデバイス、あるいは、命令あるいはデータストラクチャの形態において望まれるプログラムコードを保存あるいは搬送するために使用されることができる、また、コンピュータによってアクセスされることができる、任意の他の媒体も備えることができる。また、いずれの接続(connection)もコンピュータ可読メディア(computer−readable medium)と適切に名付けられる。例えば、ソフトウェアがウェブサイト、サーバ、あるいは、同軸ケーブル、光ファイバーケーブル、ツイストペア(twisted pair)、デジタル加入者ライン(digital subscriber line)(DSL)、あるいは赤外線、無線、およびマイクロ波のような無線技術を使用している他の遠隔ソース、から送信される場合には、そのときには、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、あるいは赤外線、無線、およびマイクロ波のような無線技術は、媒体(medium)の定義に含まれている。ここに使用されているように、ディスク(disk)とディスク(disc)は、コンパクトディスク(compact disc)(CD)、レーザーディスク(登録商標)(laser disc)、光学ディスク(optical disc)、デジタル汎用ディスク(digital versatile disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびブルーレイディスク(blu−ray disc)を含んでおり、「ディスク(disks)」は、大抵、データを磁気で再生しているが、「ディスク(discs)」は、レーザで光学的に再生する。上記のものの組み合わせも、また、コンピュータ可読媒体の範囲内に含まれるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
デジタル位相同期ループ(DPLL)を備える装置であって、
前記DPLLは、
位相デジタル変換器とループ内で動作するループフィルタと、
ローパス変調パスのためであり、前記位相デジタル変換器の後で前記ループフィルタより前の前記ループの内部の第1のポイントに対して入力変調信号を受信し第1の変調信号を提供するように動作する第1の処理ユニットと、
ハイパス変調パスのためであり、前記ループフィルタの後の前記フィルタの内部の第2のポイントに対して前記入力変調信号を受信し第2の変調信号を提供するように動作する第2の処理ユニットと、
を備える、装置。
[C2]
前記第1の処理ユニットは、
周波数を位相に変換するために、前記第1の変調信号を提供するように前記入力変調信号を累算するように動作するアキュムレータを備える、
[C1]に記載の装置。
[C3]
前記第2の処理ユニットは、
可変利得で前記入力変調信号をスケールするように動作する適応可能なスケーリングユニットを備える、
[C1]に記載の装置。
[C4]
前記適応可能なスケーリングユニットは、
前記ループフィルタに提供される位相誤差信号および前記入力変調信号に基づいて前記可変利得を決定するように動作する利得計算ユニットと、
前記可変利得と前記入力変調信号を乗算するように動作する乗算器と、
を備える、[C3]に記載の装置。
[C5]
前記第2の処理ユニットは、
可変遅延で前記入力変調信号を遅延するように動作する適応可能な遅延ユニットをさらに備える、
[C3]に記載の装置。
[C6]
前記適応可能な遅延ユニットは、
前記ループフィルタに提供される位相誤差信号および前記入力変調信号に基づいて前記可変遅延を決定するように動作する遅延計算ユニットと、
前記入力変調信号のための前記可変遅延の分数部分を提供するように動作する補間器と、
を備え、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
[C5]に記載の装置。
[C7]
前記適応可能な遅延ユニットは、
前記入力変調信号のための前記可変遅延の整数部分を提供するように動作するプログラマブル遅延ユニットをさらに備え、前記整数部分は、サンプル期間の整数を備える、
[C6]に記載の装置。
[C8]
前記位相デジタル変換器は、前記ループ中のフィードバック信号と基準信号との間の位相差を決定するように動作し、前記ループフィルタは、前記位相差信号に基づいて取得された位相誤差信号をフィルタに掛け、フィルタに掛けられた位相誤差信号を提供するように動作する、
[C1]に記載の装置。
[C9]
前記DPLLは、
前記位相差信号と前記第1の変調信号との和を取り、前記位相誤差信号を提供するように動作する第1の加算器と、
前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取り、発振器のための制御信号を提供するように動作する第2の加算器と、
前記発振器からの変調信号を周波数について分周し、前記フィードバック信号を提供するように動作する分周器と、
をさらに備える[C8]に記載の装置。
[C10]
前記位相デジタル変換器は、
前記基準信号および前記フィードバック信号を受信し、より早い信号として前記フィードバック信号および前記基準信号の前記より早い信号を提供し、より遅い信号として前記フィードバック信号および前記基準信号の前記より遅い信号を提供するように動作する信号マルチプレクサと、
前記より早い信号と前記より遅い信号との間の位相差を決定し、前記位相差信号を提供するように動作する時間デジタル変換器と、
を備える[C8]に記載の装置。
[C11]
前記装置は、集積回路である、[C1]に記載の装置。
[C12]
前記装置は、ワイヤレスデバイスである、[C1]に記載の装置。
[C13]
プロセッサを備える装置であって、
前記プロセッサは、位相デジタル変換器およびループ内で動作するループフィルタを備える位相同期ループ(DPLL)のローパス変調パスおよびハイパス変調パスを介して2ポイント変調を実行し、第1の変調信号を取得するために前記ローパス変調パスのための入力変調信号を処理し、前記位相デジタル変換機の後で前記ループフィルタより前の前記ループの内部の第1のポイントに対して前記第1の変調信号を適用し、第2の変調信号を取得するために前記ハイパス変調パスのための前記入力変調信号を処理し、前記ループフィルタより後の前記ループの内部の第2のポイントに対して前記第2の変調信号を適用するように動作する、
装置。
[C14]
前記プロセッサは、周波数を位相に変換するために、前記入力変調信号を累算することによって前記ローパス変調パスのための前記入力変調信号を処理し、可変利得で前記入力変調信号をスケーリングすることによって前記ハイパス変調パスのための前記入力変調信号を処理するように動作する、
[C13]に記載の装置。
[C15]
デジタル位相同期ループ(DPLL)を備える装置であって、前記DPLLは、
第1の変調信号を取得するために周波数位相変換を行なうように入力変調信号を累算するように動作するアキュムレータと、
第2の変調信号を取得するために可変利得で前記入力変調信号をスケールするように動作するスケーリングユニットと、
フィードバック信号と基準信号との間の位相差を決定し、位相差信号を提供するように動作する位相デジタル変換器と、
前記位相差信号と前記変調信号との和を取り、位相誤差信号を提供するように動作する第1の加算器と、
前記位相誤差信号をフィルタに掛けフィルタに掛けられた位相誤差信号を提供するように動作するループフィルタと、
前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取り、発振器のための制御信号を提供する第2の加算器と、
を備える、装置。
[C16]
前記DPLLは、
前記発振器からの変調信号を周波数について分周し、前記フィードバック信号を提供するよう動作する分周器をさらに備える、
[C15]に記載の装置。
[C17]
前記DPLLは、
可変遅延によって前記入力変調信号を遅延するように動作する適応可能な遅延ユニットをさらに備える、
[C15]に記載の装置。
[C18]
デジタル位相同期ループ(DPLL)を動作する方法であって、
周波数を位相に変換するために、第1の変調信号を取得するために入力変調信号を累算することと、
第2の変調信号を取得するために可変利得で前記入力変調信号をスケーリングすることと、
位相差信号を取得するためにフィードバック信号と基準信号との間の位相差を決定することと、
位相誤差信号を取得するために前記位相差信号と前記第1の変調信号との和を取ることと、
フィルタに掛けられた位相誤差信号を取得するために前記位相誤差信号をフィルタに掛けることと、
発振器のための制御信号を取得するために前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取ることと、
を備える方法。
[C19]
前記フィードバック信号を取得するために前記発振器からの変調信号を周波数について分周することをさらに備える、
[C18]に記載の方法。
[C20]
前記第2の変調信号を取得するために可変遅延で前記入力変調信号を遅延させることをさらに備える、
[C18]に記載の方法。
[C21]
前記入力変調信号および前記位相誤差信号に基づいて前記可変遅延を決定することをさらに備える、
[C20]に記載の方法。
[C22]
前記入力変調信号および前記位相誤差信号に基づいて前記可変利得を決定することをさらに備える、
[C18]に記載の方法。
[C23]
周波数を位相に変換するために、第1の変調信号を取得するために入力変調信号を累算するための手段と、
第2の変調信号を取得するために可変利得で前記入力変調信号をスケーリングするための手段と、
位相差信号を取得するためにフィードバック信号と基準信号との間の位相差を決定するための手段と、
位相誤差信号を取得するために前記位相差信号と前記第1の変調信号との和を取るための手段と、
フィルタに掛けられた位相誤差信号を取得するために前記位相誤差信号をフィルタに掛けるための手段と、
発振器のための制御信号を取得するために前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取るための手段と、
を備える装置。
[C24]
前記第2の変調信号を取得するために可変遅延で前記入力変調信号を遅延させるための手段をさらに備える、
[C23]に記載の装置。
[C25]
前記入力変調信号および前記位相誤差信号に基づいて前記可変遅延を決定するための手段をさらに備える、
[C24]に記載の装置。
[C26]
前記入力変調信号および前記位相誤差信号に基づいて前記可変利得を決定するための手段をさらに備える、
[C23]に記載の装置。
[C27]
コンピュータ可読媒体を備えるコンピュータプログラム製品であって、
前記コンピュータ可読媒体は、
少なくとも1つのコンピュータに、周波数を位相に変換するために、第1の変調信号を取得するために入力変調信号を累算させるためのコードと、
少なくとも1つのコンピュータに、第2の変調信号を取得するために可変利得で前記入力変調信号をスケーリングさせるためのコードと、
少なくとも1つのコンピュータに、位相差信号を取得するためにフィードバック信号と基準信号との間の位相差を決定させるためのコードと、
少なくとも1つのコンピュータに、位相誤差信号を取得するために前記位相差信号と前記第1の変調信号との和を取らせるためのコードと、
少なくとも1つのコンピュータに、フィルタに掛けられた位相誤差信号を取得するために前記位相誤差信号をフィルタに掛けさせるためのコードと、
少なくとも1つのコンピュータに、発振器のための制御信号を取得するために前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取らせるためのコードと、
を備える、コンピュータプログラム製品。
[C28]
前記コンピュータ可読媒体は、
前記少なくとも1つのコンピュータに、前記第2の変調信号を取得するために可変遅延で前記入力変調信号を遅延させるためのコードをさらに備える、
[C27]に記載のコンピュータ可読媒体。
Claims (22)
- デジタル位相同期ループ(DPLL)を備える装置であって、
前記DPLLは、
位相デジタル変換器とループ内で動作するループフィルタと、
ローパス変調パスのためであり、前記位相デジタル変換器の後で前記ループフィルタより前の前記ループの内部の第1のポイントに対して入力変調信号を受信し第1の変調信号を提供するように動作する第1の処理ユニットと、
ハイパス変調パスのためであり、前記ループフィルタの後の前記フィルタの内部の第2のポイントに対して前記入力変調信号を受信し第2の変調信号を提供するように動作する第2の処理ユニットと、
を備え、前記第2の処理ユニットは、
可変利得で前記入力変調信号をスケールするように動作する適応可能なスケーリングユニットと、
可変遅延で前記入力変調信号を遅延するように動作する適応可能な遅延ユニットと
を備え、前記適応可能な遅延ユニットは、
前記ループフィルタに提供される位相誤差信号および前記入力変調信号に基づいて前記可変遅延を決定するように動作する遅延計算ユニットと、
前記入力変調信号のための前記可変遅延の分数部分を提供するように動作する補間器と、
を備え、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
装置。 - 前記第1の処理ユニットは、
周波数を位相に変換するために、前記第1の変調信号を提供するように前記入力変調信号を累算するように動作するアキュムレータを備える、
請求項1に記載の装置。
請求項1に記載の装置。 - 前記適応可能なスケーリングユニットは、
前記ループフィルタに提供される位相誤差信号および前記入力変調信号に基づいて前記可変利得を決定するように動作する利得計算ユニットと、
前記可変利得と前記入力変調信号を乗算するように動作する乗算器と、
を備える、請求項1に記載の装置。
- 前記適応可能な遅延ユニットは、
前記入力変調信号のための前記可変遅延の整数部分を提供するように動作するプログラマブル遅延ユニットをさらに備え、前記整数部分は、サンプル期間の整数を備える、
請求項1に記載の装置。 - 前記位相デジタル変換器は、前記ループ中のフィードバック信号と基準信号との間の位相差を決定するように動作し、前記ループフィルタは、前記位相差信号に基づいて取得された位相誤差信号をフィルタに掛け、フィルタに掛けられた位相誤差信号を提供するように動作する、
請求項1に記載の装置。 - 前記DPLLは、
前記位相差信号と前記第1の変調信号との和を取り、前記位相誤差信号を提供するように動作する第1の加算器と、
前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取り、発振器のための制御信号を提供するように動作する第2の加算器と、
前記発振器からの変調信号を周波数について分周し、前記フィードバック信号を提供するように動作する分周器と、
をさらに備える請求項5に記載の装置。 - 前記位相デジタル変換器は、
前記基準信号および前記フィードバック信号を受信し、より早い信号として前記フィードバック信号および前記基準信号の前記より早い信号を提供し、より遅い信号として前記フィードバック信号および前記基準信号の前記より遅い信号を提供するように動作する信号マルチプレクサと、
前記より早い信号と前記より遅い信号との間の位相差を決定し、前記位相差信号を提供するように動作する時間デジタル変換器と、
を備える請求項5に記載の装置。 - 前記装置は、集積回路である、請求項1に記載の装置。
- 前記装置は、ワイヤレスデバイスである、請求項1に記載の装置。
- プロセッサを備える装置であって、
前記プロセッサは、位相デジタル変換器およびループ内で動作するループフィルタを備える位相同期ループ(DPLL)のローパス変調パスおよびハイパス変調パスを介して2ポイント変調を実行し、第1の変調信号を取得するために前記ローパス変調パスのための入力変調信号を処理し、前記位相デジタル変換機の後で前記ループフィルタより前の前記ループの内部の第1のポイントに対して前記第1の変調信号を適用し、第2の変調信号を取得するために前記ハイパス変調パスのための前記入力変調信号を処理し、前記ループフィルタより後の前記ループの内部の第2のポイントに対して前記第2の変調信号を適用し、可変遅延で前記入力変調信号を遅延し、前記入力変調信号および位相誤差信号に基づいて前記可変遅延を決定し、前記入力変調信号のための前記可変遅延の分数部分を提供するように動作し、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
装置。 - 前記プロセッサは、周波数を位相に変換するために、前記入力変調信号を累算することによって前記ローパス変調パスのための前記入力変調信号を処理し、可変利得で前記入力変調信号をスケーリングすることによって前記ハイパス変調パスのための前記入力変調信号を処理するように動作する、
請求項10に記載の装置。 - デジタル位相同期ループ(DPLL)を備える装置であって、前記DPLLは、
第1の変調信号を取得するために周波数位相変換を行なうように入力変調信号を累算するように動作するアキュムレータと、
第2の変調信号を取得するために可変利得で前記入力変調信号をスケールするように動作するスケーリングユニットと、
フィードバック信号と基準信号との間の位相差を決定し、位相差信号を提供するように動作する位相デジタル変換器と、
前記位相差信号と前記変調信号との和を取り、位相誤差信号を提供するように動作する第1の加算器と、
前記位相誤差信号をフィルタに掛けフィルタに掛けられた位相誤差信号を提供するように動作するループフィルタと、
可変遅延によって前記入力変調信号を遅延するように動作する適応可能な遅延ユニットと、ここにおいて、可変遅延ユニットは、
前記ループフィルタに提供される位相誤差信号および前記入力変調信号に基づいて前記可変遅延を決定するように動作する遅延計算ユニットと、
前記入力変調信号のための前記可変遅延の分数部分を提供するように動作する補間器と、ここにおいて、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取り、発振器のための制御信号を提供する第2の加算器と、
を備える、装置。 - 前記DPLLは、
前記発振器からの変調信号を周波数について分周し、前記フィードバック信号を提供するよう動作する分周器をさらに備える、
請求項12に記載の装置。 - デジタル位相同期ループ(DPLL)を動作する方法であって、
周波数を位相に変換するために、第1の変調信号を取得するために入力変調信号を累算することと、
第2の変調信号を取得するために可変利得で前記入力変調信号をスケーリングすることと、
位相差信号を取得するためにフィードバック信号と基準信号との間の位相差を決定することと、
位相誤差信号を取得するために前記位相差信号と前記第1の変調信号との和を取ることと、
可変遅延で前記入力変調信号を遅延させることと、
前記前記入力変調信号および位相誤差信号に基づいて前記可変遅延を決定することと、
前記入力変調信号のための前記可変遅延の分数部分を提供することと、ここにおいて、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
フィルタに掛けられた位相誤差信号を取得するために前記位相誤差信号をフィルタに掛けることと、 発振器のための制御信号を取得するために前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取ることと、
を備える方法。 - 前記フィードバック信号を取得するために前記発振器からの変調信号を周波数について分周することをさらに備える、
請求項14に記載の方法。 - 可変遅延で前記入力変調信号を遅延させることは、前記第2の変調信号を提供する、
請求項14に記載の方法。 - 前記入力変調信号および前記位相誤差信号に基づいて前記可変利得を決定することをさらに備える、
請求項14に記載の方法。 - 周波数を位相に変換するために、第1の変調信号を取得するために入力変調信号を累算するための手段と、
第2の変調信号を取得するために可変利得で前記入力変調信号をスケーリングするための手段と、
位相差信号を取得するためにフィードバック信号と基準信号との間の位相差を決定するための手段と、
位相誤差信号を取得するために前記位相差信号と前記第1の変調信号との和を取るための手段と、
可変遅延で前記入力変調信号を遅延させるための手段と、
前記入力変調信号および位相誤差信号に基づいて前記可変遅延を決定するための手段と、
前記入力変調信号のための前記可変遅延の分数部分を提供するための手段と、ここにおいて、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
フィルタに掛けられた位相誤差信号を取得するために前記位相誤差信号をフィルタに掛けるための手段と、
発振器のための制御信号を取得するために前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取るための手段と、
を備える装置。 - 可変遅延で前記入力変調信号を遅延させるための手段は、前記第2の変調信号を提供する、
請求項18に記載の装置。 - 前記入力変調信号および前記位相誤差信号に基づいて前記可変利得を決定するための手段をさらに備える、
請求項18に記載の装置。 - コンピュータプログラムを備えるコンピュータ可読記憶媒体であって、
前記コンピュータプログラムは、
少なくとも1つのコンピュータに、周波数を位相に変換するために、第1の変調信号を取得するために入力変調信号を累算させるためのコードと、
少なくとも1つのコンピュータに、第2の変調信号を取得するために可変利得で前記入力変調信号をスケーリングさせるためのコードと、
少なくとも1つのコンピュータに、位相差信号を取得するためにフィードバック信号と基準信号との間の位相差を決定させるためのコードと、
少なくとも1つのコンピュータに、位相誤差信号を取得するために前記位相差信号と前記第1の変調信号との和を取らせるためのコードと、
前記少なくとも1つのコンピュータに、可変遅延で前記入力変調信号を遅延させるためのコードと、
前記少なくとも1つのコンピュータに、前記入力変調信号および位相誤差信号に基づいて前記可変遅延を決定させるためのコードと、
前記少なくとも1つのコンピュータに、前記入力変調信号のための前記可変遅延の分数部分を提供させるためのコードと、ここにおいて、前記分数部分は、マイナス1サンプル期間とプラス1サンプル期間との間である、
少なくとも1つのコンピュータに、フィルタに掛けられた位相誤差信号を取得するために前記位相誤差信号をフィルタに掛けさせるためのコードと、
少なくとも1つのコンピュータに、発振器のための制御信号を取得するために前記フィルタに掛けられた位相誤差信号と前記第2の変調信号との和を取らせるためのコードと、
を記憶する、
コンピュータ可読記憶媒体。 - 前記少なくとも1つのコンピュータに、可変遅延で前記入力変調信号を遅延させるためのコードは、前記第2の変調信号を提供する、
請求項21に記載のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/432,468 US8076960B2 (en) | 2009-04-29 | 2009-04-29 | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter |
US12/432,468 | 2009-04-29 | ||
PCT/US2010/033044 WO2010127168A1 (en) | 2009-04-29 | 2010-04-29 | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012525795A JP2012525795A (ja) | 2012-10-22 |
JP5307291B2 true JP5307291B2 (ja) | 2013-10-02 |
Family
ID=42284061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012508749A Active JP5307291B2 (ja) | 2009-04-29 | 2010-04-29 | アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8076960B2 (ja) |
EP (1) | EP2430745B1 (ja) |
JP (1) | JP5307291B2 (ja) |
KR (1) | KR101273397B1 (ja) |
CN (1) | CN102414980B (ja) |
WO (1) | WO2010127168A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI364169B (en) * | 2008-12-09 | 2012-05-11 | Sunplus Technology Co Ltd | All digital phase locked loop circuit |
KR101024243B1 (ko) * | 2009-06-02 | 2011-03-29 | 주식회사 하이닉스반도체 | 버스트 트래킹 지연고정루프 |
US8509371B2 (en) * | 2009-09-29 | 2013-08-13 | Analog Devices, Inc. | Continuous-rate clock recovery circuit |
US7902891B1 (en) * | 2009-10-09 | 2011-03-08 | Panasonic Corporation | Two point modulator using voltage control oscillator and calibration processing method |
US8446191B2 (en) | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US8339165B2 (en) | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
KR101202682B1 (ko) * | 2010-06-21 | 2012-11-19 | 에스케이하이닉스 주식회사 | 위상고정루프 |
JP5609585B2 (ja) * | 2010-11-25 | 2014-10-22 | ソニー株式会社 | Pll回路、pll回路の誤差補償方法及び通信装置 |
US8253458B2 (en) * | 2011-01-11 | 2012-08-28 | Freescale Semiconductor, Inc. | Digital phase locked loop with reduced switching noise |
US8669794B2 (en) | 2012-02-21 | 2014-03-11 | Qualcomm Incorporated | Circuit for detecting a voltage change using a time-to-digital converter |
US9000858B2 (en) * | 2012-04-25 | 2015-04-07 | Qualcomm Incorporated | Ultra-wide band frequency modulator |
US9014322B2 (en) * | 2012-05-23 | 2015-04-21 | Finisar Corporation | Low power and compact area digital integrator for a digital phase detector |
CN102946370B (zh) * | 2012-12-05 | 2015-04-22 | 天津光电通信技术有限公司 | 一种基于fpga实现fm调频和解调数字逻辑电路的方法 |
US9331704B2 (en) | 2013-02-01 | 2016-05-03 | Qualcomm Incorporated | Apparatus and method for generating an oscillating output signal |
KR20140113216A (ko) | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 위상-디지털 컨버터를 이용한 디지털 위상 동기 루프 회로, 그 동작 방법 및 이를 포함하는 장치 |
US9020089B2 (en) | 2013-07-12 | 2015-04-28 | Infineon Technologies Ag | Phase-locked loop (PLL)-based frequency synthesizer |
KR102090185B1 (ko) * | 2013-10-18 | 2020-03-17 | 현대모비스 주식회사 | 위상 잡음 최적화 장치 및 방법 |
US9395698B2 (en) * | 2014-10-14 | 2016-07-19 | Intel Corporation | Bang-bang time to digital converter systems and methods |
US9484859B2 (en) | 2014-11-05 | 2016-11-01 | Mediatek Inc. | Modulation circuit and operating method thereof |
KR102418966B1 (ko) * | 2016-01-11 | 2022-07-11 | 한국전자통신연구원 | 디지털 위상 고정 루프 및 그의 구동방법 |
US9832011B1 (en) * | 2016-06-30 | 2017-11-28 | Intel IP Corporation | Performance indicator for phase locked loops |
DE102016115657A1 (de) * | 2016-08-23 | 2018-03-01 | Infineon Technologies Ag | Phasenregelkreis |
JP6794541B2 (ja) | 2016-10-20 | 2020-12-02 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 高い精度でデジタル制御可能な発振器 |
WO2020086578A1 (en) * | 2018-10-22 | 2020-04-30 | Innophase, Inc. | Time to digital converter with increased range and sensitivity |
US10819355B1 (en) | 2019-09-24 | 2020-10-27 | Nxp Usa, Inc. | Phase to digital converter |
EP3840219B1 (en) * | 2019-12-20 | 2022-11-09 | Stichting IMEC Nederland | Signal generator |
KR20220032365A (ko) | 2020-09-07 | 2022-03-15 | 삼성전자주식회사 | 위상 고정 루프 및 이를 포함하는 전자 장치 |
US11075784B1 (en) | 2020-09-08 | 2021-07-27 | Apple Inc. | Wideband multiphase transmitter with two-point modulation |
US11418370B2 (en) * | 2021-01-14 | 2022-08-16 | Micron Technology, Inc. | Time-variable decision feedback equalization |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0718963A1 (en) * | 1994-12-22 | 1996-06-26 | AT&T Corp. | Method and apparatus for broadband frequency modulation of a phase-locked frequency synthesizer |
GB2354649A (en) * | 1999-09-22 | 2001-03-28 | Cadence Design Systems Inc | Method and apparatus for generating a modulated radio frequency output signal |
US6809598B1 (en) * | 2000-10-24 | 2004-10-26 | Texas Instruments Incorporated | Hybrid of predictive and closed-loop phase-domain digital PLL architecture |
DE10127612A1 (de) * | 2001-06-07 | 2003-01-02 | Infineon Technologies Ag | Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung |
US6892057B2 (en) * | 2002-08-08 | 2005-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for reducing dynamic range of a power amplifier |
US6700447B1 (en) * | 2002-09-06 | 2004-03-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Trimming of a two point phase modulator |
EP1535390B1 (en) * | 2002-09-06 | 2006-04-19 | Telefonaktiebolaget LM Ericsson (publ) | Trimming of a two point phase modulator |
JP3934585B2 (ja) * | 2003-08-22 | 2007-06-20 | 松下電器産業株式会社 | 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法 |
JP4437097B2 (ja) * | 2004-03-02 | 2010-03-24 | パナソニック株式会社 | 2点変調型周波数変調装置及び無線送信装置 |
JP2006050573A (ja) * | 2004-06-28 | 2006-02-16 | Sanyo Electric Co Ltd | 送信方法および装置ならびに受信方法および装置 |
JPWO2006068237A1 (ja) * | 2004-12-24 | 2008-06-12 | 松下電器産業株式会社 | 位相変調装置、通信機器、移動体無線機、及び位相変調方法 |
US7706496B2 (en) * | 2005-01-31 | 2010-04-27 | Skyworks Solutions, Inc. | Digital phase detector for a phase locked loop |
US7403750B2 (en) * | 2005-04-25 | 2008-07-22 | Nokia Corporation | Reuse of digital-to-analog converters in a multi-mode transmitter |
US7542519B2 (en) * | 2005-12-29 | 2009-06-02 | Crestcom, Inc. | Radio frequency transmitter and method therefor |
US7443206B1 (en) * | 2006-01-06 | 2008-10-28 | Sun Microsystems, Inc. | High-frequency linear phase-frequency detector with wide-pulse outputs |
US7425874B2 (en) | 2006-06-30 | 2008-09-16 | Texas Instruments Incorporated | All-digital phase-locked loop for a digital pulse-width modulator |
US7535311B2 (en) * | 2006-11-30 | 2009-05-19 | Infineon Technologies Ag | Direct wideband modulation of a frequency synthesizer |
US20080205571A1 (en) * | 2007-02-27 | 2008-08-28 | Khurram Muhammad | System and Method for Time Aligning Signals in Transmitters |
US8193866B2 (en) * | 2007-10-16 | 2012-06-05 | Mediatek Inc. | All-digital phase-locked loop |
US7728690B2 (en) * | 2007-10-19 | 2010-06-01 | Qualcomm, Incorporated | Method and apparatus for compensating for tuning nonlinearity of an oscillator |
US7760042B2 (en) * | 2008-06-26 | 2010-07-20 | Infineon Technologies Ag | Phase locked loop based frequency modulator with accurate oscillator gain adjustment |
US7974807B2 (en) * | 2008-09-18 | 2011-07-05 | Qualcomm Incorporated | Adaptive calibration for digital phase-locked loops |
-
2009
- 2009-04-29 US US12/432,468 patent/US8076960B2/en active Active
-
2010
- 2010-04-29 KR KR1020117028532A patent/KR101273397B1/ko active IP Right Grant
- 2010-04-29 EP EP10716247.1A patent/EP2430745B1/en active Active
- 2010-04-29 JP JP2012508749A patent/JP5307291B2/ja active Active
- 2010-04-29 WO PCT/US2010/033044 patent/WO2010127168A1/en active Application Filing
- 2010-04-29 CN CN201080018601.5A patent/CN102414980B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012525795A (ja) | 2012-10-22 |
CN102414980A (zh) | 2012-04-11 |
US8076960B2 (en) | 2011-12-13 |
KR20120024680A (ko) | 2012-03-14 |
CN102414980B (zh) | 2015-04-22 |
US20100277211A1 (en) | 2010-11-04 |
EP2430745B1 (en) | 2020-08-12 |
KR101273397B1 (ko) | 2013-06-11 |
WO2010127168A1 (en) | 2010-11-04 |
EP2430745A1 (en) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5307291B2 (ja) | アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ | |
KR101304367B1 (ko) | 2-지점 변조 및 적응 지연 정합을 이용하는 디지털 위상-동기 루프 | |
KR101515737B1 (ko) | 2 포인트 변조 디지털 위상 고정 루프 | |
US7920081B2 (en) | Digital phase locked loop with dithering | |
US10911054B2 (en) | Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit | |
US7570182B2 (en) | Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering | |
US7583152B2 (en) | Phase-locked loop with self-correcting phase-to-digital transfer function | |
US8804874B2 (en) | Polar transmitter having digital processing block used for adjusting frequency modulating signal for frequency deviation of frequency modulated clock and related method thereof | |
US20050186920A1 (en) | Apparatus for and method of noise suppression and dithering to improve resolution quality in a digital RF processor | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
US8248104B2 (en) | Phase comparator and phase-locked loop | |
JP2007526700A (ja) | 分数周波数シンセサイザ | |
US7202750B2 (en) | Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith | |
JP4735632B2 (ja) | Pll回路 | |
US8451965B2 (en) | Semiconductor integrated circuit, radio communication device and time to digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5307291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |