JP2007526700A - 分数周波数シンセサイザ - Google Patents
分数周波数シンセサイザ Download PDFInfo
- Publication number
- JP2007526700A JP2007526700A JP2007501148A JP2007501148A JP2007526700A JP 2007526700 A JP2007526700 A JP 2007526700A JP 2007501148 A JP2007501148 A JP 2007501148A JP 2007501148 A JP2007501148 A JP 2007501148A JP 2007526700 A JP2007526700 A JP 2007526700A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- frequency
- output clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 15
- 230000010355 oscillation Effects 0.000 claims description 13
- 230000003595 spectral effect Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000000819 phase cycle Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000003786 synthesis reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000013139 quantization Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010615 ring circuit Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】周波数シンセサイザはその出力クロック信号の複数の位相を提供するリング発振器回路(12)と、位相選択の順序に従って、基準信号の各サイクルにおいて、発振器制御回路(16)に帰還する出力クロック信号の位相を選択する位相選択回路(18)を含む。発振器制御回路は、出力クロック信号の選択された位相と基準信号との比較に応答して制御信号を発生し、位相選択回路は、任意の周波数の調整を可能とする、所望する時間平均値を有する位相選択の順序を発生する変調器(34)を含んでもよい。
Description
表1. 例示的パラメータ及び量子化値
N m F Q Δ
4 1 147 325 (0、1)
8 3 −31 325 (−1、0、1)
16 6 −62 325 (−1、0、1)
32 12 −124 325 (−1、0、1)
N=8の遅延段14及び変調器34からの量子化の出力値(−1、0、1)の場合に着目すると、サイクル間の位相のステップサイズは、m+Δ(z)=(2、3、4)の範囲である。ロック状態においては、各遅延段14は、τ=1/(2×8×30.72MHz)=2.03nsの遅延を有する。
Claims (23)
- 基準信号と所望の周波数関係を有する出力クロック信号を発生する方法であって、
前記出力クロック信号の異なる位相を提供するリング発振器回路での前記出力クロック信号の発生と、
前記基準信号の各サイクルにおける前記出力クロック信号の位相の選択と、前記出力クロック信号の前記選択された位相と前記基準信号との比較と、に基づく前記リング発振器回路の発振周波数の制御と、
前記所望の周波数関係に影響を与える前記出力クロック信号の位相を選択するための位相選択の順序の発生と、を備える方法。 - 前記出力クロック信号の位相を選択するための位相選択の順序の発生は、前記所望の周波数関係に影響を与えるため、一定の又は一定でない位相選択の順序の発生、を備える請求項1に記載の方法。
- 前記出力クロック信号の位相を選択するための位相選択の順序の発生は、固定された位相選択のステップサイズと固定された位相選択の方向を有する、一定の位相選択の順序の発生、を備える請求項1に記載の方法。
- 前記出力クロック信号の位相を選択するための位相選択の順序の発生は、可変とされた位相選択のステップサイズ及び可変とされた位相選択の方向の少なくとも1つを有する一定の位相選択の順序の発生、を備える請求項1に記載の方法。
- 前記リング発振器回路の前記発振周波数、すなわち前記出力クロック信号の周波数は、前記基準信号との比較のため、前記出力クロック信号の位相を選択するために、前記基準信号の連続するサイクルで使用される位相選択のステップサイズの関数であり、
前記所望する周波数関係に影響を与えるため、前記出力クロック信号の位相の選択のための位相選択の順序の発生は、前記所望する周波数関係を達成するために必要な、実際の値である効果的なステップサイズの計算と、前記効果的なステップサイズに基本的に等しい時間平均値を有する整数のステップサイズの順序の発生を備える請求項1に記載の方法。 - 順序ノイズパワーの大多数が前記発振周波数の周囲の周波数帯の外側となるように、所望のパワースペクトル密度を達成する前記整数のステップサイズの順序の発生をさらに備える請求項5に記載の方法。
- 前記所望の周波数関係に影響を与える前記出力クロック信号の位相の選択のための位相選択の順序の発生は、デルタ−シグマ変調器の入力として前記所望する周波数関係に対応する位相選択のステップサイズの適用と、前記デルタ−シグマ変調器の出力に基く位相選択カウンタの駆動と、を備える請求項1に記載の方法。
- 前記基準信号の各サイクルにおける前記出力クロック信号の位相の選択に基く前記リング発振器回路の発振周波数の制御及び前記出力クロック信号の前記選択された位相と前記基準信号との比較は、前記基準信号と前記出力クロック信号の前記選択された位相との間の、前記基準信号の各サイクルにおける位相差に基づき、前記リング発振器回路の全体の遅延を変更するように動作する遅延制御信号の発生を備える請求項1に記載の方法。
- 前記基準信号は、発振器出力信号を備え、
前記方法は、公称上の発振周波数に対する前記発振器出力信号の周波数誤差の判断と、 前記クロック出力信号が前記公称上の発振周波数となるように、前記位相の順序の発生をさらに備える請求項1に記載の方法。 - 前記基準信号は、発振器出力信号を備え、
前記方法は、離れた送信機からの1つ以上の信号の通信機器での受信と、
前記1つ以上の信号に基き、前記発振器出力信号の周波数誤差の判断と、
前記出力クロック信号から前記周波数誤差をゼロとするために前記位相選択の順序の発生をさらに備える請求項1に記載の方法。 - システムクロック信号として、前記通信機器の1つ以上のクロック駆動の回路をクロック駆動するために、前記発振器出力信号よりむしろ前記出力クロック信号の使用を備え、それにより前記発振器出力信号の前記周波数誤差が前記通信機器の前記クロック駆動の回路と前記離れた送信機との間のタイミングドリフトとならない請求項10に記載の方法。
- 周波数シンセサイザ回路であって、
出力クロック信号を発生し、前記出力クロック信号の異なる位相を提供するように構成されたリング発振器回路と、
前記基準信号の各サイクルにおいて、前記出力クロック信号の選択された位相と、基準信号との比較に基き、前記リング発振器回路の発振周波数を制御するように構成された発振器制御回路と、
前記基準信号と前記出力クロック信号との間の所望の周波数関係に位相選択の順序を発生し、前記位相選択の順序に従って、前記出力クロック信号の選択された位相を前記発振器制御回路に帰還するように構成された位相選択回路と、を備える周波数シンセサイザ回路。 - 前記位相選択回路は、前記所望の周波数関係に影響を与えるため、一定の又は一定でない位相選択の順序を発生するように構成された請求項12に記載の周波数シンセサイザ回路。
- 前記位相選択回路は、固定の位相選択のステップサイズ及び固定の位相選択の方向に基づいて、一定の位相選択の順序を発生するように構成された請求項12に記載の周波数シンセサイザ回路。
- 前記位相選択回路は、前記基準信号の連続するサイクルを通じて、位相選択のステップサイズ及び位相選択の方向の少なくとも何れか1つを変化させることで、一定でない位相選択の順序を発生するように構成された請求項12に記載の周波数シンセサイザ回路。
- 前記リング発振器回路の前記発振周波数、すなわち前記出力クロック信号の周波数は、前記基準信号との比較のため、前記出力クロック信号の位相を選択するために、前記基準信号の連続するサイクルで使用される位相選択のステップサイズの関数であり、
前記位相選択回路は、前記所望する周波数関係を達成するために必要な、実際の値である効果的なステップサイズを計算し、前記効果的なステップサイズに基本的に等しい時間平均値を有する整数のステップサイズの順順序を発生することで、前記所望する周波数関係に影響を与えるための、前記出力クロック信号の位相の選択のための位相選択の順序をを発生するように構成された請求項12に記載の周波数シンセサイザ回路。 - 前記位相選択回路は、所望のパワースペクトル密度に基き、前記整数のステップサイズの順序を発生するように構成され、それにより、順序ノイズパワーの大多数が前記発振周波数の周囲の周波数帯の外側となる請求項16に記載の周波数シンセサイザ回路。
- 前記位相選択回路は、前記所望する周波数関係に対応する位相選択のステップサイズを受信し、前記出力クロック信号の位相を選択するのに使用される対応する位相選択値の順序を出力するように構成されたデルタ−シグマ変換器を含む請求項12に記載の周波数シンセサイザ回路。
- 前記発振器制御回路は、前記基準信号と前記出力クロック信号の前記選択された位相との間の前期基準信号の各サイクルにおいて、位相差に基き遅延制御信号を発生するように構成された位相検出器回路を備え、
前記遅延制御信号は、前記リング発振器回路の全体の遅延を変えるように動作可能である請求項12に記載の周波数シンセサイザ回路。 - 周波数シンセサイザ回路であって、
出力クロック信号を発生するように構成され、各段が前記出力クロック信号の異なる位相を提示する複数の連続する遅延段を備えるリング発振器回路と、
入力基準信号の各サイクルにおいて、前記出力クロック信号の選択された位相の比較に基いて、前記出力クロック信号の周波数を制御するように構成された発振器制御回路と、
位相選択の順序に従って、前記基準信号の各サイクルにおいて前記発振器制御回路に帰還するために、前記出力クロック信号の異なる位相を選択することにより9、前記出力クロック信号の前記周波数を制御するように構成された位相選択回路を備え、
前記位相選択回路は、前記出力クロック信号の所望する周波数と前記基準信号の周波数との間の周波数関係に依存して非整数位相選択のステップサイズに対応する順序の平均を有する位相選択の順序を発生するように構成された周波数シンセサイザ回路。 - 周波数シンセサイザ回路であって、
位相選択可能なリング発振器回路を駆動するのに使用される、位相選択の順序に依存する基準信号周波数に対して周波数関係を有する出力クロック周波数において、出力クロック信号を発生するように構成された位相選択可能なリング発振器回路を備え、
前記位相選択可能なリング発振器回路は、所望する周波数関係に影響を与えるのに必要な、分数又は分数ではない効果的な位相選択のステップサイズを有する位相選択の順序を発生するように構成された位相選択回路を含む周波数シンセサイザ回路。 - 無線通信端末であって、
無線信号を送信し、受信するように構成された送受信機回路と、
前記送受信機回路を制御するように構成された1つ以上のクロック駆動のプロセッサ回路と、
基準信号を発生するように構成された発振器回路と、
前記1つ以上のクロック駆動のプロセッサ回路をクロック駆動するために、前記基準信号に対し所望の周波数関係を有する出力クロック信号を発生するように構成された周波数シンセサイザ回路と、を備え、
前記周波数シンセサイザ回路は、前記基準信号と前記出力クロック信号との間の前記所望する周波数関係を得るのに必要な、分数又は分数ではない位相ステップサイズに基いて、前記出力クロック信号を発生するように構成された位相選択可能な帰還リング発振器回路を備える無線通信端末。 - 前記周波数シンセサイザ回路は、送受信機動作で使用するため、前記出力クロック信号から1つ以上の基準周波数信号を発生するように構成された請求項22に記載の端末。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/794,830 US7356312B2 (en) | 2004-03-05 | 2004-03-05 | Fractional frequency synthesizer |
PCT/EP2005/001616 WO2006045346A1 (en) | 2004-03-05 | 2005-02-17 | Fractional frequency synthesizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007526700A true JP2007526700A (ja) | 2007-09-13 |
JP4648380B2 JP4648380B2 (ja) | 2011-03-09 |
Family
ID=34912360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007501148A Active JP4648380B2 (ja) | 2004-03-05 | 2005-02-17 | 分数周波数シンセサイザ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7356312B2 (ja) |
EP (2) | EP1721388B1 (ja) |
JP (1) | JP4648380B2 (ja) |
WO (1) | WO2006045346A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011504306A (ja) * | 2007-09-27 | 2011-02-03 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 無線装置の単一のマルチモードクロック供給源 |
JP2011515046A (ja) * | 2008-02-26 | 2011-05-12 | クゥアルコム・インコーポレイテッド | フラクショナルn位相同期回路におけるデルタ−シグマ変調器クロックディザリング |
JP2013042358A (ja) * | 2011-08-16 | 2013-02-28 | Kawasaki Microelectronics Inc | 周波数シンセサイザ |
JP2014522213A (ja) * | 2011-08-11 | 2014-08-28 | クゥアルコム・インコーポレイテッド | 集積回路上のコア間でのクロック共有 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702502B2 (en) * | 2005-02-23 | 2010-04-20 | Digital Intelligence, L.L.C. | Apparatus for signal decomposition, analysis and reconstruction |
US7605665B2 (en) * | 2007-05-25 | 2009-10-20 | Broadcom Corporation | Fractional-N phase locked loop |
US8085097B2 (en) * | 2008-05-06 | 2011-12-27 | Hittite Microwave Corporation | Integrated ramp, sweep fractional frequency synthesizer on an integrated circuit chip |
US8350628B1 (en) | 2011-02-15 | 2013-01-08 | Western Digital Technologies, Inc. | Gate speed regulator dithering ring oscillator to match critical path circuit |
CN104956601A (zh) | 2013-02-07 | 2015-09-30 | 唯听助听器公司 | 用于助听器的收发器和操作这种收发器的方法 |
US9225348B2 (en) * | 2014-01-10 | 2015-12-29 | International Business Machines Corporation | Prediction based digital control for fractional-N PLLs |
US11602311B2 (en) | 2019-01-29 | 2023-03-14 | Murata Vios, Inc. | Pulse oximetry system |
CN113678374A (zh) * | 2019-04-11 | 2021-11-19 | 瑞典爱立信有限公司 | 用于对受控振荡器的频率进行测量和调谐的频率检测器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050963A (ja) * | 2000-06-28 | 2002-02-15 | Stmicroelectronics Nv | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 |
EP1206039A2 (en) * | 2000-11-08 | 2002-05-15 | Nokia Corporation | A synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device |
US20030198311A1 (en) * | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2736776B1 (fr) | 1995-07-13 | 1997-09-26 | Sgs Thomson Microelectronics | Synthetiseur de frequences |
US5889436A (en) | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
US5854576A (en) | 1997-04-21 | 1998-12-29 | Ati Technologies | Method and apparatus for a finely adjustable clock circuit |
US6194971B1 (en) | 1997-04-21 | 2001-02-27 | Ati Technologies, Inc. | Method and apparatus for phase shifting a controlled oscillator and applications thereof |
US5910740A (en) | 1997-06-18 | 1999-06-08 | Raytheon Company | Phase locked loop having memory |
US6337601B1 (en) | 1999-12-08 | 2002-01-08 | Ericsson Inc. | Ring oscillator with jitter reset |
US6526374B1 (en) * | 1999-12-13 | 2003-02-25 | Agere Systems Inc. | Fractional PLL employing a phase-selection feedback counter |
US6788154B2 (en) | 2001-01-26 | 2004-09-07 | True Circuits, Inc. | Phase-locked loop with composite feedback signal formed from phase-shifted variants of output signal |
US6542013B1 (en) * | 2002-01-02 | 2003-04-01 | Intel Corporation | Fractional divisors for multiple-phase PLL systems |
US20050068073A1 (en) * | 2003-09-26 | 2005-03-31 | Xudong Shi | Regulated adaptive-bandwidth PLL/DLL using self-biasing current from a VCO/VCDL |
-
2004
- 2004-03-05 US US10/794,830 patent/US7356312B2/en active Active
-
2005
- 2005-02-17 EP EP05849342.0A patent/EP1721388B1/en active Active
- 2005-02-17 WO PCT/EP2005/001616 patent/WO2006045346A1/en active Application Filing
- 2005-02-17 EP EP17163737.4A patent/EP3208943B1/en active Active
- 2005-02-17 JP JP2007501148A patent/JP4648380B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050963A (ja) * | 2000-06-28 | 2002-02-15 | Stmicroelectronics Nv | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 |
EP1206039A2 (en) * | 2000-11-08 | 2002-05-15 | Nokia Corporation | A synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device |
US20030198311A1 (en) * | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011504306A (ja) * | 2007-09-27 | 2011-02-03 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 無線装置の単一のマルチモードクロック供給源 |
JP2011515046A (ja) * | 2008-02-26 | 2011-05-12 | クゥアルコム・インコーポレイテッド | フラクショナルn位相同期回路におけるデルタ−シグマ変調器クロックディザリング |
JP2014522213A (ja) * | 2011-08-11 | 2014-08-28 | クゥアルコム・インコーポレイテッド | 集積回路上のコア間でのクロック共有 |
JP2013042358A (ja) * | 2011-08-16 | 2013-02-28 | Kawasaki Microelectronics Inc | 周波数シンセサイザ |
Also Published As
Publication number | Publication date |
---|---|
EP3208943A1 (en) | 2017-08-23 |
EP3208943B1 (en) | 2019-10-23 |
WO2006045346A1 (en) | 2006-05-04 |
EP1721388A1 (en) | 2006-11-15 |
US7356312B2 (en) | 2008-04-08 |
JP4648380B2 (ja) | 2011-03-09 |
US20050197073A1 (en) | 2005-09-08 |
EP1721388B1 (en) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4648380B2 (ja) | 分数周波数シンセサイザ | |
US20200321968A1 (en) | Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit | |
JP5307291B2 (ja) | アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ | |
US8441323B2 (en) | Signal processing using timing comparison | |
US10483990B2 (en) | Frequency compensator, electronic device and frequency compensation method | |
US8362815B2 (en) | Digital phase locked loop | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
US8024598B2 (en) | Apparatus and method for clock generation with piecewise linear modulation | |
US8571161B2 (en) | Electronic device for generating a fractional frequency | |
US11057040B2 (en) | Phase-locked loop circuit and clock generator including the same | |
US20100260242A1 (en) | Time digital converter, digital pll frequency synthesizer, transceiver, and receiver | |
US7558358B1 (en) | Method and apparatus for generating a clock signal according to an ideal frequency ratio | |
JP5010704B2 (ja) | 局部発振器 | |
JPWO2007091516A1 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
WO2005086759A2 (en) | Method and apparatus for crystal drift compensation | |
WO2010047005A1 (ja) | デジタルpll回路及び通信装置 | |
US9509320B2 (en) | Feedback loop frequency synthesizer device | |
US11231741B1 (en) | Systems and methods for generating clock signals | |
US10944409B2 (en) | Phase-locked loop and method for the same | |
JP2010141519A (ja) | 位相同期回路、および通信装置 | |
US11876523B1 (en) | DPLL timing normalization | |
JP6538823B2 (ja) | ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法 | |
JPH04368020A (ja) | 周波数シンセサイザ | |
JP2015207805A (ja) | 位相同期回路および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4648380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |