JP6538823B2 - ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法 - Google Patents
ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法 Download PDFInfo
- Publication number
- JP6538823B2 JP6538823B2 JP2017506135A JP2017506135A JP6538823B2 JP 6538823 B2 JP6538823 B2 JP 6538823B2 JP 2017506135 A JP2017506135 A JP 2017506135A JP 2017506135 A JP2017506135 A JP 2017506135A JP 6538823 B2 JP6538823 B2 JP 6538823B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- reference signal
- output
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 54
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 8
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 238000013139 quantization Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
11 GPSアンテナ
21 GPS受信部(GNSS受信部)
22 制御部
23 NCO(数値制御発振器)
24 分周部
25 正弦波変換ROM(変換情報記憶部)
26 三角波変換回路
27 選択部
28 ΔΣ変調部
29 BPF(フィルタ部)
51 PLL回路
52 DDS(ダイレクトデジタルシンセサイザ)
Claims (9)
- デジタル信号を出力する数値制御発振器と、
前記数値制御発振器から入力された信号の位相に応じた振幅の信号を出力することで、入力された信号を正弦波信号に変換する変換情報記憶部と、
前記数値制御発振器が出力する鋸波信号に基づいて生成される信号と、変換情報記憶部からの出力、を選択する選択部と、を備え、
前記選択部で選択した信号をΔΣ変調するΔΣ変調部と、
前記ΔΣ変調部がΔΣ変調した信号をアナログ信号として出力するフィルタ部と、を備え、
前記フィルタ部は、前記選択部で選択した信号から、一定範囲の周波数の信号を通過させることで、所定の周波数の正弦波信号を出力することを特徴とするダイレクトデジタルシンセサイザ。 - 請求項1に記載のダイレクトデジタルシンセサイザであって、
前記鋸波信号に基づいて生成される信号が三角波であることを特徴とするダイレクトデジタルシンセサイザ。 - 請求項1または2までの何れか一項に記載のダイレクトデジタルシンセサイザと、
前記数値制御発振器が出力した信号又は前記フィルタ部から出力される信号と、リファレンス信号と、の位相又は周波数を比較し、比較結果に基づいて前記数値制御発振器を制御する制御部と、
前記ダイレクトデジタルシンセサイザが出力する信号又は当該信号に基づく信号を基準信号として出力する出力部と、
を備えることを特徴とする基準信号発生装置。 - 請求項3に記載の基準信号発生装置であって、
適切な前記リファレンス信号を利用できないと判断したときに、前記基準信号を生成するための自走用制御信号を生成する自走制御部と、
適切なリファレンス信号を利用できると判断したときに、前記制御部の周波数制御量を出力し、適切なリファレンス信号が利用できないときは、前記自走制御部の周波数制御量を出力する自走選択部と、を備え、
前記自走選択部の出力が、前記数値制御発振器に入力されることを特徴とする基準信号発生装置。 - 請求項4に記載の基準信号発生装置であって、
前記選択部は、前記自走選択部の出力と、前記鋸波信号に基づいて生成される信号と、変換情報記憶部からの出力のうち、初期設定又はユーザの操作によりどれか一つの信号を選択することを特徴とする基準信号発生装置。 - 請求項4又は5に記載の基準信号発生装置であって、
少なくとも前記数値制御発振器の消費電力を低減させる制御を行う電力制御部を備えることを特徴とする基準信号発生装置。 - 請求項6に記載の基準信号発生装置であって、
GNSS衛星からの電波に基づいて、位置情報を取得するGNSS受信部を備え、
前記ダイレクトデジタルシンセサイザ及び前記制御部を含み、基準信号を発生させる部分を信号発生部と称したときに、前記電力制御部は、当該信号発生部の消費電力を低減させる制御を行うことを特徴とする基準信号発生装置。 - 請求項5から7までの何れか一項に記載の基準信号発生装置であって、
前記制御部と同じ基板に取り付けられ、GNSS衛星からの測位信号を受信するGNSSアンテナと、
前記制御部と同じ基板に取り付けられ、前記GNSSアンテナが受信した測位信号に基づいてリファレンス信号を生成するGNSS受信部と、
を備えることを特徴とする基準信号発生装置。 - 数値制御発振器によりデジタル信号を出力するデジタル信号出力工程と、
前記数値制御発振器から入力された信号の位相に応じた振幅の信号を出力することで、入力された信号を正弦波信号に変換する変換工程と、
前記数値制御発振器が出力する鋸波信号に基づいて生成される信号と、変換情報記憶部からの出力、を選択する選択工程と、を備え、
前記選択工程で選択した信号をΔΣ変調する変調工程と、
前記変調工程でΔΣ変調した信号をアナログ信号として出力するフィルタ工程と、を備え、
前記フィルタ工程では、前記選択工程で選択した信号から、一定範囲の周波数の信号を通過させることで、所定の周波数の正弦波信号を出力する工程と、
を含むことを特徴とする信号出力方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015051790 | 2015-03-16 | ||
JP2015051790 | 2015-03-16 | ||
PCT/JP2016/053190 WO2016147729A1 (ja) | 2015-03-16 | 2016-02-03 | ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016147729A1 JPWO2016147729A1 (ja) | 2017-12-07 |
JP6538823B2 true JP6538823B2 (ja) | 2019-07-03 |
Family
ID=56920413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017506135A Active JP6538823B2 (ja) | 2015-03-16 | 2016-02-03 | ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6538823B2 (ja) |
WO (1) | WO2016147729A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338784A (ja) * | 1993-05-28 | 1994-12-06 | Kenwood Corp | 位相同期回路 |
US6483388B2 (en) * | 2000-06-21 | 2002-11-19 | Research In Motion Limited | Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop |
JP4055901B2 (ja) * | 2003-01-31 | 2008-03-05 | アイコム株式会社 | 位相同期ループ回路 |
US7680236B1 (en) * | 2006-09-25 | 2010-03-16 | Cirrus Logic, Inc. | Hybrid analog/digital phase-lock loop for low-jitter synchronization |
JP5159704B2 (ja) * | 2009-05-25 | 2013-03-13 | 古野電気株式会社 | 基準周波数発生装置 |
-
2016
- 2016-02-03 JP JP2017506135A patent/JP6538823B2/ja active Active
- 2016-02-03 WO PCT/JP2016/053190 patent/WO2016147729A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016147729A1 (ja) | 2016-09-22 |
JPWO2016147729A1 (ja) | 2017-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4648380B2 (ja) | 分数周波数シンセサイザ | |
US9093996B2 (en) | Direct digital synthesizer, reference frequency generating device, and sine wave outputting method | |
JP5307291B2 (ja) | アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ | |
US8248175B2 (en) | Oscillator with external voltage control and interpolative divider in the output path | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
US20110286510A1 (en) | Electronic device for generating a fractional frequency | |
CN111386657A (zh) | 数字时间转换器(dtc)辅助的全数字锁相环(adpll)电路 | |
CN107005245B (zh) | 基准信号产生装置 | |
US20130076547A1 (en) | Sigma-Delta Modulation with Reduction of Spurs Using a Dither Signal | |
KR20150007728A (ko) | 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기 | |
JP2017118192A5 (ja) | タイミング信号生成装置および電子機器 | |
JP2010021686A (ja) | デジタル位相検出器及びデジタル位相同期回路 | |
US20110310942A1 (en) | Highly flexible fractional n frequency synthesizer | |
Choi et al. | A phase-interpolator-based fractional counter for all-digital fractional-N phase-locked loop | |
JP6538823B2 (ja) | ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法 | |
US9509320B2 (en) | Feedback loop frequency synthesizer device | |
US20050195917A1 (en) | Method and apparatus for crystal drift compensation | |
US10944409B2 (en) | Phase-locked loop and method for the same | |
EP2818946A1 (en) | Low quantization noise time-to-digital conversion | |
US11558059B2 (en) | Concept for a digital controlled loop and a digital loop filter | |
KR102103535B1 (ko) | 무선 통신 시스템에서 시간 동기화를 위한 방법 및 장치 | |
WO2017149978A1 (ja) | 基準信号発生装置及び基準信号発生方法 | |
Kennedy et al. | 0.3–4.3 GHz Frequency-Accurate Fractional-$ N $ Frequency Synthesizer With Integrated VCO and Nested Mixed-Radix Digital $\Delta $-$\Sigma $ Modulator-Based Divider Controller | |
US8674741B2 (en) | Delay chain circuit | |
WO2011153776A1 (zh) | 锁相环、压控装置及压控方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6538823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |