JP2002050963A - デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 - Google Patents

デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置

Info

Publication number
JP2002050963A
JP2002050963A JP2001169383A JP2001169383A JP2002050963A JP 2002050963 A JP2002050963 A JP 2002050963A JP 2001169383 A JP2001169383 A JP 2001169383A JP 2001169383 A JP2001169383 A JP 2001169383A JP 2002050963 A JP2002050963 A JP 2002050963A
Authority
JP
Japan
Prior art keywords
frequency
locked loop
phase locked
signal
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001169383A
Other languages
English (en)
Inventor
Thierry Arnaud
ティエリー・アルノー
Friedbert Berens
フリードバート・ベレンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS NV
STMicroelectronics NV
Original Assignee
ST MICROELECTRONICS NV
STMicroelectronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS NV, STMicroelectronics NV filed Critical ST MICROELECTRONICS NV
Publication of JP2002050963A publication Critical patent/JP2002050963A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】デジタル情報送受信装置特にセルラ移動電話の
電気消費量を減少させる。 【解決手段】精度の低い発振器から基底信号（ＳＢＡ）
を受け取る分数分割位相同期ループを使用し、送受信段
階が活動状態の時は精度の高いクロック信号（ＳＨ）を
出力し、送受信段階が非活動状態の時は発振器の出力を
処理段階の入力部に切り替えて接続することによって電
気消費量の減少を達成するプロセスおよび装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタル情報の無
線伝送に関するもので、特に、ＵＭＴＳ（Universal Mo
bile Terrestrial Standard）規格の下で動作するよう
に設計されたセルラ移動電話に関するものである。
【０００２】
【従来の技術】セルラ移動電話は、いわゆる活動モード
およびアイドル・モードという２つの動作モードを持
つ。活動モードは、基地局と移動電話の間で確立される
通信の過程における対話に対応し、このモードにおいて
は、電話の送信経路および受信経路の両方が基地局と電
話の間で音声またはデジタル・データを伝送するために
使用される。
【０００３】移動電話は、電話通信が行われていない
時、そのアイドル・モードで待機する。このアイドル・
モードにおいては、送信経路および受信経路は、基地局
との規則的接続を維持するように、規則的間隔で起動さ
れ停止される。
【０００４】構造的観点から見て、送信経路および受信
経路を含む送信／受信段階とは別に、移動電話は、送信
／受信段階に接続された処理段階、および、信号プロセ
ッサ内で部分的に回路化された論理としてまた部分的に
ソフトウェア形態で一般的に実施されるデジタル変調／
復調手段を含む。従って、この信号プロセッサは、特
に、受信された信号の復調および送信されるべき信号の
変調を実行する。
【０００５】更に、(選択された周波数を持つ)種々の基
準信号およびクロック信号が、生成され、送信経路、受
信経路および変調／復調プロセッサそれぞれへ供給され
なければならない。基準信号の周波数は、送信周波数お
よび受信周波数を固定する。種々の基準信号およびクロ
ック信号が、自動周波数制御手段によって制御される周
波数シンセサイザ段階によって供給される。送信周波数
に関して必要とされる精度は、典型的には、２ＧＨｚ範
囲の公称周波数に関して±０.１ｐｐｍである。
【０００６】
【発明が解決しようとする課題】現在、セルラ移動電話
の周波数シンセサイザ段階の内部アーキテクチャは、従
来技術の位相同期ループから構成されている。位相同期
ループは、ループの発振器の出力部において、送信／受
信段階に向かう基準信号および変調／復調段階に向かう
クロック信号を生成する。
【０００７】このような位相同期ループのための周波数
基準を形成する基底信号が、例えば必要精度(±０.１ｐ
ｐｍ)を持つ安定温度電圧制御発振器(すなわちＶＴＣＸ
Ｏ発振器)のような制御発振器から発信される。従っ
て、特に伝送周波数に関して要求精度を条件づけるのは
基本的にこの発振器である。
【０００８】位相同期ループが変調／復調手段のためク
ロック信号を生成し、送信経路のために基準信号を生成
する際、制御された発振器がこのアーキテクチャに基づ
いて常に動作している。
【０００９】かくして、そのような構成は欠点を有す
る。すなわち、このような種類の制御された発振器は高
価であるだけでなく、その電気消費量も電話の自律性を
そこなう。本発明は、この問題に対する解決策を与える
ことを課題とする。
【００１０】
【課題を解決するための手段】本発明の目的は、セルラ
移動電話の動作モードの１機能として周波数シンセサイ
ザ段階の電気消費量を最適化することによって送信器／
受信器(電話)の電気消費量を最適化することである。
【００１１】特に、本発明の目的は、電気消費量を低減
させるという観点から、送信器／受信器の種々の動作モ
ードにおいて種々のクロック信号および同期信号を生成
することである。
【００１２】従って、本発明は、デジタル情報の送受信
器特にセルラ移動電話の電気消費量を減らすプロセスを
提案する。この送信器／受信器は自動周波数制御アルゴ
リズムによって制御される周波数シンセサイザ段階を含
み、この周波数シンセサイザ段階は、選択された周波数
の少なくとも１つの基準信号を送信器／受信器の送信／
受信段階へ供給し、選択された周波数のマスタ・クロッ
ク信号を送信器／受信器の変調／復調手段へ供給するこ
とができる。
【００１３】本発明の一般的特性に従えば、前記基準信
号は、自動周波数制御アルゴリズムによって制御される
少なくとも１つの第１の分数分割位相同期ループに基づ
いて、典型的には±０.１ｐｐｍという(伝送精度と呼ば
れる)あらかじめ定められた精度で生成される。この場
合、このループは、あらかじめ定められた基底周波数お
よび前記伝送精度より低い(典型的には±１０ｐｐｍと
いうオーダーの)基底精度を持つ基底信号を(例えば水晶
発振器から)受け取る。
【００１４】クロック信号が、自動周波数制御アルゴリ
ズムによって制御される第２の分数分割位相同期ループ
に基づいて、(伝送精度と呼ばれる)あらかじめ定められ
た精度で生成される。この第２のループも前記基底信号
を受け取る。
【００１５】前記送信／受信段階が非活動状態の時(例
えばアイドル・モードにある時)、第２の分数分割位相
同期ループは非活動状態にされ、前記基底信号がマスタ
・クロック信号となり、送信／受信段階が活動状態の
時、第２のループが起動され、この第２のループによっ
て生成される前記クロック信号がマスタ・クロック信号
となる。換言すれば、かなり精度の低い水晶発振器から
周波数基準を受け取る分数分割位相同期ループを使用
し、送信／受信段階が非活動状態である時発振器の出力
部を処理段階の入力部へ切り換えることによって、電話
の電気消費が低減される。それらループは次に非活動状
態にされる。
【００１６】一層詳細に述べれば、送信／受信段階(例
えば送信経路)が起動させられなければならない時(すな
わち電話通信の間活動状態にあるかさもなければ規則的
間隔のアイドル・モードにある時)、電話の変調／復調
手段が、自動周波数制御アルゴリズムという手段によっ
て(基地局によって伝送されるパイロット信号を復調す
ることによって)第２の位相同期ループ(および当然のこ
とながら第１のループ)を制御して、送信経路向けの、
典型的には±０.１ｐｐｍという非常に精度の高い基準
周波数を生成すると共に信号プロセッサのマスタ・クロ
ック信号を生成できるようにする。
【００１７】反対に、送信／受信段階が非活動状態の
時、すなわちアイドル・モードの間規則的間隔で非活動
状態にある時、送信経路のための基準信号を生成するこ
とは絶対に不必要である。信号プロセッサだけが起動さ
れればよい。また、この場合、第２の位相同期ループを
起動させることも絶対に不必要であることが認められ
る。特に、例えば±１０ｐｐｍのような比較的低い精度
のマスタ・クロック信号でも処理段階を動作させるため
には全く十分であることが認められる。また、このかな
り精度の低いクロック信号は、例えば水晶基準発振器に
よって直接供給されることができる。
【００１８】本発明は、特に、送信／受信段階特に送信
経路が非活動状態にあり、従って、非常に精度の高い基
準信号およびクロック信号を形成することが絶対必要と
されない場合が存在し、そのような場合には処理段階を
動作させるのには比較的低い精度のクロック信号で十分
であるという認識に基づいている。
【００１９】本発明は、また、送信／受信段階を起動す
る必要がある時、種々の分数分割位相同期ループが、パ
イロット信号に対する同期化に続いて±０.１ｐｐｍと
いうオーダーの精度の正確な周波数へ固定されるまで、
変調／復調手段および自動周波数制御アルゴリズムがか
なり精度の低いクロック信号で動作を開始することがで
きるという認識に基づいている。
【００２０】最後に、上記の認識を組合せ、本発明は、
分数分割位相同期ループを使用して、その出力部にＶＴ
ＣＸＯ発振器より低い精度の水晶発振器などによって供
給される基底基準信号に基づいて、例えば数Ｈｚという
オーダーの非常に高い精度ではあるが、ＶＴＣＸＯ発振
器より少ない電気消費量で該ループの出力部に信号を供
給することができる。
【００２１】本発明は、また、送信／受信段階と、該送
信／受信段階に接続され、変調／復調手段および自動周
波数制御手段を含む処理段階と、該自動周波数制御手段
によって制御され、選択された周波数の少なくとも１つ
の基準信号を該送信／受信段階に供給し、選択された周
波数のマスタ・クロック信号を該変調／復調手段に供給
することができる周波数シンセサイザ段階とを含む送受
信器特にセルラ移動電話を提案する。
【００２２】本発明の一般的特性に従って、前記周波数
シンセサイザ段階は、あらかじめ定められた精度で前記
基準信号を供給できるようにその出力部が前記送信／受
信段階に接続された少なくとも１つの第１の分数分割位
相同期ループと、その出力部があらかじめ定められた精
度で前記クロック信号を供給できる第２の分数分割位相
同期ループと、を含む。
【００２３】各ループは、コマンドに応じて活動状態と
非活動状態を選定することができ、また、前記自動周波
数制御手段に接続された制御入力部および発振器から発
信されあらかじめ定められた基底周波数および前記伝送
精度より低い基底精度を持つ基底信号を受け取る入力部
を備える。
【００２４】前記周波数シンセサイザ段階は、更に、前
記変調／復調手段に前記発振器の出力を連結させる第１
の状態および前記変調／復調手段に前記第２のループの
出力を連結させる第２の状態を保有する制御可能な切り
替え手段を備える。また、該送信器／受信器は、前記第
２のループを非活動状態に置くと共に前記切り替え手段
をその第１の状態に置き、前記第２のループを活動状態
に置くと共に前記切り替え手段をその第２の状態に置く
ことができる制御手段を更に備える。
【００２５】本発明の１つの実施形態に従えば、各ルー
プは、デルタ−シグマ変調分数分割位相同期ループであ
って、これによって、電源の位相ノイズの減少および数
Ｈｚというオーダーのクロック精度が可能とされる。
【００２６】
【発明の実施の形態】特に図１の参照に際して、本発明
が、例えばＵＭＴＳ規格に従って動作するように設計さ
れるセルラ移動電話の分野に特に適用されることを仮定
する。ＵＭＴＳは、"Universal Mobile Terrestrial St
andard"の略称である。
【００２７】簡略化のため図示されていないが、送信局
(基地局)は、典型的には、当業者に周知のように、例え
ば音声のような伝送されるべき有効なデータを受け取
り、いわゆる"チャネル符号化"処理演算を実行する符号
化ブロックを備える。この符号化ブロックの出力部はバ
イナリ情報ブロックから成る。従来技術に従って、符号
化ブロックに続いて、変調器が具備される。変調器は、
当業者に周知の用語に従えば、例えばＱＰＳＫタイプの
直角変調を実行し、バイナリ信号をアナログ信号に変換
する。次に、このアナログ信号が伝送フィルタでフィル
タされ、ラジオ周波数(ＲＦ)に変換された後アンテナ経
由で電話の方向へ送信される。
【００２８】セルラ移動電話ＴＰは、受信経路ＲＸＣお
よび送信経路ＴＸＣを本質的に含むアナログ送信／受信
段階に接続したアンテナＡＮＴをその先端に備える。Ｕ
ＭＴＳ規格において、受信周波数は２１１０と２１７０
ＭＨｚの間とされ、一方、送信周波数は、受信周波数と
は区別され、１９２０と１９８０ＭＨｚの間とされてい
る。
【００２９】更に、ＵＭＴＳ規格の要求事項のうちの１
つは、伝送周波数の高い精度に関する。具体的には、こ
の伝送周波数は、公称伝送周波数のいずれの側において
も０.１ｐｐｍ以上変化してはならない。
【００３０】送信／受信段階は、従来技術の手法で、ア
ナログ／デジタル変換ＣＡＮおよびデジタル／アナログ
変換ＣＮＡ段階を経由して、デジタル処理段階に接続さ
れている。デジタル処理段階は、部分的に回路化され、
部分的に例えば信号プロセッサＤＳＰで構成され、その
種々の機能がソフトウェア形態で実行される。
【００３１】動作上、処理段階は、(送信経路のインパ
ルス応答を推定する手段、符号間干渉を抑制するイコラ
イザ手段および経路復号ブロックとは別に)、受け取っ
た信号の復調および送信されるべき信号の変調を実行す
る能力を持つ変調／復調手段ＭＤＭを備える。
【００３２】携帯電話ＴＰは、更に、公称受信周波数お
よび送信周波数をそれぞれ有する基準信号を生成して受
信経路ＲＸＣおよび送信経路ＴＸＣに供給するように構
成される少なくとも１つの分数分割位相同期ループ(fra
ctional-division phase-locked loop)ＥＰＬＬを備え
る。基準信号を送信経路および受信経路のうちの一方に
直接供給する単一のループＥＰＬＬだけを含むケースに
おいては、該ループＥＰＬＬによって直接供給される基
準信号に基づいて基準信号を送信経路および受信経路の
他方の経路に供給する周波数偏移手段が具備される。そ
のような場合、当該電話に関して使用されるアーキテク
チャに依存するが、２つの基準信号を送信経路および受
信経路にそれぞれ供給して送信周波数および受信周波数
を直接固定する２つの独立したループＥＰＬＬを備える
ことも可能である。
【００３３】以下の記述において、簡略化のため、単一
のループＥＰＬＬだけが存在すると仮定するが、当然の
ことながら、以下の記述のすべては複数のループＥＰＬ
Ｌが存在するケースにおいても有効であることは理解さ
れるべき点である。
【００３４】ループＥＰＬＬによって供給される基準信
号の精度は、制御信号ＳＣ１によって制御される。制御
信号ＳＣ１は、実際には、自動周波数制御ＡＦＣのソフ
トウェア手段によって提供されるデジタル・ワードであ
る。
【００３５】一層正確には、復調手段ＭＤＭが、あらか
じめ定められた周波数を持ちあらかじめ定められた符号
を含むパイロットチャネル上を基地局によって伝送され
るパイロット信号の復調を実行する。
【００３６】パイロット信号の復調の間、復調器は、位
相同期ループＭＣＰＬＬによって生成される(詳細は後
述)マスタ・クロック信号を使用する。このマスタ・ク
ロック信号の周波数は、理論的には、パイロットチャネ
ルのデータ伝送レート("チップ・レート")の倍数であ
る。そうでないケースでは、復調の間、理論上の伝送速
度("チップ・レート")とマスタ・クロック信号の差に対
応する周波数において変調配列の回転（rotation of th
e modulation constellation）が観察される。この場
合、自動周波数制御アルゴリズムがこの配列の回転を停
止させるように制御ワードの値を調整する。このケース
においては、電話のすべての位相同期ループがラッチさ
れていると見なされ、種々のクロックが必要とされる精
度を持つことになる。
【００３７】この種の自動周波数制御アルゴリズムは当
業者に周知である。自動周波数制御アルゴリズムは、Al
do N. D'Andrea著"Design of Quadricorrelators for A
utomatic Frequency Control Systems"(IEEE Transact
ions on Communications Vol. 41, No 6, June 1993)、
Wen-YiKuo著"Frequency Offset Compensation of Pilot
Symbol Assisted Modulation in Frequency Flat Fadi
ng"(IEEE Transactions on Communications, Vol. 45,
No 11, November 1997)またはBelllni著"Digital Frequ
ency Estimation in Burst Mode QPSK Transmission"(I
EEE Transactions on Communications, Vol. 38, No 7,
July 1990)などの文献に記述されている。
【００３８】ループＥＰＬＬとは別に、当該電話は、ま
た、別の１つの分数分割位相同期ループＭＣＰＬＬを含
む。このループＭＣＰＬＬの出力部は、(例えば２つの
入力部および１つの出力部を持つマルチプレクサのよう
な)二段階を有する切り替え手段ＭＣＭの第２の入力部
Ｅ２に接続されている。切り替え手段ＭＣＭの出力部Ｓ
は、マスタ・クロック信号ＳＨＭを供給するため変調／
復調手段ＭＤＭに接続されている。
【００３９】切り替え手段ＭＣＭは、更に、(例えば２
０ＭＨｚのような)あらかじめ定められた基底周波数お
よび送信周波数に必要とされる精度より非常に低い精度
を持つ水晶発振器ＱＴの出力部に接続された第１の入力
部Ｅ１を含む。水晶発振器の精度は、例えば、±１０ｐ
ｐｍのオーダーである。
【００４０】切り替え手段ＭＣＭは、制御手段ＭＣＤに
よって供給される制御信号ＳＣＡＩによって制御され
る。制御手段ＭＣＤもまたソフトウェア手段である。制
御手段ＭＣＤはもう１つの制御信号ＳＣＡＣを用いてル
ープＥＰＬＬおよびＭＣＰＬＬの起動および停止を行
う。
【００４１】発振器から発せられる信号ＳＢＡが、位相
同期ループＥＰＬＬおよびＭＣＰＬＬのための基準信号
の役目を果たす。また、ループＭＣＰＬＬによって供給
されるクロック信号ＳＨの精度を制御する制御信号ＳＣ
２が自動周波数制御手段ＡＦＣによって供給され、これ
もまたデジタル・ワードである。ＳＣ１に対するＳＣ２
の比率は固定されている。
【００４２】分数分割位相同期ループの構成は、当業者
に周知のものであるが、文献"Technique enhances the
performance of PLL Synthetisers"(Microwaves & RF,
January 1993, pages 59-65)で参照することができる。
【００４３】図２は、分数分割位相同期ループの基本エ
レメントを示している。すなわち、分数分割位相同期ル
ープＰＬＬＦは、その先頭に、当業者に周知の従来技術
構成の位相および周波数検出器ＰＦＤを備えている。こ
の検波器ＰＦＤの出力は、その出力部が電圧制御型ルー
プ発振器ＶＣＯの入力部に接続されたループ・フィルタ
ＦＴを駆動する。ループ発振器ＶＣＯの周波数は、実質
的に、(発振器ＶＣＯの出力部である)ループの出力部Ｓ
Ｏに供給される出力信号に関して要求される出力周波数
である。発振器ＶＣＯの出力は、自動周波数制御手段Ａ
ＦＣから発信される制御ワードＳＣによって制御される
分数分割器ＤＶを経由して、検波器ＰＦＤの入力部の一
方へ還流される。検波器ＰＦＤの他の入力部は、発振器
ＱＴから発信される基底信号ＳＢＡを受け取る。
【００４４】数Ｎは、ループ発振器ＶＣＯの周波数に対
する信号ＳＢＡの周波数の比率を超えない最も近い整数
である。更に、要求精度に対する信号ＳＢＡの周波数の
比率が、制御ワードＳＣのビット数を定める。例えば、
ループの出力周波数が±０.１ｐｐｍの２ＧＨｚと等し
いことが必要とされるとすれば、これは２００Ｈｚの精
度に対応し、信号ＳＢＡの周波数が２０ＭＨｚであれ
ば、前述の比率は、２０ＭＨｚ／２００Ｈｚ、すなわち
１００,０００であり、この値は２１６と２１７の間に
ある。従って、制御ワードＳＣは、１７ビットのワード
であり、信号ＳＢＡと出力信号ＳＯの間の正確な比率を
±０.１ｐｐｍの範囲内へ到達させることができるよう
に、分割器ＤＶがＮによる分割を実行する回数を定め、
分割器ＤＶがＮ＋１による分割を実行する回数を定め
る。
【００４５】従って、分数分割位相同期ループは、十分
な長さのデジタル・ワードを含む分割器の制御を通し
て、非常に低い精度を持つ発振器から発信される基底信
号を使用することによって、出力周波数における非常に
良好な精度を取得することを可能にする。
【００４６】１つの実施形態の変形として、図３に示さ
れているように、分割器の制御を、やはり当業者に周知
のデルタ−シグマ変調器から行うこともできる。手段Ａ
ＦＣから供給される制御ワードＳＣが積分器を駆動す
る。次に、積分器の出力がフィルタＦＴ１を経由して量
子化手段ＱＴの入力部に供給される。量子化手段ＱＴの
出力は、一方で積分器の入力部へ還流され、他方で位相
同期ループの分割器ＤＶを制御する。
【００４７】"デルタ"変調は、各サンプルでの信号の絶
対値の量子化ではなく、サンプルごとの信号の修正の量
子化に基づくものである。"シグマ"積分器が存在するの
で、"デルタ−シグマ"という名称がこの変調器に与えら
れる。デルタ−シグマ変調器は、基底帯域からの量子化
ノイズを削除するように設計されている。デルタ−シグ
マ変調による分割器の制御は、総体的ノイズの低減を可
能にする。
【００４８】デルタ−シグマ変調位相同期ループの詳細
は、Perrott著"A27-mW CMOS Fractional-N Synthesizer
Using Digital Compensation for 2.5-Mb/s GFSK Modu
lation"(IEEE Journal of Solid-State Circuits, Vol.
32, No 12, December 1997)および"Technique enhance
s the performance of PLL Synthetisers"(Microwaves
& RF, January 1993, pages 59-65)で参照することがで
きる。
【００４９】図４を参照しながら、本発明に従った電話
の周波数シンセサイザ段階の動作の詳細を以下に記述す
る。
【００５０】活動モードにおいて、すなわち、基地局Ｂ
Ｓと電話の間の通信の間において、制御手段ＭＣＤが、
位相同期ループＥＰＬＬおよびＭＣＰＬＬを起動し、切
り替え手段ＭＣＭをその第２の出力部Ｅ２と出力部Ｓと
連結させる第２の状態に置く。従って、変調／復調手段
に供給される主クロック信号ＳＨＭは、ループＭＣＰＬ
Ｌによって供給されるクロック信号ＳＨ(すなわちパイ
ロット信号伝送レート("チップ・レート")の倍数)であ
る。これは、例えば、ＵＭＴＳ規格の場合の３.８４Ｍ
ｃｐｓに等しい伝送レート("チップ・レート")に関して
１５.３６ＭＨｚである。
【００５１】信号ＳＨＭおよび送信／受信段階に供給さ
れる基準信号の精度は、±０.１ｐｐｍと等しく、この
精度は自動周波数アルゴリズムを介する制御ワードＳＣ
１およびＳＣ２によって制御されている。
【００５２】アイドル・モードにおいては、図４に示さ
れているように、基地局ＢＳは規則的間隔で携帯電話Ｔ
Ｐと通信し、パイロット信号ＳＰは信号の一部としてす
べての時間に伝送されている。
【００５３】基地局ＢＳと電話ＴＰの間の対話の期間外
では、制御手段ＭＣＤはループＥＰＬＬおよびＭＣＰＬ
Ｌを非活動状態にさせ、切り替え手段ＭＣＭをその第１
の入力部Ｅ１を出力部Ｓに連結させる第１の状態に置
く。このケースでは、処理段階に供給される主クロック
信号ＳＨＭは、発振器ＱＴによって供給される基底信号
ＳＢＡである。従って、処理段階、特に変調／復調手段
は、精度が±１０ｐｐｍという発振器ＱＴの精度に等し
い精度のクロック信号を受け取る。しかしながら、非対
話期間の過程においてはこの精度で全く十分である。
【００５４】一方、基地局ＢＳと携帯電話の間の対話の
各期間の直前に、制御手段ＭＣＤは、ループＥＰＬＬお
よびＭＣＰＬＬを活動状態にさせ、切り替え手段を再び
その第２の状態に置く。ループＭＣＰＬＬの起動時に
は、±１０ｐｐｍという精度の信号ＳＨＭ(信号ＳＨ)が
供給される。しかしながら、この精度は、自動周波数制
御手段ＡＦＣが、周波数制御を実行し制御ワードＳＣ１
とＳＣ２を供給して、基地局との対話が実際に開始する
時間ΔＴ (使用するアーキテクチャによるが数マイクロ
秒というオーダーの時間)の終了時に、精度を±０.１ｐ
ｐｍへ引き上げることを可能にするには十分なものであ
る。
【００５５】対話期間の終わりの時点で、制御手段は、
再びループＥＰＬＬおよびＭＣＰＬＬを非活動状態にさ
せ、切り替え手段ＭＣＭをその第１の状態へ戻す。
【図面の簡単な説明】
【図１】本発明に従ったセルラ移動電話の一部分、特に
周波数シンセサイザ段階の内部アーキテクチャを示すブ
ロック図である。
【図２】本発明において使用される分数分割位相同期ル
ープを示すブロック図である。
【図３】分数分割位相同期ループの分割器を制御するた
めデルタ−シグマ変調方式を使用する１つの実施形態の
ブロック図である。
【図４】本発明に従ったプロセスの実施形態のモードを
示すブロック図である。
【符号の説明】
ＡＦＣ 自動周波数制御手段 ＡＮＴ アンテナ ＤＳＰ 処理段階 ＥＰＬＬ、ＭＣＰＬＬ 分数分割位相同期ループ ＭＣＤ 制御手段 ＭＣＭ 切り替え手段 ＭＤＭ 変調／復調手段 ＱＴ 水晶発振器 ＲＸＣ 受信器 ＳＢＡ 基底信号 ＳＨ クロック信号 ＳＨＭ マスタ・クロック信号 ＴＰ 移動電話 ＴＸＣ 発信器
フロントページの続き (72)発明者 フリードバート・ベレンズ スイス、シーエイチ1202、ジュネーブ、ル ート・ド・メイリン ３ Ｆターム(参考） 5J106 PP03 RR17 5K011 DA07 JA01 KA03 5K047 AA15 BB01 GG09 MM03 MM12 MM13 MM46 5K067 AA43 BB04 EE02 GG01 GG11

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】デジタル情報の送受信器特にセルラ移動電
    話の電気消費量を減少させるため、自動周波数制御アル
    ゴリズムによって制御され、選択された周波数の少なく
    とも１つの基準信号を該移動電話の送信／受信段階へ供
    給し、選択された周波数のマスタ・クロック信号を該移
    動電話の変調／復調手段へ供給することができる周波数
    シンセサイザ段階を含むプロセスであって、自動周波数
    制御アルゴリズムによって制御され、あらかじめ定めら
    れた基底周波数および伝送精度より低い基底精度を持つ
    基底信号を受け取る少なくとも１つの第１の分数分割位
    相同期ループに基づいて、前記基準信号があらかじめ定
    められた前記伝送精度で生成され、前記自動周波数制御
    アルゴリズムによって制御され、前記基底信号を受け取
    る第２の分数分割位相同期ループに基づいて、前記クロ
    ック信号があらかじめ定められた精度で生成され、前記
    送信／受信段階が非活動状態の時、前記第２の分数分割
    位相同期ループが非活動状態にされ、前記基底信号が前
    記マスタ・クロック信号となり、前記送信／受信段階が
    活動状態の時、前記第２の分数分割位相同期ループが起
    動され、該第２の分数分割位相同期ループによって供給
    される前記クロック信号が前記マスタ・クロック信号と
    なることを特徴とするプロセス。
  2. 【請求項２】送信／受信段階と、該送信／受信段階に接
    続され、変調／復調手段および自動周波数制御手段を含
    む処理段階と、該自動周波数制御手段によって制御さ
    れ、選択された周波数の少なくとも１つの基準信号を該
    送信／受信段階に供給し、選択された周波数のマスタ・
    クロック信号を該変調／復調手段に供給することができ
    る周波数シンセサイザ段階とを備えるデジタル情報送受
    信装置特にセルラ移動電話であって、 前記周波数シンセサイザ段階が、あらかじめ定められた
    伝送精度で前記基準信号を供給できるようにその出力部
    が前記送信／受信段階に接続された少なくとも１つの第
    １の分数分割位相同期ループおよびその出力部があらか
    じめ定められた精度でクロック信号を供給できる第２の
    分数分割位相同期ループを含み、前記ループの各々が、
    コマンドに応じて活動状態と非活動状態を選定すること
    ができ、また、前記自動周波数制御手段に接続された制
    御入力部および発振器から発信されあらかじめ定められ
    た基底周波数および前記伝送精度より低い基底精度を持
    つ基底信号を受け取る入力部を備え、 前記周波数シンセサイザ段階が、前記変調／復調手段に
    前記発振器の出力を連結させる第１の状態および前記変
    調／復調手段に前記第２のループの出力を連結させる第
    ２の状態を保有する制御可能な切り替え手段を更に含
    み、 前記第２の分数分割位相同期ループを非活動状態に置く
    と共に前記切り替え手段をその第１の状態に置き、前記
    第２の分数分割位相同期ループを活動状態に置くと共に
    前記切り替え手段をその第２の状態に置くことができる
    制御手段を更に備える装置。
  3. 【請求項３】前記ループの各々がデルタ−シグマ変調分
    数分割位相同期ループである、請求項１に記載の方法。
  4. 【請求項４】前記ループの各々がデルタ−シグマ変調分
    数分割位相同期ループである、請求項２に記載の装置。
JP2001169383A 2000-06-28 2001-06-05 デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 Pending JP2002050963A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00113102.8 2000-06-28
EP00113102A EP1168634B1 (fr) 2000-06-28 2000-06-28 Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire

Publications (1)

Publication Number Publication Date
JP2002050963A true JP2002050963A (ja) 2002-02-15

Family

ID=8169030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001169383A Pending JP2002050963A (ja) 2000-06-28 2001-06-05 デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置

Country Status (4)

Country Link
US (1) US6876874B2 (ja)
EP (1) EP1168634B1 (ja)
JP (1) JP2002050963A (ja)
DE (1) DE60035187T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037123A (ja) * 2005-07-26 2007-02-08 Integrant Technologies Inc 自動周波数制御ループ回路
JP2007526700A (ja) * 2004-03-05 2007-09-13 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 分数周波数シンセサイザ
JP2008547345A (ja) * 2005-06-29 2008-12-25 エヌエックスピー ビー ヴィ 適合性の基準周波数補正による同期方式
JP2010541353A (ja) * 2007-10-01 2010-12-24 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 多出力周波数シンセサイザにおける周波数制御のための装置と方法
WO2013183534A1 (ja) * 2012-06-05 2013-12-12 住友電気工業株式会社 無線送信機、及び信号処理装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004735A1 (en) * 2000-01-18 2002-01-10 William Gross System and method for ranking items
US20080071775A1 (en) * 2001-01-18 2008-03-20 Overture Services, Inc. System And Method For Ranking Items
EP1248384B1 (fr) * 2001-04-02 2007-08-22 STMicroelectronics N.V. Procede de contrôle de la puissance d'émission
US6856791B2 (en) 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US6977959B2 (en) * 2003-01-17 2005-12-20 Xilinx, Inc. Clock and data recovery phase-locked loop
EP1450479B1 (en) * 2003-02-20 2012-03-28 Sony Ericsson Mobile Communications AB Efficient modulation of RF signals
JP4396817B2 (ja) * 2003-11-10 2010-01-13 日本電気株式会社 複数ｃｐｕ構成の通信機能付き携帯端末およびその制御方法
US7197341B2 (en) * 2003-12-22 2007-03-27 Interdigital Technology Corporation Precise sleep timer using a low-cost and low-accuracy clock
FR2870405B1 (fr) * 2004-05-11 2006-07-28 Sagem Procede de commutation de mode d'un oscillateur et dispositif oscillateur correspondant.
US8509859B2 (en) * 2005-03-11 2013-08-13 Qualcomm Incorporated Apparatus and methods for control of sleep modes in a transceiver
US7742785B2 (en) * 2006-08-09 2010-06-22 Qualcomm Incorporated Reference signal generation for multiple communication systems
JP5525262B2 (ja) * 2007-11-28 2014-06-18 パナソニック株式会社 復調装置及び受信装置、並びに復調方法
US9207337B2 (en) * 2007-12-12 2015-12-08 Westerngeco L.L.C. Systems and methods for seismic data acquisition employing clock source selection in seismic nodes
WO2009118588A1 (en) * 2008-03-26 2009-10-01 Freescale Semiconductor, Inc. Clock signal generating arrangement for a communication device
TWI399927B (zh) * 2010-05-31 2013-06-21 Uniband Electronic Corp 具載波頻率補償及晶體振盪頻率補償之頻率合成器
US8279014B2 (en) * 2011-01-07 2012-10-02 Uniband Electronic Corp. Frequency synthesizer with built-in carrier and crystal oscillation frequency offset cancellation
KR20120081353A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 동기 회로

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237272A (ja) * 1992-10-19 1994-08-23 Nec Corp 受信機
JPH06252798A (ja) * 1993-03-01 1994-09-09 Matsushita Electric Ind Co Ltd 携帯無線電話
JPH0897744A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
WO1997040580A1 (en) * 1996-04-22 1997-10-30 Motorola Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
JPH09321694A (ja) * 1996-05-30 1997-12-12 Saitama Nippon Denki Kk 間欠受信装置
JPH1132359A (ja) * 1997-07-09 1999-02-02 Kokusai Electric Co Ltd ページャ
WO1999013581A1 (de) * 1997-09-10 1999-03-18 Siemens Aktiengesellschaft Schaltung zum erzeugen eines signals mit einstellbarer frequenz
JP2000244351A (ja) * 1999-02-19 2000-09-08 Fujitsu Ltd 受信制御装置及びその方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744477B2 (ja) * 1988-07-15 1995-05-15 日本電気株式会社 小型デジタル無線受信機
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
JPH10190568A (ja) * 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 無線受信装置
US6029061A (en) * 1997-03-11 2000-02-22 Lucent Technologies Inc. Power saving scheme for a digital wireless communications terminal
US5950120A (en) * 1997-06-17 1999-09-07 Lsi Logic Corporation Apparatus and method for shutdown of wireless communications mobile station with multiple clocks

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237272A (ja) * 1992-10-19 1994-08-23 Nec Corp 受信機
JPH06252798A (ja) * 1993-03-01 1994-09-09 Matsushita Electric Ind Co Ltd 携帯無線電話
JPH0897744A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
WO1997040580A1 (en) * 1996-04-22 1997-10-30 Motorola Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
JPH09321694A (ja) * 1996-05-30 1997-12-12 Saitama Nippon Denki Kk 間欠受信装置
JPH1132359A (ja) * 1997-07-09 1999-02-02 Kokusai Electric Co Ltd ページャ
WO1999013581A1 (de) * 1997-09-10 1999-03-18 Siemens Aktiengesellschaft Schaltung zum erzeugen eines signals mit einstellbarer frequenz
JP2000244351A (ja) * 1999-02-19 2000-09-08 Fujitsu Ltd 受信制御装置及びその方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526700A (ja) * 2004-03-05 2007-09-13 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 分数周波数シンセサイザ
JP4648380B2 (ja) * 2004-03-05 2011-03-09 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 分数周波数シンセサイザ
JP2008547345A (ja) * 2005-06-29 2008-12-25 エヌエックスピー ビー ヴィ 適合性の基準周波数補正による同期方式
JP4826968B2 (ja) * 2005-06-29 2011-11-30 エスティー‐エリクソン、ソシエテ、アノニム 適合性の基準周波数補正による同期方式
JP2007037123A (ja) * 2005-07-26 2007-02-08 Integrant Technologies Inc 自動周波数制御ループ回路
JP2010541353A (ja) * 2007-10-01 2010-12-24 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 多出力周波数シンセサイザにおける周波数制御のための装置と方法
JP2013168990A (ja) * 2007-10-01 2013-08-29 Telefon Ab L M Ericsson 多出力周波数シンセサイザにおける周波数制御のための装置と方法
WO2013183534A1 (ja) * 2012-06-05 2013-12-12 住友電気工業株式会社 無線送信機、及び信号処理装置

Also Published As

Publication number Publication date
DE60035187D1 (de) 2007-07-26
US6876874B2 (en) 2005-04-05
US20020010010A1 (en) 2002-01-24
EP1168634B1 (fr) 2007-06-13
EP1168634A1 (fr) 2002-01-02
DE60035187T2 (de) 2008-02-14

Similar Documents

Publication Publication Date Title
JP2002050963A (ja) デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置
US6125266A (en) Dual band architectures for mobile stations having transmitter linearization feedback
JP3200184B2 (ja) 無線装置用のシンセサイザ
JP5256535B2 (ja) 位相同期ループ回路
USRE41583E1 (en) Frequency-stabilized transceiver configuration
JP5105688B2 (ja) 共通基準発振器を用いたマルチモード無線通信装置
JP2002135157A (ja) マルチバンド携帯無線端末
CN102273066B (zh) 具有两点调制和自适应延迟匹配的数字锁相回路
JP2004516692A (ja) Ｐｌｌロック時間を低減するための方法および装置
JP2013051569A (ja) 高周波信号処理装置および無線通信システム
JP2007088657A (ja) Ｆｍトランスミッタ
JP2007096694A (ja) Ｆｍトランスミッタ
US6564039B1 (en) Frequency generation circuit and method of operating a tranceiver
US7502435B2 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
JP3672189B2 (ja) 無線信号受信装置及び復調処理回路
JP2929965B2 (ja) 無線通信端局
JP3309904B2 (ja) 無線用送受信機
US20060234649A1 (en) Mobile communication device
US10958279B1 (en) Partitioned digital-to-analog converter system
JP3203119B2 (ja) 周波数シンセサイザ回路
GB2373113A (en) Improvements in or relating to fast frequency-hopping synthesisers
JP2005033234A (ja) 無線機
JPH06152510A (ja) ディジタル携帯電話
JP2003018231A (ja) デジタル変調送信機
JP2003051757A (ja) 無線回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426