JP4826968B2 - 適合性の基準周波数補正による同期方式 - Google Patents
適合性の基準周波数補正による同期方式 Download PDFInfo
- Publication number
- JP4826968B2 JP4826968B2 JP2008519054A JP2008519054A JP4826968B2 JP 4826968 B2 JP4826968 B2 JP 4826968B2 JP 2008519054 A JP2008519054 A JP 2008519054A JP 2008519054 A JP2008519054 A JP 2008519054A JP 4826968 B2 JP4826968 B2 JP 4826968B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- synchronization
- reference frequency
- signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 71
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 238000003786 synthesis reaction Methods 0.000 claims abstract 3
- 238000012545 processing Methods 0.000 claims description 26
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000003595 spectral effect Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 abstract description 15
- 238000010168 coupling process Methods 0.000 abstract description 15
- 238000005859 coupling reaction Methods 0.000 abstract description 15
- 238000004891 communication Methods 0.000 abstract description 8
- 230000008859 change Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008672 reprogramming Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
A=fC−fH
fC=(N.k)*(1−σ−1)*(fref+ε)
fH=(N.k)*fref
fC=(N.k)*(fref+ε)
一般に、fC=(N.k)*(1−σ)*fE
同期の場合、fC=fref*(N.k)
fref*(N.k)=(N.k)*(1−σ)*(fref+ε)
fref=(1−σ)*(fref+ε)
Claims (29)
- 同期情報に対する出力信号の同期を提供するための同期装置であって、
前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
前記信号生成手段は、チャンネル制御情報によりプログラムされて、所定の公称分割比を設定し、
前記補正制御情報は、前記信号生成手段に供給されて、前記信号生成手段のための周波数補正分割比が設定される、
ことを特徴とする同期装置。 - 前記制御手段は、前記補正制御情報および前記チャンネル制御情報を設定するためのプログラミングインターフェースに接続されている、ことを特徴とする請求項1に記載の装置。
- 前記基準周波数は、受信器のチャンネル変換信号の基準であり、前記公称分割比は、前記チャンネル変換信号のチャンネル周波数と公称基準周波数との比から得られる、ことを特徴とする請求項1または請求項2に記載の装置。
- 前記信号生成手段は、位相ロックループ装置または直接デジタル合成装置を備える、ことを特徴とする請求項1乃至請求項3のいずれかに記載の装置。
- 前記基準周波数を生成するための基準発振器をさらに備える、ことを特徴とする請求項1乃至請求項4のいずれかに記載の装置。
- 前記基準発振器は、制御されない固定周波数発振器である、ことを特徴とする請求項5に記載の装置。
- 同期情報に対する出力信号の同期を提供するための同期装置であって、
前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
前記基準周波数を生成するための基準発振器をさらに備え、前記基準発振器は、制御されない固定周波数発振器である、ことを特徴とする同期装置。 - 前記固定周波数発振器は、水晶発振器である、ことを特徴とする請求項7に記載の装置。
- 前記固定周波数発振器は、MEMS発振器である、ことを特徴とする請求項7に記載の装置。
- 前記補正制御情報は、受信または送信チャンネルから独立した周波数補正加数と、独立変換因数との少なくとも1つを含む、ことを特徴とする請求項1乃至請求項9のいずれかに記載の装置。
- 前記周波数変換手段は、乗算手段と、分割手段との直列の組合せを備える、ことを特徴とする請求項10に記載の装置。
- 同期情報に対する出力信号の同期を提供するための同期装置であって、
前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
前記補正制御情報は、受信または送信チャンネルから独立した周波数補正加数と、独立変換因数との少なくとも1つを含み、
前記周波数変換手段は、乗算手段と、分割手段との直列の組合せを備える、ことを特徴とする装置。 - 前記乗算手段は、前記基準周波数を、前記補正制御情報から得られた前記周波数補正加数に基づき決定された乗算因数と、独立変換因数とにより乗算するように構成されており、
前記分割手段は、乗算された前記基準周波数を、前記独立変換因数に基づき決定された分割因数により分割するように構成されている、ことを特徴とする請求項12に記載の装置。 - 前記制御手段は、前記独立変換因数を設定して、前記乗算因数の整数値を得るように構成されている、ことを特徴とする請求項13に記載の装置。
- 前記制御手段は、前記独立変換因数を設定して、前記分割因数の整数値を得るように構成されている、ことを特徴とする請求項13に記載の装置。
- 前記独立変換因数は、前記装置にハードウェア組み込み(hardwired)されている、ことを特徴とする請求項10乃至請求項13のいずれかに記載の装置。
- 前記周波数変換手段は、前記周波数変換手段の出力信号のスペクトル組成を制限するためのフィルタ手段を備える、ことを特徴とする請求項1乃至請求項16のいずれかに記載の装置。
- 同期情報に対する出力信号の同期を提供するための同期装置であって、
前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
前記周波数変換手段は、前記周波数変換手段の出力信号のスペクトル組成を制限するためのフィルタ手段を備える、ことを特徴とする装置。 - 前記基準周波数または前記周波数変換手段の出力のいずれかを、前記同期装置の出力またはベースバンド処理ユニットに供給するためのスイッチング手段をさらに備える、ことを特徴とする請求項1乃至請求項18のいずれかに記載の装置。
- 前記出力信号は、ベースバンド処理ユニットに供給される、ことを特徴とする請求項1乃至請求項18のいずれかに記載の装置。
- 前記ベースバンド処理ユニットは、周波数オフセットに基づき前記同期誤差を計算するための計算手段を備える、ことを特徴とする請求項19または請求項20に記載の装置。
- 同期情報に対する同期装置の出力信号の同期を提供するための同期方法であって、
前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するステップと、
前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するステップと、
前記補正制御情報を、前記変換するステップにおいて使用し、前記基準周波数を、前記補正制御情報に基づいて、前記補正された基準周波数に変換するステップと、
変換信号を生成する信号生成手段に前記基準周波数を供給するステップであって、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるステップと、
前記基準周波数を、ベースバンド処理ユニットに、前記ベースバンド処理ユニットの初期動作フェーズの間に供給するステップと、
前記基準周波数が補正された後、前記出力信号を、前記ベースバンド処理ユニットに供給するステップと、
を備えることを特徴とする方法。 - 前記信号生成手段は、位相ロックループ装置または直接デジタル合成装置を備え、
チャンネル制御情報が用いられて、前記位相ロックループ装置または前記直接デジタル合成における所定の公称分割比が設定される、ことを特徴とする請求項22に記載の方法。 - 請求項1乃至請求項21のいずれかに記載の同期装置を備えることを特徴とする受信デバイス。
- 請求項1乃至請求項21のいずれかに記載の同期装置を備えることを特徴とするトランシーバデバイス。
- 請求項1乃至請求項21のいずれかに記載の同期装置を備えることを特徴とするワイヤレス電子デバイス。
- 請求項22または請求項23に記載の同期方法が使用されることを特徴とする受信デバイス。
- 請求項22または請求項23に記載の同期方法が使用されることを特徴とするトランシーバデバイス。
- 請求項22または請求項23に記載の同期方法が使用されることを特徴とするワイヤレス電子デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05105781 | 2005-06-29 | ||
EP05105781.8 | 2005-06-29 | ||
PCT/IB2006/052085 WO2007000712A1 (en) | 2005-06-29 | 2006-06-26 | Synchronization scheme with adaptive reference frequency correction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008547345A JP2008547345A (ja) | 2008-12-25 |
JP4826968B2 true JP4826968B2 (ja) | 2011-11-30 |
Family
ID=37075160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008519054A Active JP4826968B2 (ja) | 2005-06-29 | 2006-06-26 | 適合性の基準周波数補正による同期方式 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8004322B2 (ja) |
EP (1) | EP1900138B1 (ja) |
JP (1) | JP4826968B2 (ja) |
CN (1) | CN101213783B (ja) |
AT (1) | ATE449483T1 (ja) |
DE (1) | DE602006010553D1 (ja) |
WO (1) | WO2007000712A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602006010553D1 (de) * | 2005-06-29 | 2009-12-31 | Nxp Bv | Synchronisationsschema mit adaptiver referenzfrequenzkorrektur |
WO2009118588A1 (en) * | 2008-03-26 | 2009-10-01 | Freescale Semiconductor, Inc. | Clock signal generating arrangement for a communication device |
JP4894822B2 (ja) * | 2008-07-04 | 2012-03-14 | 株式会社豊田自動織機 | 周波数補正システム及び受信機 |
US7994829B2 (en) * | 2009-10-16 | 2011-08-09 | Realtek Semiconductor Corp. | Fast lock-in all-digital phase-locked loop with extended tracking range |
WO2011088610A1 (en) * | 2010-01-19 | 2011-07-28 | Integrated Device Technologies, Inc | Method and circuit for displayport video clock recovery |
US8330644B2 (en) * | 2010-07-14 | 2012-12-11 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Expandable and reconfigurable instrument node arrays |
US8279014B2 (en) * | 2011-01-07 | 2012-10-02 | Uniband Electronic Corp. | Frequency synthesizer with built-in carrier and crystal oscillation frequency offset cancellation |
KR102021159B1 (ko) * | 2011-08-12 | 2019-09-11 | 닛산 가가쿠 가부시키가이샤 | 트리시클릭 헤테로시클릭 화합물 및 jak 저해제 |
US8791762B2 (en) | 2011-10-13 | 2014-07-29 | Sand 9, Inc. | Method and apparatus for managing arbitrary frequencies |
US10122407B2 (en) * | 2014-07-25 | 2018-11-06 | Allen-Vanguard Corporation | System and method for ultra wideband radio frequency scanning and signal generation |
CN105375921A (zh) * | 2014-08-27 | 2016-03-02 | 硅谷实验室公司 | 使用基于mems的振荡器的准确频率控制 |
US11121740B2 (en) | 2014-09-05 | 2021-09-14 | Momentum Dynamics Corporation | Near field, full duplex data link for resonant induction wireless charging |
EP3189532A4 (en) | 2014-09-05 | 2018-12-05 | Momentum Dynamics Corporation | Near field, full duplex data link for use in static and dynamic resonant induction wireless charging |
US10826565B2 (en) | 2014-09-05 | 2020-11-03 | Momentum Dynamics Corporation | Near field, full duplex data link for resonant induction wireless charging |
CN104601317B (zh) * | 2014-12-31 | 2017-12-26 | 南京大全自动化科技有限公司 | 一种fpga的同步时钟装置及其控制方法 |
US9954542B1 (en) * | 2017-02-01 | 2018-04-24 | Apple Inc. | Digital linearization technique for charge pump based fractional phased-locked loop |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121159A (en) * | 1970-11-06 | 1978-10-17 | Siemens Aktiengesellschaft | Method for the synchronization of a transmission path |
GB2155711B (en) * | 1984-03-13 | 1987-10-14 | Alcatel Thomson Faisceaux | Ultrahigh frequency active filter |
JPS6335017A (ja) * | 1986-07-30 | 1988-02-15 | Japan Radio Co Ltd | 無線周波数安定化装置 |
JPS6410748A (en) * | 1987-07-02 | 1989-01-13 | Fujitsu Ltd | Frequency error forcive correction circuit |
JPH06197140A (ja) * | 1992-10-28 | 1994-07-15 | Hitachi Ltd | ディジタル復調回路 |
JPH10285068A (ja) * | 1997-04-08 | 1998-10-23 | Fujitsu Ltd | 無線受信機および無線送受信機 |
JP2002050963A (ja) * | 2000-06-28 | 2002-02-15 | Stmicroelectronics Nv | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 |
JP2003069426A (ja) * | 2001-08-23 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザー |
JP2005079981A (ja) * | 2003-09-01 | 2005-03-24 | Sony Corp | 受信機 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69405095T2 (de) * | 1993-04-20 | 1997-12-11 | Rca Thomson Licensing Corp | Phasenregelkreis mit detektion der fehlerkonsistenz |
US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
US6178216B1 (en) * | 1997-05-21 | 2001-01-23 | Samsung Electronics Co., Ltd. | Digital phase locked loop circuit and method therefor |
US5856766A (en) * | 1997-06-30 | 1999-01-05 | Motorola Inc. | Communication device with a frequency compensating synthesizer and method of providing same |
US7221921B2 (en) * | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
JP3439670B2 (ja) * | 1998-10-15 | 2003-08-25 | 富士通株式会社 | 階層型dll回路を利用したタイミングクロック発生回路 |
US6181195B1 (en) * | 1998-12-23 | 2001-01-30 | Xerox Corporation | Impedance transport circuit |
US6463266B1 (en) * | 1999-08-10 | 2002-10-08 | Broadcom Corporation | Radio frequency control for communications systems |
US6259328B1 (en) * | 1999-12-17 | 2001-07-10 | Network Equipment Technologies, Inc. | Method and system for managing reference signals for network clock synchronization |
JP4608153B2 (ja) * | 2001-09-10 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | チャージポンプ電流補正回路 |
US6856791B2 (en) | 2002-03-14 | 2005-02-15 | Ericsson Inc. | Direct automatic frequency control method and apparatus |
US6989698B2 (en) * | 2002-08-26 | 2006-01-24 | Integrant Technologies Inc. | Charge pump circuit for compensating mismatch of output currents |
CA2442876C (en) * | 2002-09-30 | 2007-01-09 | Vcom Inc. | Timesliced discrete-time phase locked loop |
US7768360B2 (en) * | 2002-10-15 | 2010-08-03 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US20060267194A1 (en) * | 2002-10-15 | 2006-11-30 | Sehat Sutardja | Integrated circuit package with air gap |
US7760039B2 (en) * | 2002-10-15 | 2010-07-20 | Marvell World Trade Ltd. | Crystal oscillator emulator |
US6744292B2 (en) * | 2002-10-25 | 2004-06-01 | Exar Corporation | Loop filter capacitor multiplication in a charge pump circuit |
US7064617B2 (en) * | 2003-05-02 | 2006-06-20 | Silicon Laboratories Inc. | Method and apparatus for temperature compensation |
US7176738B1 (en) * | 2003-11-20 | 2007-02-13 | Integrated Device Technology, Inc. | Method and apparatus for clock generation |
US7176733B2 (en) * | 2003-12-11 | 2007-02-13 | Mosaid Technologies, Inc. | High output impedance charge pump for PLL/DLL |
US7161401B2 (en) * | 2004-02-27 | 2007-01-09 | Broadcom Corporation | Wide output-range charge pump with active biasing current |
US7130225B1 (en) * | 2004-03-03 | 2006-10-31 | Atheros Communications, Inc. | Charge pump with large bypass capacitors |
US7102400B1 (en) * | 2004-08-30 | 2006-09-05 | Sitel Semiconductor B.V. | Phase locked loop charge pump and method of operation |
US7141936B2 (en) * | 2004-11-10 | 2006-11-28 | Xerox Corporation | Driving circuit for light emitting diode |
DE602006010553D1 (de) * | 2005-06-29 | 2009-12-31 | Nxp Bv | Synchronisationsschema mit adaptiver referenzfrequenzkorrektur |
US7483678B2 (en) * | 2005-09-27 | 2009-01-27 | Skyworks Solutions, Inc. | Single chip GSM/EDGE transceiver architecture with closed loop power control |
US8014476B2 (en) * | 2005-11-07 | 2011-09-06 | Qualcomm, Incorporated | Wireless device with a non-compensated crystal oscillator |
US7626462B1 (en) * | 2006-05-02 | 2009-12-01 | Rf Micro Devices, Inc. | Fractional-N based digital AFC system with a translational PLL transmitter |
US7671648B2 (en) * | 2006-10-27 | 2010-03-02 | Micron Technology, Inc. | System and method for an accuracy-enhanced DLL during a measure initialization mode |
US7977984B1 (en) * | 2007-10-13 | 2011-07-12 | Altera Corporation | High-speed charge pump circuits |
US8018269B2 (en) * | 2007-11-13 | 2011-09-13 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
KR100956770B1 (ko) * | 2007-12-10 | 2010-05-12 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
US7847602B2 (en) * | 2008-12-05 | 2010-12-07 | Taitien Electronics Co., Ltd. | Digitally controlled frequency generator |
US8198927B2 (en) * | 2010-02-01 | 2012-06-12 | Analog Devices, Inc. | High speed charge pump |
-
2006
- 2006-06-26 DE DE602006010553T patent/DE602006010553D1/de active Active
- 2006-06-26 JP JP2008519054A patent/JP4826968B2/ja active Active
- 2006-06-26 WO PCT/IB2006/052085 patent/WO2007000712A1/en active Application Filing
- 2006-06-26 CN CN2006800239923A patent/CN101213783B/zh active Active
- 2006-06-26 AT AT06765866T patent/ATE449483T1/de not_active IP Right Cessation
- 2006-06-26 EP EP06765866A patent/EP1900138B1/en active Active
- 2006-06-26 US US11/993,625 patent/US8004322B2/en active Active
-
2011
- 2011-06-17 US US13/163,486 patent/US8400195B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121159A (en) * | 1970-11-06 | 1978-10-17 | Siemens Aktiengesellschaft | Method for the synchronization of a transmission path |
GB2155711B (en) * | 1984-03-13 | 1987-10-14 | Alcatel Thomson Faisceaux | Ultrahigh frequency active filter |
JPS6335017A (ja) * | 1986-07-30 | 1988-02-15 | Japan Radio Co Ltd | 無線周波数安定化装置 |
JPS6410748A (en) * | 1987-07-02 | 1989-01-13 | Fujitsu Ltd | Frequency error forcive correction circuit |
JPH06197140A (ja) * | 1992-10-28 | 1994-07-15 | Hitachi Ltd | ディジタル復調回路 |
JPH10285068A (ja) * | 1997-04-08 | 1998-10-23 | Fujitsu Ltd | 無線受信機および無線送受信機 |
JP2002050963A (ja) * | 2000-06-28 | 2002-02-15 | Stmicroelectronics Nv | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 |
JP2003069426A (ja) * | 2001-08-23 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザー |
JP2005079981A (ja) * | 2003-09-01 | 2005-03-24 | Sony Corp | 受信機 |
Also Published As
Publication number | Publication date |
---|---|
JP2008547345A (ja) | 2008-12-25 |
US8400195B2 (en) | 2013-03-19 |
EP1900138B1 (en) | 2009-11-18 |
DE602006010553D1 (de) | 2009-12-31 |
US20100156481A1 (en) | 2010-06-24 |
CN101213783A (zh) | 2008-07-02 |
US20110248754A1 (en) | 2011-10-13 |
US8004322B2 (en) | 2011-08-23 |
EP1900138A1 (en) | 2008-03-19 |
WO2007000712A1 (en) | 2007-01-04 |
ATE449483T1 (de) | 2009-12-15 |
CN101213783B (zh) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4826968B2 (ja) | 適合性の基準周波数補正による同期方式 | |
EP2055003B1 (en) | Reference signal generation for multiple communication systems | |
CN101272142B (zh) | 频率合成器 | |
EP2713510B1 (en) | Hybrid AFC using DCXO and RF PLL | |
US5493700A (en) | Automatic frequency control apparatus | |
US7062240B2 (en) | Automatic frequency control processing in multi-channel receivers | |
CN102273066B (zh) | 具有两点调制和自适应延迟匹配的数字锁相回路 | |
US7626462B1 (en) | Fractional-N based digital AFC system with a translational PLL transmitter | |
US20020054627A1 (en) | Synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device | |
US7248658B2 (en) | Method and circuit for deriving a second clock signal from a first clock signal | |
KR20070013483A (ko) | 자동 주파수 제어 루프 회로 | |
WO1995006362A1 (en) | Frequency reference compensation | |
JP3698543B2 (ja) | 無線受信機、無線送受信機及び無線受信機用回路 | |
WO2005122407A1 (en) | Synchronization scheme with coupled frequency dividers | |
GB2455717A (en) | Frequency synthesis in a wireless basestation | |
GB2373113A (en) | Improvements in or relating to fast frequency-hopping synthesisers | |
AU7217801A (en) | Method and circuit for deriving a second clock signal from a first clock signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4826968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |