JP4826968B2 - 適合性の基準周波数補正による同期方式 - Google Patents

適合性の基準周波数補正による同期方式 Download PDF

Info

Publication number
JP4826968B2
JP4826968B2 JP2008519054A JP2008519054A JP4826968B2 JP 4826968 B2 JP4826968 B2 JP 4826968B2 JP 2008519054 A JP2008519054 A JP 2008519054A JP 2008519054 A JP2008519054 A JP 2008519054A JP 4826968 B2 JP4826968 B2 JP 4826968B2
Authority
JP
Japan
Prior art keywords
frequency
synchronization
reference frequency
signal
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008519054A
Other languages
English (en)
Other versions
JP2008547345A (ja
Inventor
マルクス、ノイマン
Original Assignee
エスティー‐エリクソン、ソシエテ、アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスティー‐エリクソン、ソシエテ、アノニム filed Critical エスティー‐エリクソン、ソシエテ、アノニム
Publication of JP2008547345A publication Critical patent/JP2008547345A/ja
Application granted granted Critical
Publication of JP4826968B2 publication Critical patent/JP4826968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02Automatic frequency control
    • H03J7/04Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

本発明は、例えば移動体端末における基準周波数の同期に使用される、基準信号に対する出力信号の同期を提供するための方法および装置に関する。
無線通信デバイスは、正しく機能するために、安定した動作周波数の生成を必要とする。典型的には、安定性は、基準発振器として水晶発振器を使用し、基準周波数を供給することによって得られてきた。特に、無線端末の局部発振器は、基準周波数に位相ロックされている。しかし、水晶発振器は、無線端末の周波数安定の要件を満たすために十分に一定した周波数を、単独で供給することはできない。特に、水晶発振器の出力周波数は、温度に応じて変化する。加えて、基準発振器の制御パスにおける非直線性が、周波数ずれを発生する可能性がある。
また、無線端末は、無線トランシーバの動作周波数を相手局(例えば基地局)チャンネル周波数に対して正確に揃える(center)するために、周波数補正を必要とするであろう。また、周波数ずれが、端末の移動により生じるドップラーシフトに起因して、または相手局(例えば基地局)での周波数オフセットに起因して、発生し得る。周波数補正は、自動周波数制御(AFC:automatic frequency control)機構を用いて達成され、この機構は、無線トランシーバの動作周波数と、相手局(例えば基地局)チャンネル周波数との間の誤差を決定し、補正信号を水晶発振器に印加して基準周波数を変更し、無線端末の周波数を相手局(例えば基地局)に対して同期させる。周波数誤差は、典型的にはベースバンド回路で得られ、この回路では、誤差はデジタル表現に基づいている。デジタル−アナログ変換器(DAC:Digital-to-Analog-Converter)を用いて、アナログ制御信号が得られる。このアナログ制御信号は、バラクターダイオードに印加され、バラクターダイオードは、印加された電圧に依存してそのキャパシタンスを変化させ、よって、共振回路を形成するキャパシタンスが変化した際に、水晶発振器の周波数が変化する。いくつかの抵抗器およびキャパシタからなる広範囲な減結合回路網を用いて、適切な、特に低雑音の性能が得られる。
この従来技術の解決策は、追加の費用および空間、ならびに低下した信頼性という不利益を有する。
その上、このアナログ制御回路は、一般に、直線的制御特性を持たない。
国際特許出願第03/079548号の文献では、未補正の基準発振器の基準周波数に基づき局部発振器周波数を生成する分数N−PLL(phase lock loop)回路の分割比を変更することによって、未補正の基準発振器に基づき正確な局部発振器周波数を生成する方法が提案されている。しかし、この解決策では、例えばプロトコルタイミングの処理や、含まれるデジタル−アナログ変換器(DAC)およびアナログ−デジタル変換器(ADC)のサンプリングに必要とされる正確な基準周波数を、移動体デバイスにおいて提供することができない。
さらに、米国特許第5856766号の文献では、正確な局部発振器周波数が、未補正の基準周波数に基づく装置によって、両方を、局部発振器の初期周波数誤差を含む情報が供給される分数N−PLLに結合し、分数分割比を適合させて、局部発振器の周波数誤差を最小化することにより得られている。さらに、混合または処理周波数が、正確な局部発振器に基づくさらなる整数PLLを設けることによって得られている。この解決策は、上述したような、正確な基準周波数自体は生成されないという、同様の問題をもたらす。
よって、既知の周波数追跡機構は、対応する制御回路を必要とし、これは、費用と空間を伴い、あるいは、正確な基準周波数を有するどのようなベースバンドまたはどのような出力も供給しない。
本発明の目的は、基準周波数発振器用のどのような追加の追跡または制御回路も必要とせずに、正確な基準周波数を生成することができる、改善された同期方式、方法および装置を提供することである。
この目的は、請求項1に記載の同期装置および請求項21に記載の同期方法によって達成される。
よって、基準周波数の同期は、基準周波数をその正確な周波数値に変換するために使用される周波数誤差情報を、周波数変換ユニット向けにも、使用することによって達成され、周波数変換ユニットは、この情報に基づき、基準発振器の未補正の基準周波数を正確な基準周波数に変換する。周波数誤差から得られた補正制御情報によって制御される周波数変換ユニットを設けることにより、周波数変換ユニットを用いて、出力信号の周波数調整または追跡機能を提供することができ、よって、基準発振器自体の周波数は、変更する必要がない。その結果、周波数調整および/または追跡のための外部制御手段は、設ける必要がない。
その上、周波数変換ユニットを、どのような信号生成手段、例えば位相ロックループ装置、からも独立して設けることが可能なことにより、厳密な直線的制御特性が得られる。位相ロックループ装置の電圧制御発振器VCOに導入されるどのような変調も、出力信号である正確な基準周波数への影響を持たず、それは、装置が減結合を実現するからである。
加えて、補正制御情報は、実際に使用される無線チャンネルから独立しており、よって、新しいチャンネルに切り替えた後でも、高速な同期を得ることができる。同じ周波数分割器オフセットは、受信チャンネルの他に、送信チャンネルにも適用可能である。そして、正確な基準周波数は、送信セクションが提供される場合に、送信信号を生成するための基準となる。
正確な基準周波数は、PLL装置の出力信号からは得られないため、PLL装置は、正確な基準周波数が必要とされる場合に、アクティブである必要はない。これは、スタンバイ時間を増加させる減少した電流消費を達成できる、という点で有利である。
同期誤差は、出力信号と、信号生成手段によって生成された変換信号との間の同期誤差に基づき決定してもよい。あるいは、同期誤差は、出力信号と同期情報との間の同期誤差に基づき決定してもよい。
未補正の基準周波数を生成するために使用される基準発振器は、水晶またはMEM(Micro-Electro-Mechanical System)発振器であってもよく、制御可能でない固定周波数発振器であってもよい。所定の公称分割比を、対応する通信システムによって定義される公称チャンネル周波数と、公称基準周波数との比から得ることができる。
さらに、制御手段は、チャンネル制御情報および補正制御情報を設定するためのプログラミングインターフェースに接続してもよい。周波数の変更は、よって、プログラミングインターフェースを用いて、位相ロックループ装置および周波数変換手段を再プログラミングすることにより達成できる。
補正制御情報は、送信チャンネルから独立した周波数補正加数と、送信チャンネルから独立した独立変換因数とを含んでもよい。次いで、周波数変換手段は、基準周波数を、周波数補正加数に基づき決定された乗算因数と、変換因数とにより乗算するための乗算手段と、乗算された基準周波数を、独立変換因数に基づき決定された分割因数により分割するための分割手段との直列の組合せを備えてもよい。加えて、周波数変換手段は、分割手段の出力のスペクトル組成を制限するためのフィルタ手段を備えてもよい。これにより、周波数変換手段の出力信号のスペクトル純度を、高めることができる。
乗算手段は、例えば、一種の分数N−PLL、整数PLL、または他の種類の乗算手段であってもよい。
分割手段は、一種の整数分割器、分数N分割器、整数分割器、または他の種類の分割手段であってもよい。
制御手段は、独立変換因数を設定して、乗算因数の整数値を得るように構成してもよい。あるいは、制御手段は、独立変換因数を設定して、分割因数の整数値を得るように構成してもよい。上述のプログラミング選択肢の代替として、独立変換因数を、装置にハードウェア組み込み(hardwired)してもよく、これにより、そのプログラミングが必要とされない。
加えて、未補正の基準周波数または周波数変換手段の出力のいずれかを、同期装置の出力に接続するためのスイッチング手段を設けてもよい。これにより、同期手順の初期起動において、未補正の基準周波数を、スイッチング手段によって、アクティブ化および初期化のために制御ユニットに対してスイッチしてもよい。
例として、周波数オフセットに基づき同期誤差を計算するための計算手段を備えるベースバンド処理ユニットに、出力信号を供給してもよい。同期は、よって、ベースバンド処理ユニットでの周波数オフセットを計算し、周波数補正加数を、これに基づく次のステップ向けに、例えばプログラミングインターフェースを介して設定することにより達成することができる。
さらなる有利な変更は、従属請求項において定義される。
発明を実施するための形態
本発明を、これより、好適な実施形態に基づき、添付の図面を参照して説明する。
これより、好適な実施形態を、セルラーネットワークにより発せられた同期情報または同期信号への移動体端末の同期に基づき説明する。
図1は、好適な実施形態の基礎となる同期機構を示す概略ブロック図を示している。移動体端末または移動体ユーザ装置における基準周波数の同期は、位相ロックループ(PLL:phase locked loop)回路30の分割器8の制御情報から、周波数変換ユニット90に対するさらなる制御情報を得ることにより達成される。PLL回路30には、未補正の基準発振器信号Bが供給される。位相ロックループ回路30向けの、この未補正の基準発振器信号Bは、周波数制御の手段または回路を持たない簡素な水晶発振器2によって生成される。分割器8および周波数変換ユニット90の設定ならびに構成は、制御ユニットまたは機構40によって行なわれる。これは、ユーザ装置が、その生成された基準周波数frefを、対応する受信ユニット50によってセルラーネットワークから受信された周波数情報(N.k)*frefすなわち周波数補正または同期情報に対して同期することを可能にする、特定のシーケンスに従うものであり、受信ユニット50には、位相ロックループ回路30によって生成された信号が、例えば混合または他の同期受信目的で供給されている。
受信ユニット50は、デジタル受信信号DRSを生成し、この信号は、その後のユニット(図示せず)によってさらに処理される。図1に示されるように、水晶発振器2によって生成された基準発振器信号Bの未補正の基準周波数は、周波数誤差εを有し、周波数誤差εは、同期された出力信号Dにおいては、制御ユニット40によって周波数変換ユニット90で設定された対応する結果としての周波数変換因数により、補正されている。これにより、同期または補正された正確な基準周波数frefを有する出力信号Dを、水晶発振器2自体のどのような調整も必要とせずに得ることができる。ここで、水晶発振器2は、固定周波数を生成する任意の適切な基準発振器で置き換えてもよいことに留意すべきである。
以下、上述の同期機構を、0Hzの中間周波数(IF)を有するスーパーヘテロダイン(superheterodyne (superhet))受信機である、いわゆる「ゼロIFレシーバ」装置に基づき、より詳細に説明する。これは、受信された高周波または無線周波数(RF)信号が、例えば対応する周波数変換回路によって、ベースバンド周波数に直接変換されることを意味する。しかし、提案された同期機構の原理は、他のレシーバアーキテクチャ、例えば非ゼロIFを使用する他のスーパーヘット(superhet)原理などにも適用可能であることに留意すべきである。
図面においては、好適な実施形態の説明に関係する接続または制御線のみを、それぞれ、対応する符号によって示し、表すものとする。
図2によると、ネットワークにより発せられた同期情報を受信し、これに同期するための装置が提案される。これを達成するために、同期信号Hが、アンテナ1によって受信され、その後の受信装置10によってベースバンド周波数に変換され、その後のベースバンド処理ユニット20において、復号および評価される。周波数変換のために、ミキサ12が、接続されたアンテナ1に続いて、受信装置10内に配置されている。ミキサ12の後に、変換された受信信号のバンド制限のためのローパスフィルタ13と、変換された受信信号をデジタルの受信信号に変換するためのアナログ−デジタル変換器14とが続く。ミキサ12向けの変換信号Cは、位相ロックループ装置30の一部である接続された電圧制御発振器7によって生成される。位相ロックループ装置30は、PLL分割器8、例えば分数N周波数分割器と、位相周波数比較器5と、ループフィルタ6とをさらに備える。
加えて、基準水晶発振器2が、未補正の基準周波数を有する基準発振器信号Bを生成する機能を果たし、基準発振器信号Bは、位相周波数比較器5に供給される位相比較周波数として使用される。位相ロックループ装置30は、周波数分割信号Eの周波数を、安定状態が到達された際に、基準発振器信号Bの未補正の基準周波数と合流させる機能を果たす。
基準水晶発振器2は、周波数変更または周波数追跡それぞれのために、どのような制御回路も必要としない。ここで、必要とされる正確な基準周波数は、frefで示され、その絶対的な精度は、それぞれの通信システムによって事前定義されている。対照的に、基準水晶発振器2の基準発振器信号Bの未補正の基準周波数は、正確な基準周波数frefから、基準周波数誤差εだけずれる。
好適な実施形態によると、周波数変換ユニット90が、水晶発振器2の出力に接続されている。周波数変換ユニット90は、基準発振器信号Bの未補正の基準周波数を、周波数変換ユニット90の出力信号Dの補正された周波数に変換する。この変換は、結果として生じる周波数変換因数(κ)により決定される。
Figure 0004826968
ここで、fは、出力信号Dの補正された周波数を示し、fは、基準発振器信号Bの未補正の基準周波数を示す。以下、同様に、f[インデックス信号名]である全ての符号は、信号の周波数を示すものとする。周波数変換ユニット90は、結合乗算器91と、結合分割器92と、出力信号フィルタ93との直列の組合せから成る。結合乗算器91は、基準発振器信号Bを、変換された周波数信号Iに変換する。そして、結合分割器92は、その後の出力信号フィルタ93との組合せにおいて、変換された周波数信号Iを、周波数変換ユニット90の出力信号Dに変換する。
出力信号フィルタ93の機能は、結合分割器92の出力信号のスペクトル組成を制限すること、および雑音帯域幅を制限することである。よって、周波数変換ユニット90の出力信号Dのスペクトル純度が、拡張される。出力信号フィルタ93のフィルタ特性は、バンドパスまたはローパス特性であってもよい。
PLL分割器8の分割因数は、2つの論理分割比、公称分割比N.kおよび補正分割比(1−σ)の組合せである。特に、公称分割比N.kは、受信信号の移動体無線チャンネル周波数の、公称基準周波数に対する比から得ることができる。これに対して、補正分割比(1−σ)、特に周波数補正加数σ)を用いて、電圧制御発振器7のための必要な正確な周波数が得られる。周波数分割信号Eと変換信号Cの間の、この周波数関係は、次のように表すことができる。
Figure 0004826968
最後にプログラムされたインデックス付き基準指示子周波数補正加数σ−1は、次のステップ向けの周波数補正加数σ+1から区別するために、かつ両者を時間的な関係に置くために使用される。
加えて、結合乗算器91の周波数乗算因数μは、次の式{2}に従い、独立変換因数ρによって補足された上述の補正分割比(1−σ)から成る。
Figure 0004826968
結合分割器92の周波数分割因数ζは、上述の独立変換因数ρから成り、因数ρも、結合乗算器91のプログラミングの一部である。これは、次の式{3}によって表される。
Figure 0004826968
分割比すなわち変換因数N.k、(1−σ)、およびρは、プログラミングインターフェース11によって設定され、プログラミングインターフェース11は、制御接続Fを介してPLL分割器8に接続されて、公称分割比N.kをプログラムし、他の制御接続Gを介してPLL分割器8および結合乗算器91に接続されて、周波数補正加数σをプログラムし、さらなる制御接続Kを介して結合乗算器91および結合分割器92に接続されて、独立変換因数ρをプログラムする。プログラミングインターフェース11の設定手順は、ベースバンド処理ユニット20内に配置された無線コントローラ16によって制御される。
さらに、選択スイッチ3が、プログラミングインターフェース11によって制御される。選択スイッチ3は、基準水晶発振器2の基準発振器信号Bまたは周波数変換ユニット90の出力信号Dのいずれかを、ベースバンド処理ユニット20に、特にベースバンド処理ユニット20に設けられたベースバンド受信器4に接続する。
ベースバンド受信器4は、受信装置10のアナログ−デジタル変換器14から、デジタル受信データを受信して、後処理および復号を行なう。周波数オフセット計算器15が、ベースバンド受信器4に接続され、ベースバンド受信器4では、最初にネットワークによって発せられた同期情報が復号される。周波数オフセット計算器15は、公称分割比N.kの最後の設定に基づき、周波数オフセット情報Aを計算する。
数学的に、周波数オフセット情報Aは、同期情報Hの周波数fと、ベースバンド周波数の変換のためにミキサ12に印加される変換信号Cの周波数fとの間の差に対応する。これは、次のように表すことができる。
A=f−f
=(N.k)*(1−σ−1)*(fref+ε)
=(N.k)*fref
Figure 0004826968
電圧制御発振器7によって生成された変換信号Cを達成し、その正確な周波数に維持するために、PLL分割器8の分割因数の周波数補正加数σが、得られた周波数オフセット情報Aに基づき連続して追跡される。
この連続的に追跡された周波数補正加数σは、結合乗算器91においても更新されるので、基準発振器信号Bの未補正の基準周波数が、例えば温度変化を原因としてドリフトした場合でも、生成された出力信号Dは、正確な基準周波数を持つ。
図2に示される状況は、装置への電源をスイッチオンした直後の状態に対応する。同期プロセスの最初に、その基準周波数誤差εを有する基準水晶発振器2の基準発振器信号Bの未補正の基準周波数が、選択スイッチ3を介してベースバンド処理ユニット20に接続され、これにより、ベースバンド処理ユニット20は、起動することができる。これは、ベースバンド処理ユニット20の無線コントローラ16が初期化される前には、周波数変換ユニット90は出力信号Dを供給しないため、必要とされる。
その後、PLL分割器8の公称分割比N.kは、制御接続Fを介して、チャンネル制御情報としてプログラムされ、PLL分割器8および結合乗算器91の周波数補正加数σは、制御接続Gを介してゼロにプログラムされ(すなわちσ=0)、結合乗算器91および結合分割器92の独立変換因数ρは、その一定値にプログラムされる。これにより、位相ロックループ装置30の安定状態において、信号B,DおよびEの周波数は、全て、値fref+εに等しくなる。
ミキサ12での周波数変換に必要とされる変換信号Cは、基準発振器信号Bの未補正の基準周波数から得られ、基準発振器信号Bは、ブロック5,6,7および8から成る位相ロックループ装置30を用いて、公称分割比N.kと、PLL分割器8の補正分割比(1−σ)とによって乗算されており、一方で、最後にプログラムされた周波数補正加数σ−1は、ゼロに設定され、従って、補正分割比(1−σ−1)は1となる。よって、変換信号Cの周波数は、次のようになる。
=(N.k)*(fref+ε)
ベースバンド処理ユニット20の周波数オフセット計算器15で得られた周波数誤差情報Aは、(N.k)*εとなる。これは、公称分割比(N.k)によって乗算された基準水晶発振器2での基準周波数誤差εに対応する。
周波数乗算因数μ、特に独立変換因数ρに対する寄与因子は、周波数乗算因数μが結果として整数となるように、選択することができる。
あるいは、結果として生じる周波数変換因数κ、特に独立変換因数ρは、結果として生じる周波数変換因数κが整数となるように選択することができる。
一般的に、独立変換因数ρは、必ずしもプログラムする必要はない。独立変換因数ρは、ハードウェア組み込み(hardwired)とすることもできる。
原理的な機能性として、独立変換因数ρは、どのような有理数または無理数とすることもできる。例えば、独立変換因数ρを、「1」よりも著しく大きく選択して、周波数変換ユニット90によって生成された雑音およびスパー(spur)に関する、出力信号の最良の性能を得ることができる。
好適な実施形態に係る装置の最終的な目標は、周波数変換ユニット90の出力信号Dの補正された基準周波数、よってベースバンド処理ユニット20に転送される周波数が、正確な基準周波数と完全に一致すること、すなわち、出力信号Dの周波数が、frefとなることである。
さらに、ミキサ12が、正確な公称変換周波数によって動作し、よって、変換信号Cの周波数が、fref*(N.k)となることが達成されるであろう。信号CおよびB=Eは、PLL分割器8の分割比(N.k)*(1−σ)によってリンクされることに鑑みると、変換信号Cの周波数は、(N.k)*(1−σ)*(fref+ε)となる。
これは、信号Cの同期が強制される場合に、次のような式をもたらす。
一般に、f=(N.k)*(1−σ)*f
同期の場合、f=fref*(N.k)
ref*(N.k)=(N.k)*(1−σ)*(fref+ε)
ref=(1−σ)*(fref+ε)
Figure 0004826968
上述の式{6}および{7}では、出力信号Dの正確な基準周波数の生成および維持に必要とされる、最後にプログラムされた周波数補正加数σ−1から周波数誤差εへの計算、および周波数誤差εから次のステップの周波数補正加数σ+1への計算が、公称分割比N.kに依存せず、よって、選択された移動体無線チャンネルに依存しない、という点が有利である。これは、移動体無線チャンネルが変化する間でさえも、周波数補正加数σを再プログラムすることなしに、同期を維持できることを意味する。
分割の全ての乗法的な組合せ、すなわち、PLL分割器8および結合乗算器91でのような乗算比は、論理的かつソフトウェアプログラムされた表現のみに関するものでもよいことに留意すべきである。これは、これらの構成要素が、1つの分数分割比を有する1つの分数N分割器(ブロック8)または乗算器(ブロック91)として物理的に実現されてもよいことを意味する。
図3は、同期が到達された状況における、図2のブロック図を示している。これは、完全な装置が、出力信号Dの正確な基準周波数を生成することを意味し、この出力信号Dは、スイッチ3を介して、ベースバンド処理ユニット20、および場合によっては、この正確な基準周波数を必要とするいくつかの他の構成要素、例えばGPSユニットに供給される。また、変換信号Cも、その正確な周波数にある。
最終的な目標に関して上述したように、ベースバンド処理ユニット20において、式{5}を用いて基準周波数誤差εを得ることができる。従って、周波数オフセット情報Aは、式{5}を用いて処理され、これは、公称分割比N.kが、設定された無線チャンネルによって知られており、かつ最後にプログラムされた周波数補正加数σ−1が、最後のプログラミングから知られており、よって実際の周波数オフセット情報Aが生じた条件に対して有効である、ということによる。ここで、σ−1は、初期状態において0か、または前の設定から知られているかのどちらかである。よって、PLL分割器8の次のステップおよびその後のステップに対する周波数補正加数σ+1は、式{6}に従いプログラムまたは設定することができる。
位相ロックループ装置30が、その安定状態に達した後、変換信号Cの周波数は、ミキサ12の正確な変換周波数に対応する値fref*(N.k)と、正確に一致する。変換信号Cの周波数が、2つの成分(N.k)*frefおよび(N.k)*εを含むため、周波数オフセット情報Aに対応する2つ目の成分は、よって、この段階でゼロ値に達し、すなわち、(N.k)*ε=0となる。プログラミングインターフェース11は、選択スイッチ3を制御して、周波数変換ユニット90の出力信号Dを、ベースバンド処理ユニット20に接続する。これは、正確な基準周波数frefが、受信装置10およびベースバンド処理ユニット20において、基準発振器信号Bの未補正の基準周波数の基準周波数誤差εから独立して使用されることを意味する。
例えば、移動体端末内での温度変化により、基準周波数誤差εは、経時的に変化する。よって、動作中に、周波数オフセット計算器15の周波数オフセット情報Aは、一時的にゼロからずれる可能性がある。このずれに応じて、周波数補正加数σの再プログラミングが、PLL分割器8および結合乗算器91において行われて、周波数オフセット情報Aをゼロに設定し、これは、任意の基準周波数誤差εを補償するための基準周波数追跡機能に対応する。
好適な実施形態の説明においては、ネットワークにより発せられ、移動体端末によって受信された同期情報の、相手局(例えば基地局)での周波数オフセットによるドップラー効果および周波数誤差によって生じ得る、どのような一時的変化も、未補正の基準周波数の変化から区別することはできず、基準周波数誤差εで表されるものとみなされる。
この装置の利点は、周波数補正加数が得られた後、位相ロックループ装置30および受信ユニット50によって構成されたRFセクションが、出力信号Dの正確な基準周波数の生成に対してもはやアクティブである必要がない、ということである。これは、周波数誤差εが著しく変化しない限り有効である。このことは、電流すなわち電力の節約に役立ち、よって、スタンバイ時間の増加に役立つ。
この装置のさらなる利点は、電圧制御発振器7を、周波数変化を出力信号Dに結合または伝達することなしに変調できることである。
図4は、図2に係る初期状態から図3に係る同期状態への変化すなわち移行手順に関する概略フロー図を示している。特に、図4は、移動体端末の動作の間に基準周波数が追跡される方法を示している。
ステップS100において、移動体端末がスイッチオンされ、基準周波数同期が行われる。次に、ステップS101において、選択スイッチ3が、基準水晶発振器2の基準発振器信号Bを、ベースバンド処理ユニット20に接続し、これをアクティブ化する。続いて、ステップS102において、最初に、PLL分割器8が、公称分割比N.kに設定すなわちプログラムされ、0に等しい周波数補正加数(σ)を有する補正分割比(1−σ)が、PLL分割器8および結合乗算器91に設定され、独立変換因数ρが、結合乗算器91および結合分割器92に設定される。ステップS103において、選択スイッチ3がスイッチされ、ここで、周波数変換ユニット90の出力信号Dを、ベースバンド処理ユニット20に接続し、出力信号Dの周波数は、この時点で、基準水晶発振器2の基準発振器信号Bの未補正の基準周波数と一致している。ステップS104において、電圧制御発振器7は、ミキサ12向けの変換信号Cを生成し、変換信号Cは、この初期の時点ではまだ誤差を有する。
ステップS105において、周波数誤差情報Aが、周波数誤差計算器15によって生成される。以下の決定ステップS106において、周波数オフセット情報Aがゼロかどうかが調べられる。周波数オフセット情報Aがゼロである場合、手順は、ステップS110にジャンプし、そこで、同期された動作状態が取られ、ステップS111で行われた決定に依存する条件による待ち時間が、開始される。詳細および以下のステップは、フロー図の他の分岐の説明で与えられる。
ステップS106において、周波数オフセット情報Aが、ゼロに等しくないと決定された場合、ステップS107に進む。ステップS107に示されるように、基準発振器信号Bの未補正の基準周波数の基準周波数誤差εを、周波数オフセット計算器15において式{5}を適用して得られた周波数オフセット情報Aを評価することによって、得ることができる。
ステップS108において、次の同期ステップで必要とされる周波数補正加数σ+1が、式{6}を用いて決定され、PLL分割器8および結合乗算器91において設定される。次いで、ステップS109において、電圧制御発振器7が、変換信号Cの周波数を、ミキサ12の正確な変換周波数に変更し、周波数変換ユニット90は、正確な基準周波数を有する出力信号Dを生成する。その結果、続くステップS110において、同期動作状態に入る。
続く決定ステップS111において、RFセクション(位相ロックループ装置30および受信ユニット50)の動作が、次の待ち時間に対して必要かどうかが調べられる。必要である場合、待ち時間は、ステップS113において開始され、待ち時間の後に、手順は、ステップS105に戻る。
ステップS111において、RFセクションの動作が必要でないと決定された場合、ステップS112にてRFセクションがスイッチオフされ、次のステップは、S113であり、このステップは、待ち時間を開始する。待ち時間が経過した後、ステップS114において、新たな同期が要求されるかどうかの決定が行なわれる。必要とされない場合、手順はステップS113に戻り、新たな待ちサイクルが開始される。新たな同期が求められる場合、ステップS115にてRFセクションがスイッチオンされ、手順はステップS105に戻る。
概して、本発明は、同調素子フィルタや減結合回路などの、基準水晶発振回路での周波数追跡用の物理的な個別のアナログ回路を、不要とすることができるという利点を提供し、これは、費用および空間の節約をもたらす。
その上、補正制御情報が生成された後、RFセクションをスイッチオフできるという利点がある。
さらなる利点は、出力信号が、電圧制御発振器7から減結合されることである。よって、出力信号としての、出力信号Dの正確な基準周波数のスペクトルの質に対して、どのような影響を持つこともなく、電圧制御発振器7を変調することができる。
最後に、図2、図3および図4で示された上述の好適な実施形態は、周波数補正加数σが、設定された移動体無線周波数チャンネルから独立しており、受信器または送信器としての動作から独立している、という利点を提供する。
要約すると、同期情報または同期信号Hに対する出力信号Dの同期を提供するための装置および方法が説明された。ここで、同期は、位相ロックループ装置30または直接デジタル合成装置などの信号生成手段をその正確な周波数へと制御する補正制御情報を、未補正の基準周波数を正しいすなわち正確な基準周波数に変換する周波数変換ユニット90に結合することを提供することにより達成される。これにより、どのような周波数制御のための手段も持たない簡素な水晶発振器2によって供給される未補正の基準周波数を、無線通信装置において使用することができる。このことは、正確な基準周波数を有する出力信号Dを生成する、提案された装置および方法によって達成され、出力信号Dは、ベースバンド処理ユニット20の内部で使用され、その上、外部デバイスに供給することもできる。さらに、本装置および方法により、変換信号Cを、その正確な周波数で生成し、変換信号Cは、受信装置10において、特にミキサ12で使用される。位相ロックループ装置30および周波数変換ユニット90の設定は、ユーザ装置がその基準周波数を、通信ネットワークによって発せられた受信された周波数補正情報に対して同期することを可能にする、所定のシーケンスで行うことができる。
本発明は、上述の好適な実施形態および概略化された実施形態に限定されず、例えば、端末デバイスまたは他のデバイスにて得られたクロック周波数、基準周波数または他の制御周波数が、ネットワークからの同期情報放送から得られ、またはこれに含まれ、あるいは他の通信媒体によって利用可能にされた比較周波数に対して同期される、スーパーヘテロダイン受信機などの、どのような受信および/または受信−送信装置においても適用できることに留意すべきである。位相ロックループ装置30の代わりとして、例えば直接デジタル合成装置などの、他の信号生成手段を使用して変換信号Cを生成することもできる。ここで、また、先のステップにおいて、チャンネル制御情報を用いて、未補正の変換信号Cが生成される。後のステップにおいて、チャンネル制御情報を補正制御情報と共に用いて、正確な変換信号Cの生成が得られる。
同期誤差は、必ずしも、ベースバンド周波数に変換するためにミキサ12に印加された、同期情報Hの周波数fと、変換信号Cの周波数fとの間の差から得る必要はない。代わりの選択肢として、同期は、同期情報Hの周波数fと出力信号Dの周波数fとの比較から得てもよい。
さらなる代わりの選択肢として、同期は、同期情報Hの周波数fと基準発振器信号Bの周波数fとの比較から得てもよい。
本発明を実施するための具体的な例は、移動体通信用グローバルシステム(GSM:Global System for Mobile communication)、ユニバーサル移動体通信システム(UMTS:Universal Mobile Communications System)、符号分割多重アクセス(CDMA:Code Division Multiple Access)システム、IEEE802.11、IEEE802.15、IEEE802.16に規定されたものなどのワイヤレスネットワーク、デジタル拡張コードレス電話(DECT:Digital Enhanced Cordless Telephone)システム、Bluetoothシステム、および/または他の任意の無線通信規格で使用するための端末デバイスである。好適な実施形態は、よって、添付の特許請求の範囲内で変更可能である。
図1は、本発明に係る同期方式の概略ブロック図を示している。 図2は、装置をスイッチオンした直後の状況にある、好適な実施形態に係る同期機構を有する移動体端末の概略ブロック図を示している。 図3は、同期状態が達成された後の状況にある図2の移動体端末を示している。 図4は、図2に示される初期状態から図3に示される同期状態への移行手順に関するフロー図を示している。

Claims (29)

  1. 同期情報に対する出力信号の同期を提供するための同期装置であって、
    記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
    記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
    記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
    記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに
    前記信号生成手段は、チャンネル制御情報によりプログラムされて、所定の公称分割比を設定し、
    前記補正制御情報は、前記信号生成手段に供給されて、前記信号生成手段のための周波数補正分割比が設定される、
    ことを特徴とする同期装置。
  2. 前記制御手段は、前記補正制御情報および前記チャンネル制御情報を設定するためのプログラミングインターフェースに接続されている、ことを特徴とする請求項に記載の装置。
  3. 前記基準周波数は、受信器のチャンネル変換信号の基準であり、前記公称分割比は、前記チャンネル変換信号のチャンネル周波数と公称基準周波数との比から得られる、ことを特徴とする請求項または請求項に記載の装置。
  4. 前記信号生成手段は、位相ロックループ装置または直接デジタル合成装置を備える、ことを特徴とする請求項1乃至請求項のいずれかに記載の装置。
  5. 前記基準周波数を生成するための基準発振器をさらに備える、ことを特徴とする請求項1乃至請求項のいずれかに記載の装置。
  6. 前記基準発振器は、制御されない固定周波数発振器である、ことを特徴とする請求項に記載の装置。
  7. 同期情報に対する出力信号の同期を提供するための同期装置であって、
    前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
    前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
    前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
    前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
    前記基準周波数を生成するための基準発振器をさらに備え、前記基準発振器は、制御されない固定周波数発振器である、ことを特徴とする同期装置。
  8. 前記固定周波数発振器は、水晶発振器である、ことを特徴とする請求項7に記載の装置。
  9. 前記固定周波数発振器は、MEMS発振器である、ことを特徴とする請求項7に記載の装置。
  10. 前記補正制御情報は、受信または送信チャンネルから独立した周波数補正加数と、独立変換因数との少なくとも1つを含む、ことを特徴とする請求項1乃至請求項9のいずれかに記載の装置。
  11. 前記周波数変換手段は、乗算手段と、分割手段との直列の組合せを備える、ことを特徴とする請求項10に記載の装置。
  12. 同期情報に対する出力信号の同期を提供するための同期装置であって、
    前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
    前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
    前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
    前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
    前記補正制御情報は、受信または送信チャンネルから独立した周波数補正加数と、独立変換因数との少なくとも1つを含み、
    前記周波数変換手段は、乗算手段と、分割手段との直列の組合せを備える、ことを特徴とする装置。
  13. 前記乗算手段は、前記基準周波数を、前記補正制御情報から得られた前記周波数補正加数に基づき決定された乗算因数と、独立変換因数とにより乗算するように構成されており、
    前記分割手段は、乗算された前記基準周波数を、前記独立変換因数に基づき決定された分割因数により分割するように構成されている、ことを特徴とする請求項12に記載の装置。
  14. 前記制御手段は、前記独立変換因数を設定して、前記乗算因数の整数値を得るように構成されている、ことを特徴とする請求項13に記載の装置。
  15. 前記制御手段は、前記独立変換因数を設定して、前記分割因数の整数値を得るように構成されている、ことを特徴とする請求項13に記載の装置。
  16. 前記独立変換因数は、前記装置にハードウェア組み込み(hardwired)されている、ことを特徴とする請求項10乃至請求項13のいずれかに記載の装置。
  17. 前記周波数変換手段は、前記周波数変換手段の出力信号のスペクトル組成を制限するためのフィルタ手段を備える、ことを特徴とする請求項1乃至請求項16のいずれかに記載の装置。
  18. 同期情報に対する出力信号の同期を提供するための同期装置であって、
    前記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するための周波数変換手段と、
    前記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するための制御手段と、を備え、
    前記制御手段は、前記補正制御情報を、前記周波数変換手段に供給し、前記基準周波数が、前記補正制御情報に基づいて、前記補正された基準周波数に変換され、
    前記基準周波数が供給され、変換信号を生成する信号生成手段をさらに備え、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるとともに、
    前記周波数変換手段は、前記周波数変換手段の出力信号のスペクトル組成を制限するためのフィルタ手段を備える、ことを特徴とする装置。
  19. 前記基準周波数または前記周波数変換手段の出力のいずれかを、前記同期装置の出力またはベースバンド処理ユニットに供給するためのスイッチング手段をさらに備える、ことを特徴とする請求項1乃至請求項18のいずれかに記載の装置。
  20. 前記出力信号は、ベースバンド処理ユニットに供給される、ことを特徴とする請求項1乃至請求項18のいずれかに記載の装置。
  21. 前記ベースバンド処理ユニットは、周波数オフセットに基づき前記同期誤差を計算するための計算手段を備える、ことを特徴とする請求項19または請求項20に記載の装置。
  22. 同期情報に対する同期装置の出力信号の同期を提供するための同期方法であって、
    記同期情報を処理するために使用される基準周波数を、補正された基準周波数に変換するステップと、
    記同期情報に対する、決定された前記同期装置の同期誤差に基づき、補正制御情報を生成するステップと、
    記補正制御情報を、前記変換するステップにおいて使用し、前記基準周波数を、前記補正制御情報に基づいて、前記補正された基準周波数に変換するステップと、
    換信号を生成する信号生成手段に前記基準周波数を供給するステップであって、前記変換信号は、前記基準周波数と前記補正制御情報から得られ、前記同期誤差は、前記変換信号の周波数と前記同期情報の周波数との間の誤差に対応する周波数オフセット情報を算出することにより決定されるステップと、
    前記基準周波数を、ベースバンド処理ユニットに、前記ベースバンド処理ユニットの初期動作フェーズの間に供給するステップと、
    前記基準周波数が補正された後、前記出力信号を、前記ベースバンド処理ユニットに供給するステップと、
    を備えることを特徴とする方法。
  23. 前記信号生成手段は、位相ロックループ装置または直接デジタル合成装置を備え、
    チャンネル制御情報が用いられて、前記位相ロックループ装置または前記直接デジタル合成における所定の公称分割比が設定される、ことを特徴とする請求項22に記載の方法。
  24. 請求項1乃至請求項21のいずれかに記載の同期装置を備えることを特徴とする受信デバイス。
  25. 請求項1乃至請求項21のいずれかに記載の同期装置を備えることを特徴とするトランシーバデバイス。
  26. 請求項1乃至請求項21のいずれかに記載の同期装置を備えることを特徴とするワイヤレス電子デバイス。
  27. 請求項22または請求項23に記載の同期方法が使用されることを特徴とする受信デバイス。
  28. 請求項22または請求項23に記載の同期方法が使用されることを特徴とするトランシーバデバイス。
  29. 請求項22または請求項23に記載の同期方法が使用されることを特徴とするワイヤレス電子デバイス。
JP2008519054A 2005-06-29 2006-06-26 適合性の基準周波数補正による同期方式 Active JP4826968B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05105781 2005-06-29
EP05105781.8 2005-06-29
PCT/IB2006/052085 WO2007000712A1 (en) 2005-06-29 2006-06-26 Synchronization scheme with adaptive reference frequency correction

Publications (2)

Publication Number Publication Date
JP2008547345A JP2008547345A (ja) 2008-12-25
JP4826968B2 true JP4826968B2 (ja) 2011-11-30

Family

ID=37075160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519054A Active JP4826968B2 (ja) 2005-06-29 2006-06-26 適合性の基準周波数補正による同期方式

Country Status (7)

Country Link
US (2) US8004322B2 (ja)
EP (1) EP1900138B1 (ja)
JP (1) JP4826968B2 (ja)
CN (1) CN101213783B (ja)
AT (1) ATE449483T1 (ja)
DE (1) DE602006010553D1 (ja)
WO (1) WO2007000712A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602006010553D1 (de) * 2005-06-29 2009-12-31 Nxp Bv Synchronisationsschema mit adaptiver referenzfrequenzkorrektur
WO2009118588A1 (en) * 2008-03-26 2009-10-01 Freescale Semiconductor, Inc. Clock signal generating arrangement for a communication device
JP4894822B2 (ja) * 2008-07-04 2012-03-14 株式会社豊田自動織機 周波数補正システム及び受信機
US7994829B2 (en) * 2009-10-16 2011-08-09 Realtek Semiconductor Corp. Fast lock-in all-digital phase-locked loop with extended tracking range
WO2011088610A1 (en) * 2010-01-19 2011-07-28 Integrated Device Technologies, Inc Method and circuit for displayport video clock recovery
US8330644B2 (en) * 2010-07-14 2012-12-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Expandable and reconfigurable instrument node arrays
US8279014B2 (en) * 2011-01-07 2012-10-02 Uniband Electronic Corp. Frequency synthesizer with built-in carrier and crystal oscillation frequency offset cancellation
KR102021159B1 (ko) * 2011-08-12 2019-09-11 닛산 가가쿠 가부시키가이샤 트리시클릭 헤테로시클릭 화합물 및 jak 저해제
US8791762B2 (en) 2011-10-13 2014-07-29 Sand 9, Inc. Method and apparatus for managing arbitrary frequencies
US10122407B2 (en) * 2014-07-25 2018-11-06 Allen-Vanguard Corporation System and method for ultra wideband radio frequency scanning and signal generation
CN105375921A (zh) * 2014-08-27 2016-03-02 硅谷实验室公司 使用基于mems的振荡器的准确频率控制
US11121740B2 (en) 2014-09-05 2021-09-14 Momentum Dynamics Corporation Near field, full duplex data link for resonant induction wireless charging
EP3189532A4 (en) 2014-09-05 2018-12-05 Momentum Dynamics Corporation Near field, full duplex data link for use in static and dynamic resonant induction wireless charging
US10826565B2 (en) 2014-09-05 2020-11-03 Momentum Dynamics Corporation Near field, full duplex data link for resonant induction wireless charging
CN104601317B (zh) * 2014-12-31 2017-12-26 南京大全自动化科技有限公司 一种fpga的同步时钟装置及其控制方法
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121159A (en) * 1970-11-06 1978-10-17 Siemens Aktiengesellschaft Method for the synchronization of a transmission path
GB2155711B (en) * 1984-03-13 1987-10-14 Alcatel Thomson Faisceaux Ultrahigh frequency active filter
JPS6335017A (ja) * 1986-07-30 1988-02-15 Japan Radio Co Ltd 無線周波数安定化装置
JPS6410748A (en) * 1987-07-02 1989-01-13 Fujitsu Ltd Frequency error forcive correction circuit
JPH06197140A (ja) * 1992-10-28 1994-07-15 Hitachi Ltd ディジタル復調回路
JPH10285068A (ja) * 1997-04-08 1998-10-23 Fujitsu Ltd 無線受信機および無線送受信機
JP2002050963A (ja) * 2000-06-28 2002-02-15 Stmicroelectronics Nv デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
JP2005079981A (ja) * 2003-09-01 2005-03-24 Sony Corp 受信機

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69405095T2 (de) * 1993-04-20 1997-12-11 Rca Thomson Licensing Corp Phasenregelkreis mit detektion der fehlerkonsistenz
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US6178216B1 (en) * 1997-05-21 2001-01-23 Samsung Electronics Co., Ltd. Digital phase locked loop circuit and method therefor
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
JP3439670B2 (ja) * 1998-10-15 2003-08-25 富士通株式会社 階層型dll回路を利用したタイミングクロック発生回路
US6181195B1 (en) * 1998-12-23 2001-01-30 Xerox Corporation Impedance transport circuit
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
JP4608153B2 (ja) * 2001-09-10 2011-01-05 ルネサスエレクトロニクス株式会社 チャージポンプ電流補正回路
US6856791B2 (en) 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
CA2442876C (en) * 2002-09-30 2007-01-09 Vcom Inc. Timesliced discrete-time phase locked loop
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US20060267194A1 (en) * 2002-10-15 2006-11-30 Sehat Sutardja Integrated circuit package with air gap
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US6744292B2 (en) * 2002-10-25 2004-06-01 Exar Corporation Loop filter capacitor multiplication in a charge pump circuit
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US7176738B1 (en) * 2003-11-20 2007-02-13 Integrated Device Technology, Inc. Method and apparatus for clock generation
US7176733B2 (en) * 2003-12-11 2007-02-13 Mosaid Technologies, Inc. High output impedance charge pump for PLL/DLL
US7161401B2 (en) * 2004-02-27 2007-01-09 Broadcom Corporation Wide output-range charge pump with active biasing current
US7130225B1 (en) * 2004-03-03 2006-10-31 Atheros Communications, Inc. Charge pump with large bypass capacitors
US7102400B1 (en) * 2004-08-30 2006-09-05 Sitel Semiconductor B.V. Phase locked loop charge pump and method of operation
US7141936B2 (en) * 2004-11-10 2006-11-28 Xerox Corporation Driving circuit for light emitting diode
DE602006010553D1 (de) * 2005-06-29 2009-12-31 Nxp Bv Synchronisationsschema mit adaptiver referenzfrequenzkorrektur
US7483678B2 (en) * 2005-09-27 2009-01-27 Skyworks Solutions, Inc. Single chip GSM/EDGE transceiver architecture with closed loop power control
US8014476B2 (en) * 2005-11-07 2011-09-06 Qualcomm, Incorporated Wireless device with a non-compensated crystal oscillator
US7626462B1 (en) * 2006-05-02 2009-12-01 Rf Micro Devices, Inc. Fractional-N based digital AFC system with a translational PLL transmitter
US7671648B2 (en) * 2006-10-27 2010-03-02 Micron Technology, Inc. System and method for an accuracy-enhanced DLL during a measure initialization mode
US7977984B1 (en) * 2007-10-13 2011-07-12 Altera Corporation High-speed charge pump circuits
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
KR100956770B1 (ko) * 2007-12-10 2010-05-12 주식회사 하이닉스반도체 Dll 회로 및 그 제어 방법
US7847602B2 (en) * 2008-12-05 2010-12-07 Taitien Electronics Co., Ltd. Digitally controlled frequency generator
US8198927B2 (en) * 2010-02-01 2012-06-12 Analog Devices, Inc. High speed charge pump

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121159A (en) * 1970-11-06 1978-10-17 Siemens Aktiengesellschaft Method for the synchronization of a transmission path
GB2155711B (en) * 1984-03-13 1987-10-14 Alcatel Thomson Faisceaux Ultrahigh frequency active filter
JPS6335017A (ja) * 1986-07-30 1988-02-15 Japan Radio Co Ltd 無線周波数安定化装置
JPS6410748A (en) * 1987-07-02 1989-01-13 Fujitsu Ltd Frequency error forcive correction circuit
JPH06197140A (ja) * 1992-10-28 1994-07-15 Hitachi Ltd ディジタル復調回路
JPH10285068A (ja) * 1997-04-08 1998-10-23 Fujitsu Ltd 無線受信機および無線送受信機
JP2002050963A (ja) * 2000-06-28 2002-02-15 Stmicroelectronics Nv デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
JP2005079981A (ja) * 2003-09-01 2005-03-24 Sony Corp 受信機

Also Published As

Publication number Publication date
JP2008547345A (ja) 2008-12-25
US8400195B2 (en) 2013-03-19
EP1900138B1 (en) 2009-11-18
DE602006010553D1 (de) 2009-12-31
US20100156481A1 (en) 2010-06-24
CN101213783A (zh) 2008-07-02
US20110248754A1 (en) 2011-10-13
US8004322B2 (en) 2011-08-23
EP1900138A1 (en) 2008-03-19
WO2007000712A1 (en) 2007-01-04
ATE449483T1 (de) 2009-12-15
CN101213783B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4826968B2 (ja) 適合性の基準周波数補正による同期方式
EP2055003B1 (en) Reference signal generation for multiple communication systems
CN101272142B (zh) 频率合成器
EP2713510B1 (en) Hybrid AFC using DCXO and RF PLL
US5493700A (en) Automatic frequency control apparatus
US7062240B2 (en) Automatic frequency control processing in multi-channel receivers
CN102273066B (zh) 具有两点调制和自适应延迟匹配的数字锁相回路
US7626462B1 (en) Fractional-N based digital AFC system with a translational PLL transmitter
US20020054627A1 (en) Synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device
US7248658B2 (en) Method and circuit for deriving a second clock signal from a first clock signal
KR20070013483A (ko) 자동 주파수 제어 루프 회로
WO1995006362A1 (en) Frequency reference compensation
JP3698543B2 (ja) 無線受信機、無線送受信機及び無線受信機用回路
WO2005122407A1 (en) Synchronization scheme with coupled frequency dividers
GB2455717A (en) Frequency synthesis in a wireless basestation
GB2373113A (en) Improvements in or relating to fast frequency-hopping synthesisers
AU7217801A (en) Method and circuit for deriving a second clock signal from a first clock signal

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250