CN101213783B - 采用自适应参考频率校正的同步方案 - Google Patents

采用自适应参考频率校正的同步方案 Download PDF

Info

Publication number
CN101213783B
CN101213783B CN2006800239923A CN200680023992A CN101213783B CN 101213783 B CN101213783 B CN 101213783B CN 2006800239923 A CN2006800239923 A CN 2006800239923A CN 200680023992 A CN200680023992 A CN 200680023992A CN 101213783 B CN101213783 B CN 101213783B
Authority
CN
China
Prior art keywords
frequency
reference frequency
control information
equipment according
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800239923A
Other languages
English (en)
Other versions
CN101213783A (zh
Inventor
马库斯·诺伊曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian Ericsson Ltd i L
Italian Radio Co ltd
ST Ericsson SA
TDK Electronics AG
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101213783A publication Critical patent/CN101213783A/zh
Application granted granted Critical
Publication of CN101213783B publication Critical patent/CN101213783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02Automatic frequency control
    • H03J7/04Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Abstract

本发明涉及用于提供输出信号至同步信息的同步的设备和方法。通过将对锁相环设置(30)或直接数字合成设置等信号产生装置控制到其精确频率的校正控制信息与将未校正参考频率转换到校正或精确参考频率的频率转换单元(90)连接,实现了同步。从而可以由简单晶振(2)提供信号产生装置(30)的未校正参考频率,而无需任何频率控制装置。可以按照预定顺序进行信号产生装置(30)和频率转换单元(90)的设置,这使用户设备能够将其参考频率与接收到的由通信网络发射的频率校正信息同步。

Description

采用自适应参考频率校正的同步方案
技术领域
本发明涉及一种将输出信号与参考信号同步的方法和设备,例如用于移动终端中的参考频率同步。
背景技术
无线电通信设备需要产生稳定的工作频率,以进行正确操作。典型的是通过使用晶振作为参考振荡器来提供参考频率,获得稳定性。具体而言,无线电终端的本地振荡器是相位锁定到参考频率的。但是,晶振无法独立地提供足够恒定的频率来满足无线电终端的频率稳定性要求。尤其是晶振的输出频率会随温度而变化。此外,参考振荡器的控制路径中的非线性性会引起频偏。
无线电终端也需要频率校正,以使无线电收发机的工作频率精确地位于相应站点(例如,基站)信道频率的中心。由于终端运动引起的多普勒频移,或由于相应站点(例如,基站)处的频率偏置,也会发生频偏。这是使用自动频率控制(AFC)机制实现的,其确定无线电收发机工作频率与相应站点(例如,基站)信道频率之间的误差,并向晶振施加校正信号,改变参考频率,以使无线电终端的频率与相应站点(例如,基站)同步。频率误差典型地在基带电路中获得,并且是基于数字表征的。数字至模拟转换器(DAC)用于获得模拟控制信号。该模拟控制信号施加至变容二极管,变容二极管根据施加的电压,改变其电容,从而当构成谐振电路的电容改变时,晶振的频率改变。包括多个电阻器和电容器的广延去耦网络用于获得适当的、尤其是低噪声的操作性能。
该现有技术解决方案具有需要额外成本和空间并且可靠性降低等缺点。
此外,该模拟控制电路典型地具有非线性控制特性。
文献WO 03/079548中提出了如下方法:通过改变Fractional-N-PLL(锁相环)电路的分频比率,基于未校正的参考振荡器,产生精确的本地振荡器频率,其中Fractional-N-PLL(锁相环)电路用于基于未校正的参考振荡器的参考频率,产生本地振荡器频率。但是,该解决方案无法在移动设备中提供例如协议定时处理和包括的数字至模拟转换器(DAC)和模拟至数字转换器(ADC)的采样所需的精确参考频率。
此外,在文献US5856766中,一种设备通过与Fractional-N-PLL连接,基于未校正的参考频率,获得精确的本地振荡器频率,其中包含有本地振荡器的初始频率误差的信息提供给Fractional-N-PLL,以调整分数分频比率,最小化本地振荡器的频率误差。基于精确的本地振荡器,通过提供另一整数PLL,进行进一步的混频或频率处理。该解决方案也导致了如上所述的相同问题,即未产生精确参考频率本身。
由此可见,现有的频率跟踪机制需要涉及到成本和空间问题的相应控制电路,或者无法提供具有精确参考频率的任何基带或任何输出。
发明内容
本发明的目的是提供一种改进的同步方案、方法和设备,利用本发明方案,可以产生精确参考频率,而不需要任何针对参考频率振荡器的附加跟踪或控制电路。
本发明目的由权利要求1所述的同步设备和权利要求21所述的同步方法实现。
因此,利用频率误差信息来实现参考频率的同步,该频率误差信息用于将参考频率转换为其精确频率值,并用于频率转换单元,该频率转换单元基于该信息,将参考振荡器的未校正参考频率转换为精确参考频率。由于提供了根据频率误差而导出的校正控制信息所控制的频率转换单元,可以使用该频率转换单元来提供对输出信号的频率调整或跟踪功能,从而不必改变参考振荡器频率本身。因此,不必提供用于频率调整和/或跟踪的外部控制装置。
此外,由于可以独立于锁相环设置等任何信号产生装置而提供该频率转换单元,所以获得了严格的线性控制特性。因为这种设置实现了去耦功能,所以由锁相环设置的压控振荡器VCO引入的任何调制对作为输出信号的精确参考频率没有任何影响。
此外,校正控制信息独立于实际使用的无线电信道,所以即使在切换到新信道之后,也可以获得快速同步。除了接收信道,相同的分频器偏置也适用于发送信道。当提供有发送部分时,该精确参考频率是用于产生发送信号的参考。
由于该精确参考频率不是根据PLL设置的输出信号而导出的,所以在需要精确参考频率时,PLL设置不必是有效的。这样的优点在于,可以降低电流消耗,从而增加待机时间。
可以基于输出信号与信号产生装置产生的转换信号之间的同步误差,确定同步误差。备选地,可以基于输出信号与同步信息之间的同步误差,确定同步误差。
用于产生未校正参考频率的参考振荡器可以是晶体或MEMS(微电机系统)振荡器,也可以是非可控的固定频率振荡器。可以根据由相应通信系统限定的额定信道频率与额定参考频率之间的比率,导出预定的额定分频比率。
此外,控制装置可以与用于设定信道控制信息和校正控制信息的编程接口连接。因此,通过使用该编程接口,对锁相环设置和频率转换装置重新编程,可以实现频率改变。
校正控制信息可以包括独立于发送信道的频率校正加数、以及也独立于发送信道的独立转换因子。频率转换装置可以包括乘法器装置与除法器装置的串联组合,乘法器装置将参考频率与基于频率校正加数和转换因子而确定的乘法因子相乘,除法器装置将相乘后的参考频率除以基于独立转换因子而确定的除法因子。此外,频率转换装置可以包括滤波器装置,用于限制除法器装置的输出的频谱组成,从而提高频率转换装置的输出信号的频谱纯度。
例如,乘法器装置可以是Fractional-N-PLL、整数PLL或其他类型的乘法装置。
例如,除法器装置可以是整数除法器、Fractional-N除法器或其他类型的除法装置。
控制装置可以用于设定独立转换因子,以获得整数值的乘法因子。备选地,控制装置可以用于设定独立转换因子,以获得整数值的除法因子。作为上述编程方式的等同替换,独立转换因子在装置中可以是硬线连接的,从而无需对其的编程。
此外,可以提供切换装置,用于将未校正参考频率或频率转换装置的输出与同步装置的输出连接。因此,在最初开始同步过程时,可以由切换装置将未校正参考频率切换至控制单元,以用于激活和初始化。
例如,可以将输出信号提供至基带处理单元,该基带处理单元包括用于基于频率偏置而计算同步误差的计算装置。由此,通过在基带处理单元中计算频率偏置,并经由例如编程接口等设定作为后续步骤基础的频率校正加数,可以实现同步。
其他有利修改方式在从属权利要求中有所限定。
附图说明
以下,将参照附图,基于优选实施例来描述本发明,附图中:
图1示出了根据本发明的同步方案的示意框图;
图2示出了紧接在接通根据优选实施例的同步机构之后、具有该设置的移动终端的示意框图;
图3示出了已达到同步状态后的图2的移动终端;以及
图4示出了从图2所示初始状态到图3所示同步状态的转换过程的有关流程图。
具体实施方式
以下将基于移动终端与蜂窝网络发射的同步信息或同步信号之间的同步来描述优选实施例。
图1示出了作为优选实施例基础的同步机制的示意框图。移动终端或移动用户设备中参考频率的同步是通过从锁相环(PLL)电路30的除法器8的控制信息中导出频率转换单元90的另一控制信息而实现的。向PLL电路30提供未校正参考振荡器信号B。针对锁相环电路30的未校正参考振荡器信号B是由不具有频率控制装置或电路的简单晶振2产生的。控制单元或机制40执行除法器8和频率转换器90的设置以及它们的配置。这遵从特定序列,该特定序列使用户设备能够将其产生的参考频率fref与相应接收机单元50从蜂窝网络接收的频率信息(N.k)*fref或频率校正或同步信息同步,其中向接收机单元50提供由锁相环电路30产生的信号,以用于例如混频或其他同步的接收目的。
接收机单元50产生在后续单元(未示出)中得到进一步处理的数字接收信号DRS。如图1所示,由晶振2产生的参考振荡器信号B的未校正参考频率具有频率误差ε,在同步输出信号D中,由控制单元40在频率转换单元90中设定的相应结果频率转换因子补偿了频率误差ε。因此,无需晶振2自身的任何调整,便可获得具有同步或校正的精确参考频率fref的输出信号D。这里要注意,任何产生固定频率的合适的参考振荡器都可以取代晶振2。
下面将基于所谓的“零IF接收机”设置,即,中频(IF)为0Hz的超外差(superhet)接收机,更加详细地描述以上同步机制。这是指由相应的频率转换电路将接收到的高频或射频(RF)信号直接转换到基带频率上。但是,要注意,所提出的同步机制的原理也可应用于其他接收机结构,例如包括非零IF的其他超外差原理。
附图中通过相应符号,只分别示出和指示了与优选实施例的描述相关的连接或控制线。
参照图2,提出了接收由网络发射的同步信息并与之同步的设置。为此,利用天线1接收同步信号H,由随后的接收机设置10将其转换到基带频率上,并在随后的基带处理单元20中对其解码和评估。为进行频率转换,在所连接的天线1之后的接收机设置10中设置混频器12。混频器12之后设置对转换后的接收信号进行频带限制的低通滤波器13、以及将转换后的接收信号转换为数字接收信号的模拟至数字转换器14。作为锁相环设置30的组成部分并被连接的压控振荡器7产生针对混频器12的转换信号C。锁相环设置30还包括PLL分频器8(例如,Fractional-N分频器)、相位频率比较器5和环形滤波器6。
此外,参考晶振2用于产生具有未校正参考频率的参考振荡器信号B,该未校正参考频率用作提供给相位频率比较器5的相位比较频率。锁相环设置30用于使分频信号E的频率在已达到稳定状态时收敛到参考振荡器信号B的未校正参考频率。
参考晶振2不需要任何用于频率改变或频率跟踪的控制电路。这里,所需的精确参考频率由fref表示,其绝对精度由相应的通信系统预先确定。与之相反,参考晶振2的参考振荡器信号B的未校正参考频率以参考频率误差ε偏离精确参考频率fref
根据优选实施例,频率转换单元90与晶振2的输出连接。频率转换单元90将参考振荡器信号B的未校正参考频率转换为频率转换单元90的输出信号D的已校正频率。该转换由得到的频率转换因子(κ)确定。
κ = f D f B - - - { 1 }
其中fD表示输出信号D的已校正频率,fB表示参考振荡器信号B的未校正参考频率。以下,采用相同方式,所有符号f[下标信号名称]表示该信号的频率。频率转换单元90包括所连接的乘法器91、所连接的除法器92和输出信号滤波器93的串联组合。所连接的乘法器91将参考振荡器信号B转换为转换后的频率信号I。所连接的除法器92结合随后的输出信号滤波器93,将转换后的频率信号I转换为频率转换单元90的输出信号D。
输出信号滤波器93的功能是限制所连接的除法器92的输出信号的频谱组成和噪声带宽。由此提高了频率转换单元90的输出信号D的频谱纯度。输出信号滤波器93的滤波特性可以是带通或低通特性。
PLL分频器8的分频因子是两个逻辑分频比率的组合,即额定分频比率N.k和校正分频比率(1-σ)。具体而言,可以从接收信号的移动无线电信道频率与额定参考频率之间的比率中导出额定分频比率N.k。而校正分频比率(1-σ),尤其是频率校正加数σ,用于获得压控振荡器7所需的精确频率。分频信号E与转换信号C之间的频率关系可以如下表示:
f E f C = 1 ( N . k ) * ( 1 - σ )
上次编程的索引参考指示符频率校正加数σ-1用于与下一步骤的频率校正加数σ+1相区分,并建立两者在时间上的关系。
此外,根据以下方程{2},所连接的乘法器91的倍频因子μ包括由独立转换因子ρ补充的上述校正分频比率(1-σ)。
μ = f I f B = ρ * ( 1 - σ ) - - - { 2 }
所连接的除法器92的分频因子ζ包括上述独立转换因子ρ,独立转换因子ρ也是对所连接的乘法器91进行编程的一部分。这表示为如下方程{3}:
ζ = f D f I = 1 ρ - - - { 3 }
通过编程接口11设定分频比率或转换因子N.k、(1-σ)和ρ,编程接口11经由对额定分频比率N.k进行编程的控制连接F与PLL分频器8连接,经由对频率校正加数σ进行编程的另一控制连接G与PLL分频器8和所连接的乘法器91连接,并经由对独立转换因子ρ进行编程的再一控制连接K与所连接的乘法器91和所连接的除法器92连接。编程接口11的设定过程由设置在基带处理单元20中的无线电控制器16控制。
此外,选择开关3由编程接口11控制。选择开关3将参考晶振2的参考振荡器信号B或者频率转换单元90的输出信号D与基带处理单元20连接,具体是与基带处理单元20中设置的基带接收机4连接。
基带接收机4接收来自接收机设置10的模拟至数字转换器14的数字接收数据,以用于后续处理和解码。频率偏置计算器15与基带接收机4连接,在基带接收机4中将由网络最初发射的同步信息解码。频率偏置计算器15基于最后设定的额定分频比率N.k,计算频率偏置信息A。
在数学上,频率偏置信息A对应于同步信息H的频率fH与转换信号C的频率fC之差,转换信号C施加至混频器12,以转换至基带频率。这可以如下表示:
A=fC-fH
fC=(N.k)*(1-σ-1)*(fref+ε)
fH=((N.k)*fref
A=(N.k)*
Figure 2006800239923_0
ε-σ-1*(fref+ε)    {4}
ϵ = A ( N . k ) + σ - 1 * f ref 1 - σ - 1 - - - { 5 }
为了实现并将压控振荡器7所产生的转换信号C保持在其精确频率上,基于获得的频率偏置信息A,连续跟踪PLL分频器8的划分因子的频率校正加数σ。
由于在所连接的乘法器91中也对该连续跟踪的频率校正加数σ进行更新,因此,即使参考振荡器信号B的未校正参考频率由于例如温度变化等漂移时,产生的输出信号D也会具有精确参考频率。
图2所示的情况与紧接在接通该设置的电源之后的状态相对应。在同步过程开始时,经由选择开关3将参考晶振2的参考振荡器信号B的带有参考频率误差ε的未校正参考频率连接至基带处理单元20,以使基带处理单元20可以启动。由于在基带处理单元20的无线电控制器16已初始化之前频率转换单元90不会发送输出信号D,所以这是需要的。
然后,经由控制连接F将PLL分频器8的额定分频比率N.k编程为信道控制信息,经由控制连接G将PLL分频器8和所连接的乘法91的频率校正加数σ编程为零(即,σ=0),并将所连接的乘法器91和所连接的除法器92的独立转换因子ρ编程为其常值。因此,在锁相环设置30的稳定状态下,信号B、D和E的频率都等于值fref+ε。
混频器12中的频率转换所需的转换信号C是从参考振荡器信号B的未校正参考频率中获得的。使用包括块5、6、7和8的锁相环设置30,将参考振荡器信号B的未校正参考频率与PLL分频器8的额定分频比率N.k和校正分频比率(1-σ)相乘,同时将上次编程的频率校正加数σ-1设定为0,因此,校正分频比率(1-σ-1)是1。因此,转换信号C的频率等于:
fC=(N.k)*(fref+ε).
在基带处理单元20的频率偏置计算器15中获得的频率误差信息A等于(N.k)*ε。这与参考晶振2处的参考频率误差ε乘以额定分频比率(N.k)相对应。
可以选择对倍频因子μ的贡献值,特别是独立转换因子ρ,以使倍频因子μ产生整数。
备选地,可以选择得到的频率转换因子κ,特别是独立转换因子ρ,以使得到的频率转换因子κ产生整数。
一般而言,不必对独立转换因子ρ进行编程,而也可以是硬线连接而成的。
针对主要功能,独立转换因子ρ可以是任何有理或无理数。例如,独立转换因子ρ可以选择为比“1”大很多,以获得输出信号相对于频率转换单元90产生的噪声和毛刺(spur)的最佳性能。
根据优选实施例的设置的最终目标是频率转换单元90的输出信号D的校正参考频率以及由此转发至基带处理单元20的频率与精确参考频率精确地对应,即,输出信号D的频率等于fref
此外,应该实现以精确额定转换频率操作混频器12,从而转换信号C的频率应该等于fref*(N.k)。鉴于信号C和B=E由PLL分频器8的分频比率(N.k)*(1-σ)相联系,转换信号C的频率等于(N.k)*(1-σ)*(fref+ε)。
当强制实现信号C的同步时,这得到如下表达式:
fC=(N.k)*(1-σ)*fE                   一般情况下
fC=fref*(N.k)                        同步情况下
fref*(N.k)=(N.k)*(1-σ)*(fref+ε)
fref=(1-σ)*(fref+ε)
σ + 1 = ϵ f ref + ϵ - - - { 6 }
ϵ = σ - 1 1 - σ - 1 * f ref - - - { 7 }
在上述等式{6}和{7}中,优点在于,为了产生并保持输出信号D的精确参考频率而需要的从上次编程的频率校正加数σ-1到频率误差ε以及从频率误差ε到下一步频率校正加数σ+1的计算不依赖于额定分频比率N.k,从而不依赖于所选的移动无线电信道。这意味着即使在移动无线电信号改变期间也可以支持同步,而无需对频率校正加数σ进行重新编程。
应该注意,所有划分的乘法性组合,例如PLL分频器8和所连接的乘法器91中的乘法比率,可以只用于逻辑和软件编程表示。这意味着这些部分可以在物理上实现为具有一个分数分频比率的一个Fractional-N分频器(块8)和相应的乘法器(块91)。
图3示出了当达到同步时图2的框图。这表示整个设备产生输出信号D的精确参考频率,该精确参考频率通过开关馈送至基带处理单元20,并可能馈送至一些其他部分,例如需要该精确参考频率的GPS单元。此外,转换信号C处于其精确频率上。
如上结合最终目标而说明的,在基带处理单元20处可以使用等式{5}来导出参考频率误差ε。因此,由于设定的无线电信道已知额定分频比率N.k,上次编程的频率校正加数σ-1是根据上次编程而已知的并且由此对于引起实际频率偏置信息A的状况有效,所以使用等式{5}来处理频率偏置信息A。这里,σ-1是初始状态下的0或从先前设置而已知。因此,可以根据等式{6}编程或设定用于PLL分频器8的下一步和后续步骤的频率校正加数σ+1
在锁相环设置30到达其稳定状态之后,转换信号C的频率与对应于混频器12的精确转换频率的值fref*(N.k)精确对应。因为转换信号C的频率包括两个分量(N.k)*fref和(N.k)*ε,所以对应于频率偏置信息A的第二分量在该级达到0值,即(N.k)*ε=0。编程接口11控制选择开关3将频率转换单元90的输出信号D与基带处理单元20连接。这表示在接收机设置10和基带处理单元20中使用精确参考频率fref,而与参考振荡器信号B的未校正参考频率的参考频率误差ε无关。
例如,由于移动终端内的温度改变等,参考频率误差ε随时间变化。因此,在操作期间,频率偏置计算器15的频率偏置信息A可能暂时偏离0。响应于该偏离,在PLL分频器8和所连接的乘法器91中执行频率校正加数σ的重新编程,以将频率偏置信息A设定到0,这对应于用于补充任何参考频率误差ε的参考频率跟踪功能。
在优选实施例的描述中,由网络发射并由移动终端接收的同步信息的任何暂时改变(可能由多普勒效应以及由对应站点(例如基站)的频率偏置而引起的频偏而导致)无法与未校正参考频率的改变区分开来,从而被视为由参考频率误差ε表示。
这种设置的优点在于,在获得频率校正加数之后,由锁相环设置30和接收机单元50构建的RF部分不再需要是对于产生输出信号D的精确参考频率而活跃的。只有频率误差ε不发生剧烈改变,情况就是如此。这有助于节约电流或功率,从而增加待机时间。
这种设置的另一优点在于,可以调制压控振荡器7,而无需将频率改变连接至或传送至输出信号D。
图4示出了涉及从图2初始状态到图3同步状态的改变或转换过程的示意流程图。具体而言,图4示出了在移动终端操作期间跟踪参考频率的方式。
在步骤S100,接通移动终端,进行参考频率同步。然后,在步骤S101,选择开关3将参考晶振2的参考振荡器信号B与基带处理单元20连接,以将其激活。随后,在步骤S102,将PLL分频器8设定或编程到额定分频比率N.k,将其中频率校正加数(σ)等于0的校正分频比率(1-σ)设定针对PLL分频器8和所连接的乘法器91,并在开始时将独立转换因子ρ设定针对所连接的乘法器91和所连接的除法器92。在步骤S103,切换选择开关3,此时将频率转换单元90的输出信号D连接至基带处理单元20,此时输出信号D的频率对应于参考晶振2的参考振荡器信号B的未校正参考频率。在步骤S104,压控振荡器7产生针对混频器12的转换信号C,在该初始时间点,转换信号C仍然是有误差的。
在步骤S105,频率误差计算器15产生频率误差信息A。在随后判定步骤S106,检查频率偏置信息A是否为0。如果频率偏置信息A为0,则该过程跳到步骤S110,在步骤S110假设同步的操作状态,并开始带有条件的等待时间,该条件依赖于步骤S111作出的判定。该流程图的其他分支的描述中给出了细节和后续步骤。
如果在步骤S106确定频率偏置信息A不等于0,则过程前进到步骤S107。如步骤S107所示,可以通过应用等式{5}来评估在频率偏置计算器15处获得的频率偏置信息A,获得参考振荡器信号B的未校正参考频率的参考频率误差ε。
在步骤S108,通过利用等式{6}来确定下一同步步骤所需的频率校正加数σ+1,并将其设定在PLL分频器8和所连接的乘法器91中。然后,在步骤S109,压控振荡器7将转换信号C的频率改变成混频器12的精确转换频率,频率转换单元90产生具有精确参考频率的输出信号D。结果,在下一步骤S110中进入同步操作状态。
在随后判定步骤S111,检查对于下面的等待时间,RF部分(锁相环设置30和接收机单元50)的操作是否必需。如果是,则在步骤S113开始等待时间,并且过程在等待时间之后跳回到步骤S105。
如果在步骤S111确定不必操作RF部分,则在步骤S112切断RF部分,在随后步骤S113中开始等待时间。在等待时间结束之后,在步骤S114判定是否想要新的同步。如果不,则该过程跳回到步骤S113,并开始新的等待周期。如果想要新的同步,则在步骤S115接通RF部分,并且该过程跳回到步骤S105。
一般而言,本发明提供的优点在于,可以不需要在参考频率晶振电路处用于频率跟踪的物理离散模拟电路,例如调谐元件滤波器和去耦合电路,从而节约了成本和空间。
此外,另一优点是在产生校正控制信息之后可以切断RF部分。
另一优点在于,将输出信号与压控振荡器7连接断开。因此,可以调制压控振荡器7,而对作为输出信号的输出信号D的精确参考频率的频谱质量没有任何影响。
最后,上述图2,3和4中所示的优选实施例提供的优点在于,频率校正加数σ与设定的移动无线电信道无关,并与作为接收机或发射机的操作无关。
总之,描述了用于提供输出信号D至同步信息或同步信号H的同步的设备和方法,其中通过将对锁相环设置30或直接数字合成设置等信号产生装置控制到其精确频率的校正控制信息与将未校正参考频率转换到校正或精确参考频率的频率转换单元90连接,实现了同步。从而可以在无线电通信设备中使用由简单晶振2提供的未校正参考频率,而无需任何频率控制装置。这由提出的设备和方法实现,该设备和方法产生具有精确参考频率的输出信号D,该精确参考信号用在基带处理单元20内部并可以馈送至外部设备。此外,采用本设备和方法,在转换信号C的精确频率上产生该信号C,并将该精确频率用于接收机设置10中,尤其是混频器12中。可以按照预定顺序进行锁相环设置30和频率转换单元90的设置,这使用户设备能够将其参考频率与接收到的由通信网络发射的频率校正信息同步。
注意,本发明不限于上述优选实施例和广义化的实施例,而可以应用于任何接收机和/或接收机-发射机设置中,例如超外差接收机,其中将终端设备或其他设备中导出的时钟频率、参考频率或其他控制频率与从网络广播的同步信息中导出或其中包含、或者通过其他通信媒体而可用的比较频率相同步。作为锁相环设置30的备选,也可以使用其他信号产生装置产生转换信号C,例如直接数字合成设置。这里,在较早步骤中,将信道控制信息用于产生未校正转换信号C。在稍后步骤中,使用信道控制信息和校正控制信息,以产生精确转换信号C。
不是必须要从同步信息H的频率fH与施加至混频器12以转换到基带频率的转换信号C的频率fC之差中导出同步误差。作为备选方案,可以从同步信息H的频率fH与输出信号D的频率fD之间的比较中导出同步。
作为另一备选方案,可以从同步信息H的频率fH与参考振荡器信号B的频率fB之间的比较中导出同步。
用于实施本发明的特定示例是在全球移动通信系统(GSM)、通用移动通信系统(UMTS)、码分多址(CDMA)系统、IEEE802.11、IEEE802.15、IEEE802.16、数字增强无绳电话(DECT)系统、蓝牙系统和/或其他任何无线电通信标准等中规定的无线网络中使用的终端设备。优选实施例可以在所附权利要求的范围内有所变化。

Claims (23)

1.一种同步设备,用于提供输出信号(D)与同步信息(H)的同步,所述设备包括:
a)频率转换装置(90),用于将参考频率转换为校正参考频率,所述参考频率用于处理所述同步信息(H);
b)信号产生装置,其被提供有所述参考频率,用于产生转换信号(C);
c)控制装置(40),用子基于所确定的、所述同步设备相对于所述同步信息(H)的同步误差,产生校正控制信息;
d)其中所述控制装置(40)被设置为向所述频率转换装置(90)提供所述校正控制信息,以基于所述校正控制信息对所述参考频率进行校正;
e)其中利用信道控制信息对所述信号产生装置编程,以设置预定的额定分频比率,并且将所述校正控制信息提供至所述信号产生装置,以设置针对所述信号产生装置的频率校正分频比率。
2.根据权利要求1所述的设备,其中所述信号产生装置包括锁相环装置或直接数字合成装置。
3.根据权利要求1或2所述的设备,还包括参考振荡器(2),用于产生所述参考频率。
4.根据权利要求3所述的设备,其中所述参考振荡器(2)是不受控的固定频率振荡器。
5.根据权利要求4所述的设备,其中所述固定频率振荡器是晶振(2)。
6.根据权利要求4所述的设备,其中所述固定频率振荡器是MEMS振荡器。
7.根据权利要求1所述的设备,其中所述参考频率是接收机的信道转换信号的基础,所述额定分频比率是从所述信道转换信号的信道频率与额定参考频率之比中导出的。
8.根据权利要求1所述的设备,其中所述控制装置(40)与编程接口(11)连接,所述编程接口(11)用于设置所述校正控制信息和所述信道控制信息。
9.根据权利要求1所述的设备,其中所述校正控制信息包括如下中的至少一个:与接收或发送信道无关的频率校正加数、以及独立转换因子。
10.根据权利要求9所述的设备,其中所述频率转换装置(90)包括乘法器装置(91)和除法器装置(92)的串联组合。
11.根据权利要求10所述的设备,其中所述乘法器装置(91)被设置为将所述参考频率与基于所述频率校正加数和独立转换因子而确定的乘法因子相乘,所述频率校正加数是从所述校正控制信息中导出的,并且所述除法器装置(92)被设置为将所述相乘后的参考频率除以基于所述独立转换因子而确定的除法因子。
12.根据权利要求1所述的设备,其中所述频率转换装置(90)包括滤波器装置(93),用于限制所述频率转换装置(90)的输出信号的频谱组成。
13.根据权利要求11所述的设备,其中所述控制装置(40)被设置为对所述独立转换因子进行设置,以获得所述乘法因子的整数值。
14.根据权利要求11所述的设备,其中所述控制装置(40)被设置为对所述独立转换因子进行设置,以获得所述除法因子的整数值。
15.根据权利要求11所述的设备,其中所述独立转换因子在所述设备中是硬线连接的。
16.根据权利要求1所述的设备,还包括切换装置(3),用于将所述参考频率或所述频率转换装置(90)的输出提供至所述同步设备的输出或提供至基带处理单元(20)。
17.根据权利要求1所述的设备,其中将所述输出信号(D)提供至基带处理单元(20)。
18.根据权利要求16或17所述的设备,其中所述基带处理单元(20)包括计算装置(15),用于基于频率偏置来计算所述同步误差。
19.一种同步方法,用于提供输出信号(D)与同步信息(H)的同步,所述方法包括步骤:
a)将参考频率转换为校正参考频率,所述参考频率用于处理所述同步信息(H);
b)将所述参考频率提供至信号产生装置,所述信号产生装置基于所述参考频率来产生转换信号(C);
c)基于所确定的、所述同步设备相对于所述同步信息(H)的同步误差,产生校正控制信息;
d)在所述转换步骤a)中使用所述校正控制信息,以基于所述校正控制信息对所述参考频率进行校正;
e)在步骤c)中产生所述校正控制信息之前在步骤b)中所述转换信号基于信道控制信息,并且在步骤c)中产生所述校正控制信息之后在步骤b)中所述转换信号基于所述信道控制信息和所述校正控制信息;并且其中在所述步骤b)中使用所述信道控制信息,以在所述信号产生装置中设置预定的额定分频比率。
20.根据权利要求19所述的方法,还包括步骤:在基带处理单元(20)的初始操作阶段,将所述参考频率提供至所述基带处理单元(20);以及在校正所述参考频率之后,将所述输出信号(D)提供至所述基带处理单元(20)。
21.一种接收机,包括权利要求1到18之一所述的同步设备。
22.一种收发机,包括权利要求1到18之一所述的同步设备。
23.一种无线电子设备,包括权利要求1到18之一所述的同步设备。
CN2006800239923A 2005-06-29 2006-06-26 采用自适应参考频率校正的同步方案 Active CN101213783B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05105781 2005-06-29
EP05105781.8 2005-06-29
PCT/IB2006/052085 WO2007000712A1 (en) 2005-06-29 2006-06-26 Synchronization scheme with adaptive reference frequency correction

Publications (2)

Publication Number Publication Date
CN101213783A CN101213783A (zh) 2008-07-02
CN101213783B true CN101213783B (zh) 2011-08-31

Family

ID=37075160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800239923A Active CN101213783B (zh) 2005-06-29 2006-06-26 采用自适应参考频率校正的同步方案

Country Status (7)

Country Link
US (2) US8004322B2 (zh)
EP (1) EP1900138B1 (zh)
JP (1) JP4826968B2 (zh)
CN (1) CN101213783B (zh)
AT (1) ATE449483T1 (zh)
DE (1) DE602006010553D1 (zh)
WO (1) WO2007000712A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826968B2 (ja) * 2005-06-29 2011-11-30 エスティー‐エリクソン、ソシエテ、アノニム 適合性の基準周波数補正による同期方式
US8406702B2 (en) 2008-03-26 2013-03-26 Freescale Semiconductor, Inc. Clock signal generating arrangement for a communication device
JP4894822B2 (ja) * 2008-07-04 2012-03-14 株式会社豊田自動織機 周波数補正システム及び受信機
US7994829B2 (en) * 2009-10-16 2011-08-09 Realtek Semiconductor Corp. Fast lock-in all-digital phase-locked loop with extended tracking range
WO2011088610A1 (en) * 2010-01-19 2011-07-28 Integrated Device Technologies, Inc Method and circuit for displayport video clock recovery
US8330644B2 (en) * 2010-07-14 2012-12-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Expandable and reconfigurable instrument node arrays
US8279014B2 (en) * 2011-01-07 2012-10-02 Uniband Electronic Corp. Frequency synthesizer with built-in carrier and crystal oscillation frequency offset cancellation
JP6123804B2 (ja) * 2011-08-12 2017-05-10 日産化学工業株式会社 3環性ヘテロ環化合物及びjak阻害剤
US8791762B2 (en) 2011-10-13 2014-07-29 Sand 9, Inc. Method and apparatus for managing arbitrary frequencies
AU2014401663B2 (en) * 2014-07-25 2019-04-18 Allen-Vanguard Corporation System and method for ultra wideband radio frequency scanning and signal generation
CN105375921A (zh) * 2014-08-27 2016-03-02 硅谷实验室公司 使用基于mems的振荡器的准确频率控制
US10135496B2 (en) 2014-09-05 2018-11-20 Momentum Dynamics Corporation Near field, full duplex data link for use in static and dynamic resonant induction wireless charging
US11121740B2 (en) 2014-09-05 2021-09-14 Momentum Dynamics Corporation Near field, full duplex data link for resonant induction wireless charging
US10826565B2 (en) 2014-09-05 2020-11-03 Momentum Dynamics Corporation Near field, full duplex data link for resonant induction wireless charging
CN104601317B (zh) * 2014-12-31 2017-12-26 南京大全自动化科技有限公司 一种fpga的同步时钟装置及其控制方法
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121159A (en) * 1970-11-06 1978-10-17 Siemens Aktiengesellschaft Method for the synchronization of a transmission path
GB2155711A (en) * 1984-03-13 1985-09-25 Alcatel Thomson Faisceaux Ultrahigh frequency active filter
CN1116466A (zh) * 1993-11-09 1996-02-07 摩托罗拉公司 锁相环同步电路和方法
CN1125019A (zh) * 1993-04-20 1996-06-19 Rca.汤姆森许可公司 具有误差一致性检测器的锁相环
CN1204894A (zh) * 1997-05-21 1999-01-13 三星电子株式会社 数字锁相环电路以及方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6335017A (ja) * 1986-07-30 1988-02-15 Japan Radio Co Ltd 無線周波数安定化装置
JPS6410748A (en) * 1987-07-02 1989-01-13 Fujitsu Ltd Frequency error forcive correction circuit
JPH06197140A (ja) * 1992-10-28 1994-07-15 Hitachi Ltd ディジタル復調回路
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
JP3875347B2 (ja) * 1997-04-08 2007-01-31 富士通株式会社 無線受信機および無線送受信機
US5856766A (en) * 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
JP3439670B2 (ja) * 1998-10-15 2003-08-25 富士通株式会社 階層型dll回路を利用したタイミングクロック発生回路
US6181195B1 (en) * 1998-12-23 2001-01-30 Xerox Corporation Impedance transport circuit
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
DE60035187T2 (de) * 2000-06-28 2008-02-14 Stmicroelectronics N.V. Verfahren zur Reduzierung des Elektrizitätsverbrauchs eines zellularen Mobiltelefons
JP2003069426A (ja) 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
JP4608153B2 (ja) * 2001-09-10 2011-01-05 ルネサスエレクトロニクス株式会社 チャージポンプ電流補正回路
US6856791B2 (en) 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
CA2442876C (en) * 2002-09-30 2007-01-09 Vcom Inc. Timesliced discrete-time phase locked loop
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US20060262623A1 (en) * 2002-10-15 2006-11-23 Sehat Sutardja Phase locked loop with temperature compensation
US6744292B2 (en) * 2002-10-25 2004-06-01 Exar Corporation Loop filter capacitor multiplication in a charge pump circuit
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
JP2005079981A (ja) * 2003-09-01 2005-03-24 Sony Corp 受信機
US7176738B1 (en) * 2003-11-20 2007-02-13 Integrated Device Technology, Inc. Method and apparatus for clock generation
US7176733B2 (en) * 2003-12-11 2007-02-13 Mosaid Technologies, Inc. High output impedance charge pump for PLL/DLL
US7161401B2 (en) * 2004-02-27 2007-01-09 Broadcom Corporation Wide output-range charge pump with active biasing current
US7130225B1 (en) * 2004-03-03 2006-10-31 Atheros Communications, Inc. Charge pump with large bypass capacitors
US7102400B1 (en) * 2004-08-30 2006-09-05 Sitel Semiconductor B.V. Phase locked loop charge pump and method of operation
US7141936B2 (en) * 2004-11-10 2006-11-28 Xerox Corporation Driving circuit for light emitting diode
JP4826968B2 (ja) * 2005-06-29 2011-11-30 エスティー‐エリクソン、ソシエテ、アノニム 適合性の基準周波数補正による同期方式
US7483678B2 (en) * 2005-09-27 2009-01-27 Skyworks Solutions, Inc. Single chip GSM/EDGE transceiver architecture with closed loop power control
US8014476B2 (en) * 2005-11-07 2011-09-06 Qualcomm, Incorporated Wireless device with a non-compensated crystal oscillator
US7626462B1 (en) * 2006-05-02 2009-12-01 Rf Micro Devices, Inc. Fractional-N based digital AFC system with a translational PLL transmitter
US7671648B2 (en) * 2006-10-27 2010-03-02 Micron Technology, Inc. System and method for an accuracy-enhanced DLL during a measure initialization mode
US7977984B1 (en) * 2007-10-13 2011-07-12 Altera Corporation High-speed charge pump circuits
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
KR100956770B1 (ko) * 2007-12-10 2010-05-12 주식회사 하이닉스반도체 Dll 회로 및 그 제어 방법
US7847602B2 (en) * 2008-12-05 2010-12-07 Taitien Electronics Co., Ltd. Digitally controlled frequency generator
US8198927B2 (en) * 2010-02-01 2012-06-12 Analog Devices, Inc. High speed charge pump

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121159A (en) * 1970-11-06 1978-10-17 Siemens Aktiengesellschaft Method for the synchronization of a transmission path
GB2155711A (en) * 1984-03-13 1985-09-25 Alcatel Thomson Faisceaux Ultrahigh frequency active filter
CN1125019A (zh) * 1993-04-20 1996-06-19 Rca.汤姆森许可公司 具有误差一致性检测器的锁相环
CN1116466A (zh) * 1993-11-09 1996-02-07 摩托罗拉公司 锁相环同步电路和方法
CN1204894A (zh) * 1997-05-21 1999-01-13 三星电子株式会社 数字锁相环电路以及方法

Also Published As

Publication number Publication date
EP1900138B1 (en) 2009-11-18
US20100156481A1 (en) 2010-06-24
JP4826968B2 (ja) 2011-11-30
EP1900138A1 (en) 2008-03-19
ATE449483T1 (de) 2009-12-15
CN101213783A (zh) 2008-07-02
US20110248754A1 (en) 2011-10-13
US8004322B2 (en) 2011-08-23
JP2008547345A (ja) 2008-12-25
DE602006010553D1 (de) 2009-12-31
US8400195B2 (en) 2013-03-19
WO2007000712A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
CN101213783B (zh) 采用自适应参考频率校正的同步方案
US7062240B2 (en) Automatic frequency control processing in multi-channel receivers
US7139530B2 (en) Method and apparatus for calibrating a reference oscillator
CN102273066B (zh) 具有两点调制和自适应延迟匹配的数字锁相回路
EP2713510B1 (en) Hybrid AFC using DCXO and RF PLL
CN101501992A (zh) 用于多个通信系统的参考信号生成
US7626462B1 (en) Fractional-N based digital AFC system with a translational PLL transmitter
FI109626B (fi) Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten
US7248658B2 (en) Method and circuit for deriving a second clock signal from a first clock signal
US20080274704A1 (en) Rf Transceiver and a Method of Operation Therein
JP3698543B2 (ja) 無線受信機、無線送受信機及び無線受信機用回路
WO2005122407A1 (en) Synchronization scheme with coupled frequency dividers
AU7217801A (en) Method and circuit for deriving a second clock signal from a first clock signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ST WIRELESS S. A.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20150805

Owner name: SNAPTRACK, INC.

Free format text: FORMER OWNER: ST-ERICSSON S. A.

Effective date: 20150805

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ST-ERICSSON S. A.

Free format text: FORMER NAME: ST-ERICSSON INC.

Owner name: ST-ERICSSON INC.

Free format text: FORMER NAME: ST WIRELESS S. A.

CP01 Change in the name or title of a patent holder

Address after: Geneva, Switzerland

Patentee after: Italian Ericsson Ltd. in liquidation

Address before: Geneva, Switzerland

Patentee before: St-Ericsson S.A.

Address after: Geneva, Switzerland

Patentee after: ST-ERICSSON S.A.

Address before: Geneva, Switzerland

Patentee before: Italian Radio Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20150805

Address after: American California

Patentee after: EPCOS AG

Address before: Geneva, Switzerland

Patentee before: Italian Ericsson Ltd. in liquidation

Effective date of registration: 20150805

Address after: Geneva, Switzerland

Patentee after: Italian Radio Co.,Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.