JP2004516692A - Pllロック時間を低減するための方法および装置 - Google Patents
Pllロック時間を低減するための方法および装置 Download PDFInfo
- Publication number
- JP2004516692A JP2004516692A JP2001582916A JP2001582916A JP2004516692A JP 2004516692 A JP2004516692 A JP 2004516692A JP 2001582916 A JP2001582916 A JP 2001582916A JP 2001582916 A JP2001582916 A JP 2001582916A JP 2004516692 A JP2004516692 A JP 2004516692A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- frequency synthesizer
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000004044 response Effects 0.000 claims 4
- 238000005070 sampling Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 7
- 230000002618 waking effect Effects 0.000 abstract description 2
- 238000005265 energy consumption Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000004622 sleep time Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
【解決手段】アクティブモードとスタンバイモードの両方を有する位相ロックループ周波数合成器においてロック時間が低減される。アクティブモードにおいて、周波数合成器は安定した周波数出力を維持するように動作する。周波数合成器が周波数出力を供給する必要の無いとき、電力消費を低減するためにスタンバイモードまたはスリープモードが使用される。合成器がスタンバイモードに設定されると、電圧制御発振器(VCO)同調電圧の最も最近の値が周波数合成器のVCO同調制御ライン上で維持される。この電圧は集積回路(IC)周波数合成器のVCO同調出力ピン上で維持される。VCO同調ピン上の電圧誤差は最小にされそれにより周波数合成器のロック時間を最小にする。
【選択図】図3
Description
【発明の属する技術分野】
この発明は位相ロックループ(PLL)に関する。特に、この発明は、スタンバイモードでの動作に続いてアクティブにされるPLLの位相ロックを得るために必要とされる時間を低減するための新規で改良された方法および装置に関する。
【0002】
【関連出願の記載】
正確な周波数源は多数の電子システムおよび装置の動作に不可欠である。周波数源は電子装置内のタイミング源として使用され、電子装置を所望の通信チャネルに同調させるためにも使用される。
【0003】
多数の種類の正確な周波数源が利用可能である。特定のアプリケーション内に実装される特定の種類の周波数源は特定のアプリケーションの設計制約に従って決定される。原子時計は、最高のレベルの周波数精度を示すが、サイズ、コスト、同調レンジの欠落により電子システム内の実際のアプリケーションが大幅に制限される。同様に、正確な周波数源は水晶振動子の圧電効果を利用して設計することができる。小型で水晶振動子に基づく周波数源の相対精度によりほとんどの消費者基盤の電子装置にとって水晶振動子は良く知られている。しかしながら、水晶振動子の基本周波数に基づく周波数源は最小の周波数同調および水晶振動子の基本周波数に関する制限により制限される。
【0004】
間接周波数合成を用いて、周波数同調の欠如および基本水晶振動子周波数源に相関する制限された中心周波数の問題が克服される。間接周波数源はフェイズロックループ(PLL)を用いて基準周波数の倍数である周波数源を発生する。間接周波数合成の特定の実現はしばしば水晶発振器を基準周波数として用いる。
【0005】
間接周波数合成を用いて実現された周波数源は一般に周波数合成器として知られている。周波数合成器の一般的な実現は図1に示される。水晶振動子20は発振器30に接続され基準周波数を発生する。基準分割器32は発振器30の出力に接続され、基準周波数を縮尺する。電圧制御発振器(VCO)60は周波数合成器10の所望の出力を供給するように動作する。VCO60の出力はまたVCO60の縮尺された出力を発生する出力周波数分割器62にも接続される。基準分割器32の出力は位相検出器40の第1入力に接続される。出力周波数分割器62の出力は位相検出器40の第2入力に接続される。位相検出器40は出力周波数分割器62からの縮尺された出力を、基準分割器32からの縮尺されたと比較する。位相検出器40出力は、入力された信号の比較に基づく制御信号である。位相検出器40出力は位相検出器40出力の周波数成分を制限するループフィルタ50に接続される。ループフィルタ50の出力はVCO60の制御入力に接続される。VCO60の制御入力上の信号は、VCO60出力周波数に同調するように動作する。従って周波数合成器10は、ループが、縮尺された基準周波数と縮尺された出力周波数との間の位相ロックを維持するように動作する位相ロックループである。周波数合成器10の一般的なアーキテクチャは多数の機能ブロックを単一の集積回路(IC)内に結合することを可能にする。一般的な周波数合成器ICは発振器30、基準分割器32、出力周波数分割器62、および位相検出器40を集積する。ユーザは、周波数合成器10を完成させるために発振器30、VCO60、およびループフィルタ50のための水晶振動子20から構成される付加的エレメントを供給する必要があるにすぎない。
【0006】
位相ロックループ(PLL)の動作はパラメータの数により特徴づけられる。これらの特性は、プルインタイム(pull in time)およびプルインレンジ(pull in range)を含む。プルインレンジはPLLがVCO出力を取得し、基準周波数にロックするであろう周波数レンジとして定義される。プルインタイムはプルインプロセスに必要な時間を表す。プルインレンジとプルインタイムはPLLに使用される位相検出器の種類ならびにループフィルタの階数により影響される。
【0007】
PLLがVCO出力を取得し、ロックするのにかかる時間は多くのアプリケーションにおいて重要である。PLLロック時間設計制約は特定のアプリケーションにより決定される。PLLを利用する周波数合成器は携帯通信装置内で使用され、局部発振器(LO)信号を発生する。LO信号は受信器および送信器を特定のチャネルに同調させるために使用される。一般に受信器において、LOは受信したRF信号をベースバンド信号にダウンコンバートするために使用される。逆に、送信器において、LOはベースバンド信号を指定されたRFチャネルにアップコンバートするために使用される。LO信号の発生のために使用される周波数合成器は、送受信兼用の無線機、ステレオ受信器、テレビジョン、および無線電話のような装置に見出される。しかしながら、当業者は、周波数合成器がLO信号の発生に限定されないことを認識する。周波数合成器は大部分の周波数源アプリケーションの要件を満足することができる。
【0008】
周波数合成器が携帯電子装置に使用されるとき、周波数合成器電力消費は重要な設計関心事である。携帯電子装置のバッテリ寿命は電力消費の増大に比例して低減する。それゆえ、電力消費の最小化は携帯電子装置の電子回路において非常に望ましい。
【0009】
無線電話の一部はバッテリ電力を保存し、バッテリ寿命を延ばすためにある条件下でエネルギー消費量を下げることができる。電気通信産業協会(TI)/電子産業協会(EIA)95−B デュアルモードスペクトル拡散システムのための移動局−基地局互換性基準に記載されているもののような符号分割多元接続システム(CDMA)で動作する無線電話において、無線電話は、多種の条件下で特定の回路のエネルギー消費量を下げることができる。TIA/EIA 95−Bにより記載されるシステムある条件下で通話期間中に低減されたデータレートで電話を動作させることができる。電話が低減されたデータレートモードで動作しているとき、電話の送信器はデータパケットのバースト(bursts)を送信する。電力を保存するために、電話がなんらかのデータを送信する必要がない時間期間、電話の送信チェーン(transmit chain)の一部のエネルギー消費量が下げられる。
【0010】
電話が、呼が起こっていないアイドル状態時間に電話の一部のエネルギー消費量を下げることによりさらなる電力保存が得られる。TIA/EIA 95−Bシステムで動作するCDMA電話はアイドル状態において多数のタスクを実行する。これらのタスクは、登録手続きおよびアイドルハンドオフ(idle handoff)手続きを実行することを含む。さらなるタスクは、オーバーヘッドメッセージ(overhead messages)、コンフィグレーションメッセージ(configuration messages)、ページメッセージ(page messages)、移動局に向けられた指示、データバーストメッセージ(data burst messages)、アクセスチャネルメッセージ(access channel messages)のアクノレジメントを受信することを含む。電話はアイドル状態において連続的にアクティブではない。アイドル状態における制限された電話の活動を利用するために、アイドル状態内の期間エネルギー消費量を下げて、さらに電力消費を低減し、バッテリ寿命を増大させることができる。電話の活動が必要ないとき、アイドル状態の期間電話はスタンバイモードまたはスリープモードに設定することができる。スリープモードの期間、電話の重要部分のみがエネルギー消費量を上げた状態で維持される。電話の残りのすべての重要でない部分は、電話の電力消費を最小にするためにエネルギー消費量が下げられる。LO信号を発生するために使用される周波数合成器はスリープモードの期間、エネルギー消費量が下げられる重要でない回路の1つである。
【0011】
しかしながら、電話は周期的にウエイクアップして必要なアイドル状態のタスクにサービスを提供する必要がある。電話がウエイクアップすると、通信を送受信できる前に、システムとタイミングを同期させる必要がある。システムを再同期させるために電話が使用する時間は、電話をスリープモードに設定することにより、得た電力保存を最大にするために、最小にしなければならない。割当てられた周波数に同調しロックするために周波数合成器により必要とされる時間は電話同期時間の一部を表す。それゆえ、周波数合成器が所望の周波数に同調し、ロックするのに使用する時間を最小にすることは利点がある。
【0012】
PLLのロック時間を低減する標準的な方法は、VCO利得を増大させる、ループフィルタの帯域幅を増大させる、およびループフィルタの減衰係数を減少させることを含む。しかしながら、これらのロック時間減少方法は、無線電話においてスリープ状態からアイドルモードに切替えられる周波数合成器のためのPLLロック時間を低減することに関心を持つ設計者に利用できない。これは、ロックされた状態における周波数合成器の性能がPLLのパラメータの大部分を決定するからである。VCO利得、ループフィルタ帯域幅、およびループフィルタ減衰係数の値は、周波数合成器のロックされた出力に賦課された設計制約により制限される。必要なことは、ループがロックされたとき周波数合成器の出力の性能を劣化させることなく周波数合成器PLLロック時間を改良する態様である。
【0013】
【課題を解決するための手段】
この発明は、周波数合成器がスリープまたはスタンバイモードからウエイクアップした後ロックするのに必要な時間を低減するための新規で改良された方法および装置である。周波数合成器がスリープまたはスタンバイモードに設定されると、VCO同調ライン上の電圧は維持される。位相ロックを維持するために必要な周波数合成器の部分は、電力を保存するためにスリープモードの期間、エネルギー消費量が下げられる。エネルギー消費量を下げる回路は、基準分割器、位相検出器、および出力周波数分割器を含む。VCO同調ライン上の電圧は、周波数合成器がスリープモードに設定される直前のVCO同調ライン上の電圧値に維持される。
【0014】
周波数合成器集積回路(IC)において、VCO同調ピンの電圧はICがスリープモードに設定されると維持される。ICはスリープモードに設定される直前のVCO制御ラインの電圧値をサンプリングする。サンプリングされた値は、周波数合成器ICのVCO同調ピンに維持される。
【0015】
【発明の実施の形態】
この発明の特徴、目的、および利点は、同一部に同符号が付された図面とともに以下に述べる詳細な説明からより明らかとなる。
【0016】
上述したように、無線電話環境は、周波数合成器が一般に使用される1つのアプリケーションを提供する。図2は周波数合成器のアプリケーションを示す無線電話の1つの可能な構成のブロック図を示す。
【0017】
無線電話は、明瞭に定義されたRFチャネル上で動作するように構成される。RF周波数の一つの帯域は送信帯域に指定され、RF周波数の異なる別箇の帯域は受信帯域に指定される。2つの帯域は接近して間隔があけられるが、重畳していない。受信信号はアンテナ210を介して無線電話200に接続される。受信された信号はアンテナ210から送受切換器220に接続される。送受切換器220はアンテナ220からの受信信号を受信器230に接続し、同時に送信帯域のエネルギーを減衰するために使用される。送受切換器220から出力された受信信号は受信器230に接続される。受信器230は受信した信号を濾波し、増幅し、ダウンコンバートし、処理する。受信器230は受信した情報をユーザーに提示するユーザーインターフェースを包含する。ユーザーインターフェースはユーザーにオーディオ出力を供給するためにイヤホーンスピーカー、ならびにテキストまたはグラフ出力をユーザーに提供するためにディスプレイを含む。
【0018】
無線電話200の送信路は電話200とユーザーとの間のインターフェースを提供するベースバンド250回路を含む。ユーザーインターフェースはキーパッド、タッチセンシティブスクリーン(touch sensitive screen)、およびマイクロフォンを含むことができる。ベースバンド回路250はユーザー入力を収集し処理する。処理の種類は、入力を条件付けし、電話システムにより指定された変調フォーマットで入力を変調することを含む。入力信号の条件付けはフィルタリングならびにデジタル化することから構成することができる。
【0019】
処理されたベースバンド信号は次に中間周波数(IF)にアップコンバートされる。ベースバンド信号のアップコンバートは第1の局部発振器(LO)254とともに第1のミクサ252を用いて行なわれる。第1LO254は一般にIFが所定の狭周波数帯内で一定である固定LOである。固定第1LO254はIF処理セクション260において必要な複雑さを最小化する。IF処理回路260はアップコンバートされたベースバンド信号を濾波し増幅する。IFセクション260は自動利得制御(AGC)セクションを含み、それに続く増幅器が圧縮されないことを保証する。IFセクション260の出力は、IF信号をRF信号にアップコンバートするために周波数合成器264の出力を使用する第2ミクサ262に接続される。周波数合成器264は、ある周波数帯域にわたり離散ステップで同調することができ、IF信号を指定されたRFチャネルにアップコンバートすることができる。
【0020】
第2ミクサ262のアップコンバートされた出力はRFセクション266に接続され、RF信号は濾波され増幅される。RFセクション266は望ましくないミクサ生成物を濾波し、RF信号の品質を劣化させるスプリアス(spurious)周波数成分を濾波する。RFセクション266の出力は送信信号のための最終利得段を提供する増幅器270に接続される。増幅器270の出力はアイソレーター280に接続される。アイソレーター280は、送信周波数帯に接続された信号反射およびエネルギーが電話200の送信回路に到達するのを防止するために使用される。アイソレーター280の出力は送受切換器220に接続される。送受切換器220は送信RF信号をアンテナ210に接続する。
【0021】
送受信信号のための共通アンテナの使用はアンテナ210におよびから信号を接続するために送受切換器220を使用することにより成就される。受信路において、送受切換器220は、送信周波数帯の信号を除波しながらアンテナ210において受信した信号を受信器230に接続する。送信周波数帯の信号は、受信器への送受切換器230路において除波され送信電力で受信器230を飽和する可能性を除去する。
【0022】
無線電話200はバッテリ電力を保存するためにスリープモードに設定されると多数の回路のエネルギー消費量を下げる。受信器の部分は送信器の重要な部分と同様にエネルギー消費量が下げられる。無線電話200がスリープモードにあるとき増幅器270、RFセクション266、IFセクション260および周波数合成器264のエネルギー消費量が下げられる。
【0023】
しかしながら、無線電話200は周期的にウエイクアップし、通信システムに必要なオーバーヘッド(overhead)タスクのサービスを行う必要があるので、すべての回路のエネルギー消費量を完全に下げるのは都合が悪い。最小数の回路は、無線電話200により必要とされるウエイクアップ時間を最小にするためにエネルギー消費量を上げた状態で維持される。スリープ時間を最大にすると、保存される電力量が最大となる。電話のウエイクアップタイムを最小にすると、電話のスリープ時間が最大となる。
【0024】
電話のウエイクアップ時間を最小にする1つの方法は周波数合成器に相関するロック時間を最小にすることである。これを成就する例示実施例を図3に示す。図3はアクティブモードとスリープモードを有する周波数合成器300のブロック図を示す。周波数合成器300がスリープモードに設定されると、VCO制御ライン352上の電圧値は維持される。例示実施例の周波数合成器300は、周波数合成器300がアクティブモードで動作するとき一般的な周波数合成器として動作する。
【0025】
基準発振器330は安定した基準信号を出力する。基準発振器330の出力は基準分割器332の入力に接続される。基準分割器332は基準発振器330の周波数を縮尺する。基準分割器332の出力は位相検出器340の第1入力に接続される。基準分割器332は、電話がスリープモードにあるとき、エネルギー消費量を下げるように基準分割器332に命令を出すスリープ信号により制御される。スリープモードにおいて、基準分割器332のエネルギー消費量が下げられると、分割器比の値が損失されるかもしれない。もしそうであるならば、基準分割器332がウエイクアップするように命令を受けたときに分割器比は再プログラムする必要があるであろう。もう一つの方法として、電力の損失が分割器比の損失を生じないように、基準分割器332の分割器比はハードワイヤードされるか不揮発性メモリに記憶することができる。基準分割器332がスリープモードに入るように命令されると、エネルギー消費量を下げられないメモリの一部に基準分割器332の分割器比を格納することもできる。どちらの構成が最も都合が良いかの選択は特定の周波数合成器300アプリケーションに依存するであろう。
【0026】
位相検出器340の入力において低周波数を維持しながらより高い周波数基準発振器330の使用を可能にするためにほとんどの周波数合成器300において、一般に基準分割器332が使用される。より高い周波数の基準発振器330は、より合理的なサイズの水晶発振子を可能とする。しかしながら、位相検出器340入力においてはより低い周波数が望ましい。なぜなら、位相検出器340の周波数が周波数合成器300の同調ステップサイズを決定するからである。基準分割器332を周波数合成器300に含めることは必須ではなく、当業者は、基準分割器332無しで周波数合成器を実現できることを認識するであろう。
【0027】
VCO360は周波数合成器300の出力信号364を発生する。VCO360の出力周波数はVCO360の制御入力に印加された信号により決定される。VCO360出力も出力周波数分割器362に接続される。出力周波数分割器362はVCO360の周波数を位相検出器340の周波数に縮尺する。出力周波数分割器362は、周波数合成器300が複数のチャネルに対して同調する必要があるとき都合がよい。周波数合成器300はまた基準分割器332または基準発振器330を変えることによっても同調できるが、最も一般的な方法は、出力周波数分割器362を使用することである。
【0028】
出力周波数分割器362は、電話がスリープモードのときエネルギー消費量を下げるように出力周波数分割器362に命令するスリープ信号302により制御される。出力周波数分割器362がスリープモードに入るように命令されると、基準分割器比に類似した出力分割器比は失われるかもしれない。しかしながら、基準分割器比値と同様に、出力周波数分割器比値も不揮発性メモリにセーブすることができ、あるいは、出力周波数分割器がスリープモードに入るように命令されるときエネルギー消費量を下げられないメモリロケーションにセーブすることができる。
【0029】
出力周波数分割器362の縮尺された周波数出力366は位相検出器340の第2入力に接続される。位相検出器340は2つの入力信号を比較し、2つの入力信号間の位相誤差に基づいた信号を出力する。位相検出器340は、電話がスリープモードのときエネルギー消費量を下げるように位相検出器340に命令するスリープ信号302により制御される。
【0030】
位相検出器340の出力は、周波数合成器がスリープモードに設定されるとVCO360の制御電圧信号を維持するように設計される電圧保持回路342の入力に接続される。電圧保持回路の実際の実装はループで使用される位相検出器340の種類に依存する。電圧保持回路342はサンプルアンドホールド回路であり得る。この場合、周波数合成器300がスリープモードに設定されていることをスリープ信号302が示すとき、位相検出器の出力電圧が連続的にサンプリングされホールドされる。電圧保持回路342に命令するスリープ信号302はスリープモードにおいて、電圧保持回路342のエネルギー消費量を下げさせない。そのかわり、スリープ信号302は電圧保持回路342に、スリープ信号302がアクティブモードを示している時制御ライン上の電圧をサンプリングすることから、スリープ信号302がスリープモードを示しているとき制御ライン上の電圧を維持することに、変更するように命令する。
【0031】
電圧保持回路342の出力はループフィルタ350の入力に接続される。ループフィルタはVCO360制御信号の帯域幅を制限するように動作する。ループフィルタ350は一般に受動フィルタとして実装されるので、外部電力源を必要としない。しかしながら、ループフィルタ350は能動フィルタとして実装することもできる。ループフィルタ350の出力はVCO360の制御入力に接続される。上述したように、VCO360の出力周波数は制御入力に印加される信号により決定される。
【0032】
周波数合成器300がアクティブモードで動作しているとき、合成器内のすべての素子はアクティブであり、電圧保持回路342は位相検出器340からの出力を変えることなくループフィルタ350に供給することを可能にする。周波数合成器300がアクティブモードのとき、ループはVCO360出力を基準周波数にロックするように動作する。周波数合成器がスリープモードに入るように命令されると、スリープ信号302を電力制御信号として利用するこれらの素子はエネルギー消費量が下げられる。電圧保持回路342はスリープ信号302を用いてVCO360制御ライン352上の電圧をスリープ信号302の印加する直前の値に維持する。
【0033】
周波数合成器300がアクティブモードからスリープモードに戻るように命令されると、VCO360は最初にループがロックされるときに要求される周波数により近い周波数で動作する。それゆえ、ループの初期周波数誤差は、VCO制御電圧がスリープモードにおいて制御されなかったときよりも小さい。ループはより小さな初期周波数誤差により、VCO360を基準周波数330にロックするのにかかる時間を低減することができる。ロック時間の低減は、電話が何らかのアイドル状態オーバーヘッドタスク(overhead task)をサービスするのに要する時間を低減するのに貢献する。これは電話がスリープ時間を最大にするのを可能にし、それによりバッテリー寿命を最大にすることができる。
【0034】
電圧保持回路342の例示構成を図4に示す。電圧保持回路342は信号を回路に接続するための入力402を包含する。位相検出器340出力からの信号は電圧保持回路342入力402に接続する。入力402は単位利得バッファとして構成される第1増幅器404への非反転入力である。第1増幅器404の出力はスイッチ410の入力に接続される。スイッチ410は図4ではFETとして示されているが、適切なスイッチング特性を有したいかなる種類のスイッチもこのアプリケーションに使用することができる。スイッチ410の出力は単位利得バッファとして構成される第2増幅器の非反転入力に接続される。さらに、キャパシタ414が第2増幅器420の非反転入力に接続される。キャパシタ414の第1端子は第2増幅器420の非反転入力に接続され、キャパシタ414の第2端子はグラウンドに接続される。第2増幅器420の出力は電圧保持回路342の出力としての機能を果たす。図4に保持制御412としてラベルが付された制御ラインを用いてスイッチ410の位置を制御する。図4の回路が図3の電圧保持回路342として使用されるとき保持制御412ラインはスリープ信号302により制御される。
【0035】
電圧保持回路342はトランスペアレントモードまたはホールドモードで機能する。保持制御412ラインがスイッチ410に閉回路位置になるように命令すると、電圧保持回路342は、サンプルモードとしても知られるトランスペアレントモードで動作する。第1増幅器404の出力は等しく電圧保持回路342の入力である。スイッチ410が閉位置にあるとき、第1増幅器404の出力は第2増幅器420の非反転入力に接続される。第2増幅器420の同じ非反転入力に接続されたキャパシタ414は第1増幅器404の電圧出力を追跡する。電圧保持回路342の出力としての機能を果たす第2増幅器420の出力はキャパシタ414の電圧を追跡する。
【0036】
保持制御412ラインがスイッチ410に開回路位置になるように命令すると、電圧保持回路342はホールドモードで動作する。スイッチ410が開回路位置にあるとき、第1増幅器410の出力は第2増幅器420の入力に接続されない。そのかわり、キャパシタ414は第2増幅器420の入力に接続される唯一の素子としての機能を果たす。しかしながら、スイッチ414はスイッチ410が閉位置にあったときの電圧を記憶している。従って、スイッチが開回路位置にあるとき、第2増幅器420はキャパシタ414に記憶された電圧を出力する。キャパシタ414に記憶された電圧は、スイッチ410を開回路にする前の第1増幅器404から出力された最後の電圧値を表す。第1増幅器404はキャパシタ414の両端間の電圧レベルを駆動しないので、第2増幅器420の出力はホールドモードにおいて一定である。
【0037】
電圧保持回路342の出力である第2増幅器420の出力はループフィルタ350に接続される。ループフィルタ350はVCO制御電圧をVCO360に接続するように機能する。それゆえ、図4の回路はVCO制御電圧に対して連続制御を可能にするように使用することができ、または所定のレベルでVCO制御電圧を維持するために使用することができることがわかる。
【0038】
好適実施例の以上の説明は当業者がこの発明を作成しまたは使用可能にするために提供される。これらの実施例に対する種々の変形例は当業者には容易に明白であり、ここに定義される一般的原理は、発明力の使用をともなわずに他の実施例に適用できる。従って、この発明はここに示す実施例に限定されることを意図せず、ここに開示した原理および新規な特徴に一致する最も広い範囲に一致する。
【図面の簡単な説明】
【図1】
図1は周波数合成器のブロック図である。
【図2】
図2は無線電話における周波数合成器のブロック図である。
【図3】
図3はVCO制御電圧を低電力モードに維持する周波数合成器のブロック図である。
【図4】
図4はVCO制御電圧を維持するために使用される回路のブロック図である。
Claims (13)
- 下記工程を具備する位相ロックループ(PLL)のロック時間を低減するための方法:
アクティブPLLの電圧制御発振器(VCO)制御電圧をサンプリングする:および
命令信号に応答して前記VCO制御電圧を前記サンプリングされたVCO制御電圧に維持する。 - 前記命令信号はスリープ信号である、請求項1の方法。
- 前記PLLを低電力モードに設定することをさらに具備する請求項1の方法。
- 前記PLLを低電力モードに設定するタスクは前記命令信号に応答して生じる、請求項3の方法。
- 下記を具備する低減されたロック時間を有する位相ロックループ(PLL):
電圧制御発振器(VCO)制御信号を出力する位相検出器;
前記位相検出器出力に接続された電圧保持回路;および
前記電圧保持回路に接続された制御入力を有するVCO;
前記電圧保持回路は前記PLLがアクティブ状態にあるとき前記VCO制御信号をサンプリングし、および前記電圧保持回路は前記PLLが低電力状態にあるとき前記サンプリングされたVCO制御信号を維持する。 - ループフィルタをさらに具備し、前記VCOは前記ループフィルタを介して前記電圧保持回路に接続される、請求項5のPLL。
- 前記PLLは命令信号に応答してアクティブ状態から低電力状態に切り替わる、請求項5のPLL。
- 前記命令信号はスリープ信号である、請求項7のPLL。
- 前記電圧保持回路はサンプルアンドホールド回路である請求項5のPLL。
- 下記を具備する周波数合成器集積回路(IC):
制御信号出力;および
電圧保持回路;
前記電圧保持回路は、前記周波数合成器ICがアクティブモードにあるとき前記制御信号出力をサンプリングし、前記周波数合成器ICが低電力モードにあるとき前記制御信号出力を維持する。 - 前記制御信号出力は電圧制御発振器(VCO)制御信号出力である、請求項10の周波数合成器IC。
- 前記周波数合成器ICは命令信号に応答してアクティブモードから低電力モードに切り替わる、請求項11の周波数合成器IC。
- 前記命令信号はスリープ信号である、請求項12の周波数合成器IC。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/567,802 US6731146B1 (en) | 2000-05-09 | 2000-05-09 | Method and apparatus for reducing PLL lock time |
PCT/US2001/014992 WO2001086815A2 (en) | 2000-05-09 | 2001-05-08 | Method and apparatus for reducing pll lock time |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004516692A true JP2004516692A (ja) | 2004-06-03 |
JP2004516692A5 JP2004516692A5 (ja) | 2008-06-26 |
Family
ID=24268707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001582916A Pending JP2004516692A (ja) | 2000-05-09 | 2001-05-08 | Pllロック時間を低減するための方法および装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6731146B1 (ja) |
EP (1) | EP1290797A2 (ja) |
JP (1) | JP2004516692A (ja) |
KR (1) | KR20030028467A (ja) |
CN (1) | CN1462508A (ja) |
AU (1) | AU2001259679A1 (ja) |
CA (1) | CA2408597A1 (ja) |
MX (1) | MXPA02011007A (ja) |
WO (1) | WO2001086815A2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7415548B2 (en) | 1991-05-13 | 2008-08-19 | Broadcom Corporation | Communication network having a plurality of bridging nodes which transmits a polling message with backward learning technique to determine communication pathway |
US6374311B1 (en) * | 1991-10-01 | 2002-04-16 | Intermec Ip Corp. | Communication network having a plurality of bridging nodes which transmit a beacon to terminal nodes in power saving state that it has messages awaiting delivery |
US7558557B1 (en) * | 1991-11-12 | 2009-07-07 | Broadcom Corporation | Low-power messaging in a network supporting roaming terminals |
CA2120520A1 (en) * | 1991-10-01 | 1993-04-15 | Robert C. Meier | A radio frequency local area network |
US7917145B2 (en) * | 1992-11-02 | 2011-03-29 | Broadcom Corporation | Radio frequency local area network |
US8509260B2 (en) | 1993-08-31 | 2013-08-13 | Broadcom Corporation | Modular, portable data processing terminal for use in a communication network |
US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
US6370371B1 (en) * | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
US6542722B1 (en) * | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
JP3884914B2 (ja) * | 2001-01-30 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置 |
US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
US7460584B2 (en) * | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
JP2004171104A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | コンピュータのユーザ認証システム、その方法およびそのためのプログラム |
US7038508B2 (en) * | 2004-04-30 | 2006-05-02 | Intel Corporation | Methods and apparatuses for detecting clock loss in a phase-locked loop |
DE102004063935A1 (de) * | 2004-07-01 | 2006-03-30 | Krohne Meßtechnik GmbH & Co KG | Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers |
JP2007027981A (ja) * | 2005-07-13 | 2007-02-01 | Futaba Corp | 発振装置およびその制御方法 |
JP2008042810A (ja) * | 2006-08-10 | 2008-02-21 | Fujitsu Ltd | Pll回路 |
KR101316788B1 (ko) | 2007-01-08 | 2013-10-11 | 삼성전자주식회사 | 반도체 집적 회로 장치 |
KR100956639B1 (ko) | 2007-08-31 | 2010-05-11 | 전자부품연구원 | 컴퓨팅 디바이스의 전력 감소 장치 및 그 방법 |
JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7667545B2 (en) * | 2008-03-04 | 2010-02-23 | Freescale Semiconductor, Inc. | Automatic calibration lock loop circuit and method having improved lock time |
US7595699B1 (en) * | 2008-03-04 | 2009-09-29 | Freescale Semiconductor, Inc. | Look loop circuit and method having improved lock time |
KR101034617B1 (ko) * | 2009-12-29 | 2011-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
CN102104411B (zh) * | 2010-12-29 | 2013-06-05 | 浙江大学 | 一种用于皮卫星的接收机电路 |
TWI437820B (zh) * | 2010-12-31 | 2014-05-11 | 鈺創科技股份有限公司 | 電壓保持電路 |
AT513104B1 (de) * | 2012-07-10 | 2015-11-15 | Felix Dipl Ing Dr Himmelstoss | Vorrichtung zur Konstanthaltung der Frequenz eines spannungsgesteuerten Oszillators |
US9060735B2 (en) | 2012-12-14 | 2015-06-23 | Sharp Laboratories Of America, Inc. | Classification of segments of acoustic physiological signal captured during sleep using phase-locked loop array |
US8760202B1 (en) * | 2013-05-15 | 2014-06-24 | Freescale Semiconductor, Inc. | System for generating clock signal |
US9258001B1 (en) | 2013-09-03 | 2016-02-09 | Cirrus Logic, Inc. | Dual-input oscillator for redundant phase-locked loop (PLL) operation |
US20180340803A1 (en) * | 2017-05-25 | 2018-11-29 | Renesas Electronics Corporation | Detection system, sensor and microcomputer |
KR101938674B1 (ko) * | 2017-11-27 | 2019-01-15 | 주식회사 아나패스 | 위상 고정 루프 및 지연 고정 루프 |
US11074210B2 (en) * | 2018-12-08 | 2021-07-27 | Apple Inc. | Bus protocol for multiple chipsets |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56136037A (en) * | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
JPS57109428A (en) * | 1980-11-10 | 1982-07-07 | Gen Electric | Storage battery saving type frequency synthesizer |
JPS6297429A (ja) * | 1985-10-23 | 1987-05-06 | Hitachi Ltd | 位相同期発振器 |
JPS62213417A (ja) * | 1986-03-14 | 1987-09-19 | Hitachi Ltd | 位相同期発振器 |
CH677298A5 (en) * | 1989-04-17 | 1991-04-30 | Koechler Erika Fa | Frequency synthesiser circuit for portable radio receiver - has switch interrupting voltage to frequency divider and phase detector for reduced battery requirement |
JPH08125527A (ja) * | 1994-10-21 | 1996-05-17 | Mitsubishi Electric Corp | 位相同期ループ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1282464C (en) | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Phase-locked oscillator |
JP2995923B2 (ja) * | 1991-04-11 | 1999-12-27 | ソニー株式会社 | 同期クロック発生回路 |
US5528307A (en) * | 1991-07-18 | 1996-06-18 | Canon Kabushiki Kaisha | Clock generator |
US6223061B1 (en) * | 1997-07-25 | 2001-04-24 | Cleveland Medical Devices Inc. | Apparatus for low power radio communications |
US6150891A (en) * | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
US6114888A (en) * | 1998-09-25 | 2000-09-05 | Conexant Systems, Inc. | Digital phase lock loop divider cycling method, apparatus, and communication system incorporating the same |
-
2000
- 2000-05-09 US US09/567,802 patent/US6731146B1/en not_active Expired - Fee Related
-
2001
- 2001-05-08 JP JP2001582916A patent/JP2004516692A/ja active Pending
- 2001-05-08 CA CA002408597A patent/CA2408597A1/en not_active Abandoned
- 2001-05-08 CN CN01815697A patent/CN1462508A/zh active Pending
- 2001-05-08 EP EP01933238A patent/EP1290797A2/en not_active Withdrawn
- 2001-05-08 MX MXPA02011007A patent/MXPA02011007A/es active IP Right Grant
- 2001-05-08 AU AU2001259679A patent/AU2001259679A1/en not_active Abandoned
- 2001-05-08 KR KR1020027015008A patent/KR20030028467A/ko not_active Application Discontinuation
- 2001-05-08 WO PCT/US2001/014992 patent/WO2001086815A2/en not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56136037A (en) * | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
JPS57109428A (en) * | 1980-11-10 | 1982-07-07 | Gen Electric | Storage battery saving type frequency synthesizer |
JPS6297429A (ja) * | 1985-10-23 | 1987-05-06 | Hitachi Ltd | 位相同期発振器 |
JPS62213417A (ja) * | 1986-03-14 | 1987-09-19 | Hitachi Ltd | 位相同期発振器 |
CH677298A5 (en) * | 1989-04-17 | 1991-04-30 | Koechler Erika Fa | Frequency synthesiser circuit for portable radio receiver - has switch interrupting voltage to frequency divider and phase detector for reduced battery requirement |
JPH08125527A (ja) * | 1994-10-21 | 1996-05-17 | Mitsubishi Electric Corp | 位相同期ループ回路 |
Also Published As
Publication number | Publication date |
---|---|
CA2408597A1 (en) | 2001-11-15 |
AU2001259679A1 (en) | 2001-11-20 |
KR20030028467A (ko) | 2003-04-08 |
US6731146B1 (en) | 2004-05-04 |
WO2001086815A3 (en) | 2002-04-04 |
CN1462508A (zh) | 2003-12-17 |
WO2001086815A2 (en) | 2001-11-15 |
EP1290797A2 (en) | 2003-03-12 |
MXPA02011007A (es) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004516692A (ja) | Pllロック時間を低減するための方法および装置 | |
US8175543B2 (en) | Method and system for wireless communication using integrated clock generation for bluetooth and FM transmit and FM receive functions | |
US8600300B2 (en) | Method and system for single chip WLAN and bluetooth radios on a single CMOS substrate | |
JP3310057B2 (ja) | ディジタル移動電話機の高周波回路構成 | |
KR20040053346A (ko) | 무선 주파수 클럭 신호 발생 장치 | |
Ishikuro et al. | A single-chip CMOS Bluetooth transceiver with 1.5 MHz IF and direct modulation transmitter | |
JP2002050963A (ja) | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 | |
US6799028B2 (en) | Mobile radio receiver with integrated broadcast receiver that fills broadcast gaps during mobile band communication | |
US6185411B1 (en) | Apparatus and method for enabling elements of a phase locked loop | |
KR100346211B1 (ko) | 이동통신단말기에서 송수신용 국부발진신호 발생장치 및방법 | |
US20070164827A1 (en) | Circuit and method for controlling an oscillation loop | |
KR100326310B1 (ko) | 이동통신 단말기에서 전압제어 발진기의 제어 장치 및 방법 | |
JP3622876B2 (ja) | 送受信装置及び携帯無線機 | |
JP2001007714A (ja) | 温度補正回路及び温度補正機能を備えた電子機器 | |
KR100266414B1 (ko) | Rf모듈의 전원 인가장치 | |
JP3572028B2 (ja) | 移動無線端末装置 | |
EP1061661A2 (en) | Dual band cellular transceiver architecture | |
JP3092538B2 (ja) | 通信装置 | |
KR100471307B1 (ko) | 이동단말기에서의 중간주파수 자동제어장치 | |
KR100571638B1 (ko) | 듀얼 밴드 전압 제어 발진기 및 이를 탑재한 이동통신단말기 | |
KR20020079964A (ko) | 무선 전화기 구조 | |
JPH06276094A (ja) | 発振周波数調整方式 | |
KR100737059B1 (ko) | 전압제어발진기회로 | |
JP2000013251A (ja) | 送信回路 | |
US20070186125A1 (en) | Electronic circuit and method for operating an electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101116 |