JP5525262B2 - 復調装置及び受信装置、並びに復調方法 - Google Patents

復調装置及び受信装置、並びに復調方法 Download PDF

Info

Publication number
JP5525262B2
JP5525262B2 JP2009543651A JP2009543651A JP5525262B2 JP 5525262 B2 JP5525262 B2 JP 5525262B2 JP 2009543651 A JP2009543651 A JP 2009543651A JP 2009543651 A JP2009543651 A JP 2009543651A JP 5525262 B2 JP5525262 B2 JP 5525262B2
Authority
JP
Japan
Prior art keywords
frequency
signal
clock
demodulator
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009543651A
Other languages
English (en)
Other versions
JPWO2009069263A1 (ja
Inventor
遥 高野
茂 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009543651A priority Critical patent/JP5525262B2/ja
Publication of JPWO2009069263A1 publication Critical patent/JPWO2009069263A1/ja
Application granted granted Critical
Publication of JP5525262B2 publication Critical patent/JP5525262B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/17Elimination of interference caused by harmonics of local oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Noise Elimination (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、デジタル変調された信号を復調する復調装置及びこの復調装置を有する受信装置に関する。
図7は、従来の復調装置における信号のスペクトラムの例を示すスペクトラム図である。この復調装置は、放送信号を選択するチューナと、チューナで選択された放送信号を復調する復調部とを有している。チューナは、受信された信号を、周波数R(Rは実数)の信号と乗算して周波数変換し、得られたIF信号を復調部に出力する。復調部は、周波数S(Sは実数)のマスタクロックに従って動作する。周波数Sは一定であるので、選択された放送信号のスペクトラムが、クロックの高調波成分(周波数MS、Mは自然数)に重なることがあり、この場合には、その放送信号については受信性能が低下してしまうことになる。
これに対処するために、特許文献1には、発振周波数の異なる2つの水晶振動子を用意し、使用する水晶振動子を受信されるべき信号の周波数に応じて切り換えるようにする技術が記載されている。
また、デジタル変調された信号が復調されて得られるトランスポートストリーム(TS)は、ジッタ(パケット等の間隔が一定しないこと)を有することがある。ジッタを補償するために、特許文献2には、周波数が異なる2つのクロックから1つを選択し、選択されたクロックに従ってTSを出力する技術が記載されている。
特許文献3には、チューナと復調部とが共通の水晶振動子を用いることにより、水晶振動子の数を削減した受信装置が記載されている。
特開2004−56367号公報 特開2007−110184号公報 特開平11−341376号公報
しかし、特許文献1の構成では、2つの水晶振動子を切り換えて用いるので、TSのジッタ補償を行おうとすると制御が複雑になってしまう。また復調部用に2つの水晶振動子を必要とするので、部品点数が多くなり、復調装置のコストが増大する。
特許文献2及び3の構成では、復調部で用いられるクロック周波数が固定されているので、前述のようにクロックの高調波成分の影響によって受信性能が低下してしまうことがある。
本発明は、復調に用いられるクロックの高調波成分に起因する受信性能の低下を防いだ復調装置を提供することを目的とする。
本発明の一例示的実施形態に係る復調装置は、受信信号を、前記受信信号に含まれる所望の信号の周波数に応じた周波数の信号と乗算することによって周波数変換し、得られた周波数変換された信号を出力するチューナと、前記周波数変換された信号を復調することによって復調信号を生成する復調部とを有する。前記復調部は、前記所望の信号の周波数に応じた周波数の信号である可変周波数信号を、入力信号の周波数を整数分の1にする分周器を通すことで得られる、前記可変周波数信号の周波数の整数分の1の周波数を有するマスタクロックに従って動作する。
これによると、復調部が、チューナで受信信号の周波数変換に用いられる信号の周波数に応じた周波数のマスタクロックに従って動作するので、マスタクロックの高調波成分が、選択されるべき信号のスペクトラムに重ならないようにすることができる。
また、本発明の一例示的実施形態に係る受信装置は、復調装置と、出力部とを有する。前記復調装置は、受信信号を、前記受信信号に含まれる所望の信号の周波数に応じた周波数の信号と乗算することによって周波数変換し、得られた周波数変換された信号を出力するチューナと、前記周波数変換された信号を復調することによって復調信号を生成する復調部とを有する。前記復調部は、前記所望の信号の周波数に応じた周波数の信号である可変周波数信号を、入力信号の周波数を整数分の1にする分周器を通すことで得られる、前記可変周波数信号の周波数の整数分の1の周波数を有するマスタクロックに従って動作する。前記出力部は、表示装置及びスピーカを有し、前記復調装置で生成された復調信号に対する復号化処理を行い、その結果に従って前記表示装置への表示及び前記スピーカからの音声出力を行う。
これによると、マスタクロックの高調波成分による受信性能の低下を防いだ受信装置を実現することができる。
本発明の一例示的実施形態に係る復調方法は、受信信号を、前記受信信号に含まれる所望の信号の周波数に応じた周波数の信号と乗算することによって周波数変換するステップと、前記周波数変換された信号を復調するステップとを有する。前記復調するステップは、前記所望の信号の周波数に応じた周波数の信号である可変周波数信号を、入力信号の周波数を整数分の1にする分周器を通すことで得られる、前記可変周波数信号の周波数の整数分の1の周波数を有するマスタクロックに従って処理を行う。
本発明の一例示的実施形態によれば、復調部のマスタクロックの高調波成分に起因する受信性能の低下を防ぐことができる。チューナ及び復調部のための基準信号を共通化することができるので、部品点数の削減及び回路の単純化を図ることができる。また、マスタクロックの高調波成分の影響を避けながらTSのジッタ補償を行うことも、容易に可能となる。
発明の実施形態に係る受信装置の構成を示すブロック図である。 1の復調用クロック再生部の構成例を示すブロック図である。 1のTS用クロック再生部の構成例を示すブロック図である。 2の復調用クロック再生部及び図3のTS用クロック再生部における信号波形の例を示すタイミングチャートである。 1の受信装置における信号のスペクトラムの例を示すスペクトラム図である。 F信号IFSで伝送されるデータのシーケンスの例を示す説明図である。 来の復調装置における信号のスペクトラムの例を示すスペクトラム図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は、本発明の実施形態に係る受信装置の構成を示すブロック図である。図1の受信装置は、アンテナ12と、復調装置14と、出力部16と、水晶振動子18とを有している。復調装置14は、チューナ30と、復調部40とを有している。チューナ30は、PLL(phase locked loop)32と、分周器34と、乗算器36とを有している。復調部40は、復調前段部41と、復調後段部42と、FIFO(first in, first out)バッファ44と、復調用クロック再生部46と、トランスポートストリーム(TS)用クロック再生部48とを有している。
アンテナ12は、デジタル変調された複数の放送信号を受け取り、受信信号RFSとして乗算器36に供給する。PLL32には水晶振動子18が接続されている。PLL32は、水晶振動子18のほぼ一定の発振周波数F0を基準にして、復調装置14の外部から入力される選局情報TNIに応じた周波数NF(Nは自然数、Fは実数)の選局クロックNCKを、可変周波数信号として生成する。選局クロックNCKの周波数は、受信信号RFSに含まれる所望の放送信号の周波数に応じた周波数である。選局情報TNIは、所望の放送信号が乗算器36での周波数変換後にIF帯域の信号として得られるようにするためには、選局クロックNCKの周波数が発振周波数F0の何倍である必要があるかを示している。
分周器34は、選局クロックNCKを分周して、周波数F(選局クロックNCKの周波数のN分の1の周波数)のマスタクロックMCKを生成し、復調部40に出力する。乗算器36は、選局クロックNCKと同じ周波数の信号を生成し、この信号と受信信号RFSとを乗算することによって、RF帯域の受信信号RFSをIF帯域のIF信号IFSに周波数変換し、得られた周波数変換された信号としてIF信号IFSを復調部40に出力する。なお、PLL32が、周波数FのクロックをマスタクロックMCKとして復調部40に出力するようにしてもよい。
復調前段部41は、IF信号IFSに対して、周波数変換、DC成分のキャンセル及び直交検波等の処理を行い、得られたシンボル値を復調信号DM1として出力する。また、復調前段部41は、レート情報算出部52を有している。レート情報算出部52は、
(レート情報RTI)
=(IF信号IFS(又は復調信号DM1)のシンボルレート)/((マスタクロックMCKのクロックレート)/k) (kは自然数) …(1)
を求め、出力する。
復調用クロック再生部46及びTS用クロック再生部48には、マスタクロックMCKがそのまま、又は分周されて与えられる。式(1)は、マスタクロックMCKの周波数に対する復調用クロック再生部46及びTS用クロック再生部48に与えられるクロックの周波数の比が、1/kである場合について示している。レート情報RTIは、1未満の値である。
言い換えると、レート情報RTIは、次式(2)、すなわち、
(レート情報RTI)
=k*(マスタクロックMCKの周期)/(IF信号IFS(又は復調信号DM1)のシンボル周期) (kは自然数) …(2)
で表すことができる。以下では例として、k=1であるとして説明する。
復調用クロック再生部46は、マスタクロックMCKとレート情報RTIとに基づいて、復調用クロックCLKAを生成する。TS用クロック再生部48は、マスタクロックMCKとレート情報RTIとに基づいて、TS出力用のクロックとしてTS用クロックCLKBを生成する。TS用クロック再生部48は、クロックCLKBの周波数がクロックCLKAの周波数よりも安定するようにする。
復調前段部41は、クロックCLKAに従って動作する。復調後段部42は、クロックCLKAに従って、復調信号DM1に対して等化、デマップ、誤り訂正等の処理を行い、得られた結果を復調信号DM2としてFIFOバッファ44に出力する。FIFOバッファ44は、復調信号DM2を受け取って格納し、格納された復調信号DM2の値を、格納された順にクロックCLKBに従ってTSとして出力する。すなわち、復調部40は、IF信号IFSを復調することによって復調信号DM2を生成し、TSとして出力する。
IF信号IFSが例えばOFDM信号等のマルチキャリア信号である場合には、復調後段部42は、FFT(fast Fourier transform)処理も行う。この場合、式(2)では、シンボル周期に代えてFFT処理のサンプリング周期を用いる。
出力部16は、表示装置及びスピーカを有している。出力部16は、FIFOバッファ44から出力されたTSから映像や音声、又はその他のデータを分離し、映像データ及び音声データに復号化処理(例えばMPEG(moving picture experts group)符号化データに対する復号化処理)を行って、送信された映像データ、音声データ等を求める。出力部16は、求められた映像データ及び音声データに従って、映像を表示装置に表示し、スピーカから音声を出力する。
図2は、図1の復調用クロック再生部46の構成例を示すブロック図である。復調用クロック再生部46は、累算器64と、ゲーティッド回路66とを有している。累算器64は、マスタクロックMCKに同期して、レート情報RTIを累算し、累算結果に応じたイネーブル信号ENAをゲーティッド回路66に出力する。
ここで、累算器64は、累算結果が1以上である場合にはイネーブル信号ENAとして高電位(“H”)を出力し、累算結果が1未満である場合にはイネーブル信号ENAとして低電位(“L”)を出力する。また、累算器64は、累算結果が1以上である場合には、累算結果から1を減じる。ゲーティッド回路66は、イネーブル信号ENAが“H”である期間においてのみ、マスタクロックMCKをクロックCLKAとして出力する。したがって、クロックCLKAは、レート情報RTIに応じた頻度でマスタクロックMCKに同期したパルスを有する。
図3は、図1のTS用クロック再生部48の構成例を示すブロック図である。TS用クロック再生部48は、平均化回路72と、累算器74と、ゲーティッド回路76とを有している。平均化回路72は、レート情報RTIを平均化して、得られた平均レート情報ARIを累算器74に出力する。累算器74は、マスタクロックMCKに同期して平均レート情報ARIを累算し、累算結果に応じたイネーブル信号ENBをゲーティッド回路76に出力する。
ここで、累算器74は、累算結果が1以上である場合にはイネーブル信号ENBとして“H”を出力し、累算結果が1未満である場合にはイネーブル信号ENBとして“L”を出力する。また、累算器74は、累算結果が1以上である場合には、累算結果から1を減じる。ゲーティッド回路76は、イネーブル信号ENBが“H”である期間においてのみ、マスタクロックMCKをクロックCLKBとして出力する。したがって、クロックCLKBは、平均レート情報ARIに応じた頻度でマスタクロックMCKに同期したパルスを有する。
図4は、図2の復調用クロック再生部46及び図3のTS用クロック再生部48における信号波形の例を示すタイミングチャートである。フェージング等の影響を受け、レート情報RTIが例えば0.7〜0.8程度の範囲で変動する場合には、イネーブル信号ENAは例えば図4のようになる。図4の場合、ゲーティッド回路66は、クロックCLKAとして、マスタクロックMCKの3パルスを出力し、その次のパルスを出力せず、その後4パルスを出力し、その次のパルスを出力しない。
図4の場合、平均化回路72から出力される平均レート情報ARIが0.75であるとする。平均レート情報ARIはほぼ一定の値を保つので、イネーブル信号ENBは例えば図4のようになる。すると、ゲーティッド回路76は、ほぼ定常的にマスタクロックMCKの4パルス毎に3パルスを、クロックCLKBとして出力する。
このように、TS用クロック再生部48は平均化回路72を有し、平均レート情報ARIを用いてクロックCLKBを生成するので、クロックCLKBはクロックCLKAよりも周波数が安定している。したがって、FIFOバッファ44から出力されるTSのジッタを小さくすることができる。
図5は、図1の復調装置における信号のスペクトラムの例を示すスペクトラム図である。PLL32は、IF信号IFSのスペクトラムがマスタクロックMCKの周波数F以下となるように、選局クロックNCKの周波数NFを選局情報TNIに従って制御する。このため、選択された放送信号のスペクトラムは、このスペクトラムに最も近い、マスタクロックMCKの高調波成分の周波数(2N−1)Fより常に高くなる(乗算器36で受信信号RFSに乗算される信号の周波数NFとマスタクロックMCKの周波数Fとの間の差は(N−1)Fであるので、選択された放送信号のスペクトラムに最も近い、マスタクロックMCKの高調波成分の周波数は、2×(N−1)F+F=(2N−1)Fである)。したがって、選択された放送信号にマスタクロックMCKの高調波成分が重畳することがなくなる。
図6は、IF信号IFSで伝送されるデータのシーケンスの例を示す説明図である。IF信号IFSで伝送されるデータには、同期のためのデータ等が含まれており、このデータは、クロック同期後には不要となるので、復調後段部42において削除される。図6では、削除される冗長データと、復調装置14の外部に出力されるべき有効データとを示している。
図6のデータうち、TSとして出力されるのは有効データのみであるので、クロックCLKBのパルス数を、クロックCLKAのパルス数に有効データの割合を乗じて得られた数としてもよい。そこで、平均化回路72が、IF信号IFSの伝送レートに対するTSの伝送レートの比をレート情報RTIに乗じてから、レート情報RTIの平均化を行うようにしてもよい。このようにすると、特に、有効データの割合が整数分の1ではない場合に、効率よくTSを出力することができる。
以上のように、本実施形態によると、選択された放送信号の周波数に応じて復調部40のマスタクロックMCKの周波数Fが変化するので、選択された放送信号がマスタクロックMCKの高調波成分の影響を受けることがなくなり、マスタクロックMCKの高調波成分に起因する受信性能の低下を防ぐことができる。
また、FIFOバッファ44は、平均レート情報ARIに基づいて生成されたクロックCLKBに従ってTSを出力するので、TSパケットの間隔を均等にすることができ、TSのジッタを小さくすることができる。マスタクロックMCKに基づいて検出されたレート情報を用いるので、マスタクロックMCKの周波数が変化しても異なる制御を行う必要がなく、TSのジッタ補償を容易に低コストで実現することができる。
なお、例として、乗算器36が受信信号RFSをIF信号IFSに周波数変換する場合について説明したが、乗算器36が受信信号RFSをベースバンド信号に周波数変換してもよい。
また、例として、復調装置14が放送信号を受信する場合について説明したが、復調装置14が、他の通信のための信号を受信する場合や、有線で伝送された信号を受信する場合も同様である。
また、TS用クロック再生部48が、FIFOバッファ44の使用容量を監視し、FIFOバッファ44の使用容量が所定の閾値以上の時は平均レート情報ARIの値を増加させ、FIFOバッファ44の使用容量が所定の閾値未満の時は平均レート情報ARIの値を減少させるようにしてもよい。
また、FIFOバッファ44が復調部40の最終段に位置している場合について説明したが、FIFOバッファ44が復調部40内の他の位置にあってもよい。
また、TS用クロック再生部48には、復調用クロック再生部46に与えられるクロックよりも周波数が高いクロックが与えられるようにしてもよい。例えば、復調用クロック再生部46には、マスタクロックMCKに代えて、マスタクロックMCKを分周して周波数を4分の1にしたクロックを与え、TS用クロック再生部48にはマスタクロックMCKをそのまま与えるようにする。すると、TS用クロック再生部48にも復調用クロック再生部46に与えられるクロックと同じクロックを与える場合よりも、TSを出力するタイミングの変動が減少し、TSのジッタを小さくすることができる。
以上説明したように、本発明は、復調に用いられるクロックの高調波成分に起因する受信性能の低下を防ぐことができるので、復調装置及び受信装置等について有用である。
14 復調装置
16 出力部
30 チューナ
32 PLL
34 分周器
36 乗算器
40 復調部
41 復調前段部
42 復調後段部
44 FIFOバッファ
46 復調用クロック再生部
48 TS用クロック再生部
52 レート情報算出部

Claims (7)

  1. 受信信号を、前記受信信号に含まれる所望の信号の周波数に応じた周波数の信号と乗算することによって周波数変換し、得られた周波数変換された信号を出力するチューナと、
    前記周波数変換された信号を復調することによって復調信号を生成する復調部とを備え、
    前記復調部は、
    前記所望の信号の周波数に応じた周波数の信号である可変周波数信号を、入力信号の周波数を整数分の1にする分周器を通すことで得られる、前記可変周波数信号の周波数の整数分の1の周波数を有するマスタクロックに従って動作する
    ことを特徴とする復調装置。
  2. 請求項1に記載の復調装置において、
    前記復調部は、
    前記周波数変換された信号を検波する復調前段部と、
    前記検波された信号にデマップ及び誤り訂正処理を行い、前記復調信号として出力する復調後段部と、
    復調用クロックを生成する復調用クロック再生部とを有し、
    前記復調前段部は、
    前記マスタクロックの周期と前記周波数変換された信号のシンボル周期との間の比に応じた値をレート情報として求めるレート情報算出部を有し、
    前記復調用クロック再生部は、
    前記レート情報に応じた頻度で前記マスタクロックに同期したパルスを有するクロックを前記復調用クロックとして生成し、
    前記復調後段部は、
    前記復調用クロックに従って動作する
    ことを特徴とする復調装置。
  3. 請求項2に記載の復調装置において、
    前記復調部は、
    前記レート情報に応じた頻度で前記マスタクロックに同期したパルスを有するクロックをトランスポートストリーム用クロックとして生成するトランスポートストリーム用クロック再生部と、
    前記復調信号を格納し、前記格納された復調信号を、格納された順に前記トランスポートストリーム用クロックに従ってトランスポートストリームとして出力するFIFO(first in, first out)バッファとを更に有する
    ことを特徴とする復調装置。
  4. 請求項3に記載の復調装置において、
    前記トランスポートストリーム用クロック再生部は、
    前記レート情報を平均化し、得られた平均レート情報に応じた頻度で前記マスタクロックに同期したパルスを有するクロックを前記トランスポートストリーム用クロックとして生成する
    ことを特徴とする復調装置。
  5. 請求項3に記載の復調装置において、
    前記トランスポートストリーム用クロック再生部は、
    前記周波数変換された信号の伝送レートに対する前記FIFOバッファから出力されるトランスポートストリームの伝送レートの比を前記レート情報に乗算し、得られた結果に応じた頻度で前記マスタクロックに同期したパルスを有するクロックを前記トランスポートストリーム用クロックとして生成する
    ことを特徴とする復調装置。
  6. 復調装置と、
    出力部とを備え、
    前記復調装置は、
    受信信号を、前記受信信号に含まれる所望の信号の周波数に応じた周波数の信号と乗算することによって周波数変換し、得られた周波数変換された信号を出力するチューナと、
    前記周波数変換された信号を復調することによって復調信号を生成する復調部とを有し、
    前記復調部は、
    前記所望の信号の周波数に応じた周波数の信号である可変周波数信号を、入力信号の周波数を整数分の1にする分周器を通すことで得られる、前記可変周波数信号の周波数の整数分の1の周波数を有するマスタクロックに従って動作し、
    前記出力部は、
    表示装置及びスピーカを有し、前記復調装置で生成された復調信号に対する復号化処理を行い、その結果に従って前記表示装置への表示及び前記スピーカからの音声出力を行う
    受信装置。
  7. 受信信号を、前記受信信号に含まれる所望の信号の周波数に応じた周波数の信号と乗算することによって周波数変換するステップと、
    前記周波数変換された信号を復調するステップとを備え、
    前記復調するステップは、
    前記所望の信号の周波数に応じた周波数の信号である可変周波数信号を、入力信号の周波数を整数分の1にする分周器を通すことで得られる、前記可変周波数信号の周波数の整数分の1の周波数を有するマスタクロックに従って処理を行う
    ことを特徴とする復調方法。
JP2009543651A 2007-11-28 2008-11-18 復調装置及び受信装置、並びに復調方法 Expired - Fee Related JP5525262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009543651A JP5525262B2 (ja) 2007-11-28 2008-11-18 復調装置及び受信装置、並びに復調方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007307455 2007-11-28
JP2007307455 2007-11-28
JP2009543651A JP5525262B2 (ja) 2007-11-28 2008-11-18 復調装置及び受信装置、並びに復調方法
PCT/JP2008/003367 WO2009069263A1 (ja) 2007-11-28 2008-11-18 復調装置及び受信装置、並びに復調方法

Publications (2)

Publication Number Publication Date
JPWO2009069263A1 JPWO2009069263A1 (ja) 2011-04-07
JP5525262B2 true JP5525262B2 (ja) 2014-06-18

Family

ID=40678177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543651A Expired - Fee Related JP5525262B2 (ja) 2007-11-28 2008-11-18 復調装置及び受信装置、並びに復調方法

Country Status (6)

Country Link
US (1) US20100323648A1 (ja)
EP (1) EP2222042A1 (ja)
JP (1) JP5525262B2 (ja)
CN (1) CN101874390B (ja)
BR (1) BRPI0819015A2 (ja)
WO (1) WO2009069263A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8594256B2 (en) * 2010-09-14 2013-11-26 Newport Media, Inc. Low power, multi-chip diversity architecture
US8482675B2 (en) * 2010-09-30 2013-07-09 Newport Media, Inc. Multi-chip antenna diversity picture-in-picture architecture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1132359A (ja) * 1997-07-09 1999-02-02 Kokusai Electric Co Ltd ページャ
JP3105381B2 (ja) * 1993-06-30 2000-10-30 三菱電機株式会社 Qpsk変調装置およびqpsk復調装置
JP2001136140A (ja) * 1999-08-26 2001-05-18 Victor Co Of Japan Ltd マルチキャリア伝送送受信システム
JP2002118479A (ja) * 2000-10-11 2002-04-19 Kenwood Corp ディジタル放送受信回路、発振信号生成回路及びディジタル放送受信方法
JP2005354242A (ja) * 2004-06-09 2005-12-22 Japan Radio Co Ltd 無線通信機
JP2006140960A (ja) * 2004-11-15 2006-06-01 Matsushita Electric Ind Co Ltd 無線受信装置、基地局装置、通信端末装置及び受信方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701290A (nl) * 1987-06-02 1989-01-02 Philips Nv Ontvanger voor een faseverschuivingsgemoduleerd draaggolfsignaal.
GB9301704D0 (en) * 1993-01-28 1993-03-17 Signal Processors Ltd New digital modem design techniques
US5459432A (en) * 1993-07-22 1995-10-17 Rockwell International Corporation Use of a chopper and a sigma-delta modulator for downconverting and digitizing an analog signal including information modulated by a carrier
JPH0918463A (ja) * 1995-04-28 1997-01-17 Kokusai Electric Co Ltd マルチレート受信回路
JP2822975B2 (ja) * 1996-04-09 1998-11-11 日本電気株式会社 受信機
JP3360004B2 (ja) * 1997-03-20 2002-12-24 松下電器産業株式会社 無線受信装置
JP3373431B2 (ja) 1998-05-25 2003-02-04 シャープ株式会社 デジタル放送受信装置
DE60035187T2 (de) * 2000-06-28 2008-02-14 Stmicroelectronics N.V. Verfahren zur Reduzierung des Elektrizitätsverbrauchs eines zellularen Mobiltelefons
JP2004056367A (ja) 2002-07-18 2004-02-19 Sharp Corp チューナ装置
US7197089B2 (en) * 2002-08-30 2007-03-27 Rf Micro Devices, Inc. Frequency plan for GPS receiver
US7583802B2 (en) * 2003-01-17 2009-09-01 Thomson Licensing Method for using a synchronous sampling design in a fixed-rate sampling mode
JP2004356858A (ja) * 2003-05-28 2004-12-16 Victor Co Of Japan Ltd 伝送システム、伝送方法及び伝送装置
JP2007110184A (ja) 2005-10-11 2007-04-26 Matsushita Electric Ind Co Ltd ジッタ補正回路、ジッタ補正方法、及び復調装置
US7529533B2 (en) * 2005-11-15 2009-05-05 Triquint Semiconductor, Inc. Configurable homodyne/heterodyne radio receiver and RFID reader employing same
EP1879382B1 (en) * 2006-07-10 2017-09-06 Samsung Electronics Co., Ltd. Multi-screen display apparatus and method for digital broadcast receiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105381B2 (ja) * 1993-06-30 2000-10-30 三菱電機株式会社 Qpsk変調装置およびqpsk復調装置
JPH1132359A (ja) * 1997-07-09 1999-02-02 Kokusai Electric Co Ltd ページャ
JP2001136140A (ja) * 1999-08-26 2001-05-18 Victor Co Of Japan Ltd マルチキャリア伝送送受信システム
JP2002118479A (ja) * 2000-10-11 2002-04-19 Kenwood Corp ディジタル放送受信回路、発振信号生成回路及びディジタル放送受信方法
JP2005354242A (ja) * 2004-06-09 2005-12-22 Japan Radio Co Ltd 無線通信機
JP2006140960A (ja) * 2004-11-15 2006-06-01 Matsushita Electric Ind Co Ltd 無線受信装置、基地局装置、通信端末装置及び受信方法

Also Published As

Publication number Publication date
BRPI0819015A2 (pt) 2015-05-05
JPWO2009069263A1 (ja) 2011-04-07
US20100323648A1 (en) 2010-12-23
CN101874390A (zh) 2010-10-27
CN101874390B (zh) 2014-04-30
EP2222042A1 (en) 2010-08-25
WO2009069263A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100812554B1 (ko) 디지탈 신호 처리기용의 타이밍 복원 회로망
KR0161806B1 (ko) 고품위 텔레비젼용 대역 통과 위상 트랙커를 구비한 디지탈 잔류 측파대 검출기
US20090104886A1 (en) Signal processing device, control method of signal processing device, digital broadcast receiving device, and control method of digital broadcast receiving device
US7577216B2 (en) Guard interval and FFT mode detector in DVB-T receiver
JP3647377B2 (ja) Vsb/qam共用受信器及び受信方法
JP2000341241A (ja) 受信装置
JP3148197B2 (ja) ディジタルシンクロダインされるvsb及びqam最終中間周波数信号に対する個別的な中間周波数増幅器を備えるテレビジョン受信機
JP2000013357A (ja) Ofdm受信装置
JP5525262B2 (ja) 復調装置及び受信装置、並びに復調方法
JP2007036730A (ja) 受信装置
KR100276772B1 (ko) 채널등화전 기저대 디지털텔레비젼신호 데시메이션하는 디지털텔레비젼신호 수신기
JPWO2010097866A1 (ja) 受信装置
EP0793365A2 (en) Filter in a digital timing recovery system
JP2947405B2 (ja) 周波数分割多重信号受信装置
WO2000008790A1 (fr) Generateur de signaux d'horloge, procede de generation de signaux d'horloge et recepteur de signaux
KR100745382B1 (ko) 디지탈신호처리기용의타이밍복원회로망
EP0793364A2 (en) Oscillation network in a digital timing recovery system
JP3518764B2 (ja) 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法
JP4551432B2 (ja) ダイバシティ受信装置およびダイバシティ受信方法
JPH10210092A (ja) 位相検波回路
JP3676740B2 (ja) 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法
JP3818531B2 (ja) 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法
JP2014033296A (ja) 復調回路および無線通信装置
JP2009130796A (ja) デジタル放送受信装置およびデジタル放送受信方法
KR20040110217A (ko) 위상잡음이 낮은 적응형 주파수 위상 검출 장치 및 그 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110908

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140411

LAPS Cancellation because of no payment of annual fees