KR101526025B1 - 주파수 동기화 시스템 및 주파수 동기화 방법 - Google Patents

주파수 동기화 시스템 및 주파수 동기화 방법 Download PDF

Info

Publication number
KR101526025B1
KR101526025B1 KR1020097027490A KR20097027490A KR101526025B1 KR 101526025 B1 KR101526025 B1 KR 101526025B1 KR 1020097027490 A KR1020097027490 A KR 1020097027490A KR 20097027490 A KR20097027490 A KR 20097027490A KR 101526025 B1 KR101526025 B1 KR 101526025B1
Authority
KR
South Korea
Prior art keywords
signal
value
frequency
clock signal
counter
Prior art date
Application number
KR1020097027490A
Other languages
English (en)
Other versions
KR20100037057A (ko
Inventor
진-폴 데크루예나에르
랠프 메이슨
어니타 네덜톤
Original Assignee
클레어 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클레어 세미컨덕터 코포레이션 filed Critical 클레어 세미컨덕터 코포레이션
Publication of KR20100037057A publication Critical patent/KR20100037057A/ko
Application granted granted Critical
Publication of KR101526025B1 publication Critical patent/KR101526025B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

로컬 발진기로부터의 로컬 신호와 원격 발진기로부터의 참조 클록 신호 사이의 주파수를 동기화하는, 디지털 주파수 고정 루핑과 관련된 시스템 및 방법에 관한 것이다. 참조 카운터는 참조 클록 신호 내의 모든 펄스마다 그의 카운터를 증가시킨다. 참조 카운터의 값은 구성가능한 참조 값과 비교된다. 참조 카운터 값과 참조 값의 일치가 발생할 때마다, 히트 신호가 생성되고 참조 카운터 값은 재초기화된다. 위와 동시에, 로컬 신호로부터의 모든 펄스마다 피드백 카운터가 증가한다. 히트 신호가 생성될 때, 피드백 카운터의 값은 (감산에 의해) 구성가능한 피드백 값과 비교되어 차 값을 생성한다. 이어서 차 값은 로컬 발진기의 주파수를 증가시키거나 감소시키는 데 사용할 주파수 조정 신호로 변환된다. 히트 신호도 피드백 카운터를 재초기화한다.

Description

주파수 동기화 시스템 및 주파수 동기화 방법{FREQUENCY SYNCHRONIZATION}
본 발명은 디지털 전자장치에 관한 것이다. 보다 구체적으로, 본 발명은 하나의 클록 신호를 생성하는 하나의 발진기를 다른 클록 신호를 생성하는 다른 발진기와 주파수 동기화하는 방법 및 시스템에 관한 것이다.
디지털 전자장치 및 통신의 발전은 소비자에게 다수의 디지털 장치를 발생시켜 왔다. 디지털 음악 플레이어와 셀룰러 전화기가 바로 이 발전으로부터의 2가지 결과물이다. 이들 장치 중 몇몇의 경우에, 디지털 전자장치 구성요소를 구동하는 클록 신호는 동기화될 필요가 있을 수 있다. 예로써, 장치 A가 장치 B와 원활히 작동함을 보장하기 위해, 그들의 클록 신호는 서로 주파수 동기화될 필요가 있을 수 있다.
클록 동기화는 위상 고정 루프(PLL)를 사용하여 가능할 수 있지만, 이 방안은 복잡한 신호 처리를 필요로 하고, 저전력 애플리케이션에는 적합하지 않다. 또한, 위상 고정 루프가 반드시 변동 상태를 조정할 수 있는 것은 아니다. 만일 클록 신호들 중 하나가 예상 주파수로부터의 드리프트를 추적하고 있으면 저렴한 PLL 은 조정하지 못할 수도 있다. PLL은 또한 2 개의 신호 사이의 주파수 추적만을 필요로 하며 반드시 위상 추적을 필요로 하는 것은 아닌 몇몇 애플리케이션에서 필요한 것보다 더 많다.
그러므로 복잡한 신호 처리를 필요로 하지 않고 구현하기 간단한 디지털 전자장치와 함께 사용하기에 적합한 주파수 고정 루핑이 필요하다. 또한 이러한 해결책이 무선 링크를 통해 클록 신호를 동기화하는 데 사용하기에도 적합하였다면 바람직할 것이다. 바람직하게는, 해결책은 VCO(전압 제어 발진기)의 주파수를 조정할 수 있을 것이다.
본 발명은 로컬 발진기로부터의 로컬 클록 신호와 원격 발진기로부터의 참조 클록 신호(a reference clock signal) 사이의 주파수를 동기화하는 디지털 주파수 고정 루핑에 관한 시스템 및 방법을 제공한다.
본 발명의 일 실시예에 따르면, 로컬 클록 신호의 제 1 주파수를 참조 클록 신호의 제 2 주파수와 동기화하는 시스템이 제공된다. 참조 카운터 블록은 참조 클록 신호의 수신된 펄스의 개수를 사전결정된 참조 값과 동일한 값 N으로 나누고, 수신된 펄스의 개수가 사전결정된 참조 값이면 히트 신호를 생성하는 N 제산 회로를 포함한다. 피드백 카운터 블록은 로컬 클록 신호 및 히트 신호를 수신하고, 연속하여 수신된 히트 신호 사이에서 로컬 클록 신호의 펄스를 카운팅하며, 마지막 히트 신호 이후의 로컬 클록의 펄스의 카운트에 대응하는 값을 가지는 피드백 카운트 신호를 생성하는 리셋가능 카운터 회로를 포함한다. 가산기 회로는 피드백 카운트 신호 및 사전결정된 피드백 값을 수신하고, 그로부터 피드백 카운트 신호의 값과 사전결정된 피드백 값의 차를 나타내는 카운트 에러 신호를 생성한다. 제어기 블록은 카운트 에러 신호 및 히트 신호를 수신하고, 카운트 에러 신호에 기초하여 주파수 조정 신호를 생성하는 회로를 포함하되, 제어기 블록은 히트 신호의 수신에 의해 트리거되고, 주파수 조정 신호는 제 1 주파수를 증가시키거나 감소시킴으로써 제 1 주파수를 동기화하는 데 사용된다.
히트 신호가 수신될 때마다 카운트 에러 신호에 의해 주파수 조정 신호를 조정함으로써 주파수 조정 신호가 바람직하게 생성된다. N 제산 회로는 참조 클록 신호를 수신하고, 참조 클록 신호의 각각의 펄스의 수신시에 참조 카운터 값을 증가시키며, 참조 카운터 값이 사전결정된 참조 값과 동일하면 히트 신호가 생성되고, 히트 신호는 참조 카운터 값을 재초기화한다. 리셋가능 카운터 회로는 로컬 클록 신호 및 히트 신호를 수신하고, 로컬 클록 신호의 각각의 펄스의 수신시에 피드백 카운터 값을 증가시키며, 피드백 카운트 신호를 출력할 수 있으며, 피드백 카운트 신호는 히트 신호의 수신 사이에 로컬 클록 신호의 펄스의 개수이다. 사전결정된 참조 값과 사전결정된 피드백 값은 관련되고 정수인 것이 바람직하다. 참조 클록 신호는 원격 송신기로부터의 패킷의 수신 레이트로부터 도출되고, 패킷은 송신기에 의해 무선 방식으로 송신될 수 있다.
바람직하게, 시스템은 히트 신호를 수신하고, 히트 신호 대신에 피드백 카운터 블록과 제어기 블록에 의해 수신된 변경된 히트 신호를 출력하는 준안정 경화 회로를 더 포함한다. 프런트-엔드 회로는 수신된 히트 신호를 경화하고 백-엔드 회로는 네거티브 에지 검출 기능을 수행한다. 변경된 히트 신호는 참조 및 로컬 클록 신호의 클록 영역들 사이의 교차를 허용한다.
본 발명의 다른 실시예에 따르면, 제 1 주파수를 갖는 참조 클록 신호와 제 2 주파수를 갖는 로컬 클록 신호 사이의 주파수 동기화 방법이 제공된다. 참조 클록 신호가 수신되고, 참조 클록 신호의 수신된 모든 펄스에 대해 제 1 카운터의 값을 증가한다. 제 1 카운터의 값이 사전결정된 참조 값과 비교되고, 제 1 카운터의 값이 사전결정된 참조 값과 동일하면, 히트 신호가 생성되고 제 1 카운터의 값이 재초기화된다. 이전 단계들과 동시에, 로컬 클록 신호가 수신되고, 로컬 클록 신호의 수신된 모든 펄스에 대해 제 2 카운터의 값이 증가한다. 히트 신호가 생성되는 경우에, 제 2 카운터의 값이 수신되고, 제 2 카운터의 값과 사전결정된 피드백 값이 비교되며, 비교에 기초하여 주파수 조정 신호를 생성된다. 주파수 조정 신호는 동기화에 사용되어 제 2 주파수를 증가시키거나 감소시킨다. 히트 신호가 생성될 때 제 2 카운터가 리셋된다.
본 발명의 다른 실시예에 따르면, 로컬 클록 신호의 제 1 주파수를 참조 클록 신호의 제 2 주파수와 동기화하는 방법도 제공되는데, 그 방법은 참조 클록 신호의 수신된 펄스의 개수를 사전결정된 참조 값과 동일한 값 N으로 나누고, 상기 수신된 펄스의 개수가 상기 사전결정된 참조 값이면 히트 신호를 생성하는 단계를 포함한다. 로컬 클록 신호 및 히트 신호가 수신되고, 연속하여 수신된 히트 신호 사이에서 로컬 클록 신호의 펄스가 카운팅된다. 마지막 히트 신호 이후의 로컬 클록의 펄스의 카운트에 대응하는 값을 가지는 피드백 카운트 신호가 생성된다. 피드백 카운트 신호 및 사전결정된 피드백 값이 수신되고, 피드백 카운트 신호의 값과 사전결정된 피드백 값의 차를 나타내는 카운트 에러 신호가 생성된다. 히트 신호의 생성시에, 히트 신호 및 카운트 에러 신호가 수신되고, 카운트 에러 신호에 기초하여 주파수 조정 신호가 생성된다. 주파수 조정 신호는 제 1 주파수를 증가시키거나 감소시킴으로써 제 1 주파수를 동기화하는 데 사용된다.
후속하는 도면을 참조하여 상세한 설명을 고려함으로써 본 발명을 잘 이해하게 될 것이다.
도 1은 본 발명의 실시예가 사용될 수 있는 수신기-송신기 시스템의 블록도이다.
도 2는 본 발명의 일 실시예의 블록도이다.
도 3은 본 발명의 일 실시예에서 사용될 수 있는 참조 카운터 블록의 가능한 설계의 블록도이다.
도 4는 본 발명의 일 실시예와 함께 사용될 수 있는 피드백 카운터 블록의 가능한 구성을 도시한다.
도 5는 본 발명의 실시예와 함께 사용될 수 있는 제어기 블록의 가능한 구성을 도시한다.
도 6은 본 발명의 다른 실시예를 도시한다.
도 7은 도 6의 실시예와 함께 사용될 수 있는 경화 블록의 가능한 구성의 블록도이다.
도 1을 참조하면, 본 발명의 실시예가 사용될 수 있는 수신기-송신기가 도시된다. 시스템(10)은 멀티미디어 데이터 소스(20), 송신기(30), 수신기(40) 및 멀티미디어 착신지(50)를 갖는다. 데이터 소스는 개인 디지털 음악 플레이어(일반적으로 MP3 플레이어로 지칭됨), CD 플레이어, 또는 멀티미디어(예컨대, 오디오 또는 비디오) 데이터 신호를 재생하거나 생성하는 데 사용될 수 있는 임의의 장치일 수 있다. 송신기(30)는 멀티미디어 데이터 신호를 수신하고 그 데이터를 일정한 간격의 고정 패킷으로 수신기(40)로 송신한다. 송신은 무선 링크(45)를 통해 수행될 수 있다. 이어서 수신기(40)는 패킷으로부터 멀티미디어 데이터를 재구성하고, 착신지(50)로 신호를 보낸다. 도면에서, 착신지(50)는 헤드폰으로 도시되지만, 멀티미디어 데이터에 대한 다른 착신지(예컨대, 스테레오 또는 다른 장치)가 사용될 수 있다.
이상의 수신기-송신기 시스템의 몇몇 구현에 있어서, 데이터 소스(20)와 송신기(30)의 클록 신호를 주파수 동기화하는 것이 필요하다. 몇몇 구현은 수신기(40)와 송신기(30)에 대한 클록 신호의 주파수가 동기화되는 것을 필요로 할 수 있다. 송신기(30)가 (송신되는 데이터가 없더라도) 송신기의 클록 신호에 관련된 일정한 레이트로 고르게 이격된 패킷을 수신기(40)로 전송하게 함으로써 수신 기(40)와 송신기(30)의 클록 신호를 주파수 동기화하는 데 무선 링크가 사용될 수 있다. 이어서 수신기(40)는 패킷의 수신 레이트를 사용하여 송신기의 클록 신호 주파수를 확인할 수 있다.
데이터 소스(20)와 송신기(30) 사이에서 주파수 동기화하기 위해, 송신기는 하드와이어링 접속을 통해 데이터 소스(20)의 클록 신호를 수신하고 이 클록 신호와 주파수 동기화한다. 일단 주파수 동기화되면, 송신기(30)는 수신기(40)와 주파수 동기화할 수 있다.
본 명세서에서 "주파수 동기화한다"라는 용어는 2 개의 신호의 주파수를 동기화하는 것을 의미함을 알아야 한다. 이와 같이, 신호 A와 B를 주파수 동기화하기 위해라는 표현은, 만일 신호 A가 주파수 A1을 가지면, 신호 B가 주파수 A2를 가짐을 보장하기 위해를 의미하며, A1과 A2 사이의 관계는 의도된 정수비이다. 이상적으로, 주파수 동기화는 또한 기준 주파수를 추적하는 것 및 기준 주파수의 변화를 고려하도록 로컬 클록 주파수를 조정하는 것을 필요로 할 수 있다. 주파수 동기화는 위상 동기화를 필요로 하지 않는다. 이와 같이, 만일 신호 A와 B가 주파수 A1과 A2에 주파수 동기화되면, 이들 신호는 서로 위상이 다를 수 있다.
도 2를 참조하면, 본 발명의 일 실시예의 블록도가 도시된다. 도 2는 본 발명의 일 양상에 따른 주파수 동기화 시스템(100)의 블록도를 도시한다.
시스템(100)에서, 참조 카운터 블록(110)은 참조 클록 신호(120)와 참조 값(Nr)(130)을 수신한다. 참조 클록 신호(120)의 클록 펄스의 수가 참조 값(130)의 수와 동일할 때마다 참조 카운터에 의해 히트 신호(hit signal)(140)가 생성된 다. 따라서 카운팅된 클록 펄스(마지막 히트 신호 이후로 경과한 클록 펄스의 수)가 참조 값(130)과 동일할 때마다 히트 신호가 생성된다. 히트 신호는 히트 신호가 생성될 때마다 참조 카운터를 재초기화한다.
피드백 카운터 블록(150)에 의해 리셋 신호로서 그리고 제어기 블록(160)에 의해 히트 신호(140)가 수신된다. 피드백 카운터 블록(150)은 로컬 발진기(170)로부터 입력으로서 로컬 클록 신호(165) 및 시작 값(175)을 수신한다. 피드백 카운터 블록(150)은 히트 신호(140)의 발생 사이에 로컬 클록의 펄스의 개수를 카운팅한다.
피드백 카운터 블록(150)은 피드백 카운트 신호(180)를 마지막 히트 신호 이후의 로컬 클록 신호 펄스의 수로서 출력한다. 이어서 가산기(185)에 의해 이 피드백 카운트 신호(180)가 수신된다. 가산기(185)는 피드백 카운트 신호(180)에서 피드백 값(Nf)을 감산하여 카운트 에러 신호(190)를 발생시킨다.
제어기 블록(160)에 의해 카운트 에러 신호(190)가 수신된다. 제어기 블록(160)은 카운트 에러 신호(190)를 사용하여 로컬 발진기(170)의 주파수를 조정하는 주파수 조정 신호(195)를 생성한다. 주파수 조정 신호(195)에 기초하여, 로컬 발진기의 주파수를 참조 클록 신호(120)의 주파수와 동기화하기 위해 로컬 발진기의 주파수가 증가하거나 감소한다.
도 3을 참조하면, 참조 카운터 블록(110)에 사용될 수 있는 샘플 회로가 도시된다. 도 3의 블록도는 N 제산 회로를 도시한다. 도 3의 회로 대신에 N 제산 회로의 다른 유형 및 구성이 사용될 수 있다.
도 3의 회로는 다중화기(200), 레지스터(210), 비교기(220) 및 가산기(230)를 구비한다. 비교기(220)의 출력은 참조 카운터 블록(110)의 출력인 히트 신호(140)이다. 이 히트 신호(140)는 또한 다중화기(200)로의 선택기 입력이다. 레지스터(210)의 카운트 출력(240)은 가산기(230)와 비교기(220) 양자 모두에 의해 수신된다. 비교기(220)는 또한 참조 값(130)을 입력으로서 수신한다. 다중화기(200)의 출력(250)은 레지스터의 입력들 중 하나로서 수신된다. 레지스터(210)는 참조 클록 신호(120)에 의해 클로킹된다. 다중화기(200)는 입력으로서 가산기(230)의 출력(260) 및 상수 값(270)(도시된 실시예에서, 이 값은 1임)을 수신한다. 가산기(230)는 입력으로서 상수 값(280) 및 레지스터의 카운트 출력(240)을 수신한다. 당업자가 쉽게 이해하듯이, 이 N 제산 블록에 대한 다른 구성은 참조 카운터 값을 사전결정된 참조 값으로 설정(즉, 초기화)하고, 참조 클록 신호의 각각의 펄스를 수신하면 감소시키는 것이며, 이로써 그 후 이러한 참조 카운터 값이 0일 때 히트 신호가 생성될 것이다. 이러한 실시예에서, 히트 신호의 각각의 생성은 참조 카운터 값을 사전결정된 참조 값으로 재초기화할 것이다. 이러한 실시예에서, 마지막 히트 신호 이후로 경과한 참조 클록 신호의 펄스의 수가 사전결정된 참조 값과 동일할 때마다 히트 신호가 생성된다.
회로는 카운트 출력(240)의 값이 참조 값(130)과 동일할 때마다 히트 신호(140) 상에 하이 값을 출력함으로써 동작한다. 이것이 발생할 때, 다중화기(200)의 출력은 상수 값(270)(다시 한번, 일 실시예에서 그 값은 1임)으로 간주된다. 이 상수 값은 카운트 신호(240)가 참조 값(130)과 동일할 때마다 레지스터 에 기록된다. 카운트 신호(240)의 값은 가산기(230)에 의해 증가한다. 이 증가 값은 가산기(230)에 의해 출력(260)으로서 출력되고, 히트 신호(140)의 결과적인 로우 값에 의해 다중화기에서 선택되는 것에 의해 다음 클록 주기에 레지스터에 저장된다.
이로써 회로는 참조 클록 신호의 클록 펄스를 효율적으로 카운팅하고, 클록 펄스의 수가 값(Nr)에 도달할 때마다 히트 신호가 생성되고 카운트가 재초기화된다.
도 4를 참조하면, 피드백 카운터 블록(150)에 대한 샘플 회로가 도시된다. 피드백 카운터(150)는 본래 리셋가능 카운터이다. 도 4의 회로는 단지 리셋가능 카운터의 예로서만 제공된다. 다른 리셋가능 카운터 회로가 사용될 수 있다.
리셋가능 카운터 회로(300)는 다중화기(310), 레지스터(320) 및 가산기(330)를 포함한다. 레지스터(320)의 출력은 피드백 카운트(180)인 한편, 레지스터의 입력은 로컬 발진기 클록 신호(165) 및 다중화기(310)의 출력(340)이다. 다중화기(310)는 3 개의 입력을 갖는데, 시작 값(175) 및 가산기(330)의 카운트 출력(350)이 다중화기(310)에 대한 선택을 제공하는 동안 히트 신호(140)는 선택기 신호이다. 가산기(330)는 피드백 카운트(180)를 상수 값(360)만큼 증가시키는데, 도 4의 실시예에서 그 상수 값은 1이다.
당업자가 쉽게 이해하듯이, 리셋가능 카운터 회로 블록에 대한 다른 구성은 히트 신호를 수신하면 피드백 카운터 값을 사전결정된 피드백 값으로 설정(즉, 초기화)하고, 로컬 클록 신호를 수신하면 피드백 카운터 값을 감소시켜 피드백 카운 트 신호를 출력하는 것이다. 이러한 실시예에서, 피드백 카운트 신호로부터 바로 카운트 에러 신호가 도출되고, 이로써 히트 신호의 수신시에 카운트 에러 신호는 사전결정된 피드백 값과 히트 신호의 수신 사이에 발생해 온 로컬 클록 신호의 펄스의 수의 차이다.
회로(300)는 로컬 발진기 클록 신호(165)의 펄스를 카운팅하고 이 피드백 카운트(180)를 출력한다. 히트 신호(140)가 수신될 때, 카운터는 시작 값으로 리셋되는데, 도 4에서 이 시작 값은 1로 선택된다. 시작 신호 라인 상의 이러한 시작 값을 이용함으로써 0 또는 임의의 다른 값으로의 리셋이 사용될 수 있다.
도 5를 참조하면, 제어기 블록(150)에 사용될 수 있는 회로(400)가 도시된다. 회로(400)는 가산기(185)로부터 카운트 에러 신호(190)를 수신한다. 전술한 바와 같이, 카운트 에러 신호(190)의 값은 피드백 카운트 값(180)과 피드백 값(187)의 차이다. 회로(400)에서, 레지스터(410)는 히트 신호(140)에 의해 클로킹된다. 레지스터(410)는 카운트 에러 신호(190)를 수신하는 가산기(420)의 출력(195)을 입력으로서 수신한다. 가산기(420)는 또한 레지스터(410)의 출력을 수신한다. 가산기(420)의 출력(195)은 도 2의 주파수 조정 신호(195)이다. 그러므로 회로(400)는 히트 신호가 생성될 때마다, 카운트 에러 신호 값에 레지스터(410)에 있는 모든 값을 가산하고, 결과값은 레지스터로의 입력이다. 카운트 에러 신호가 피드백 값(187)과 피드백 카운트 값(180)의 차이므로, 주파수 피드백 조정 신호(195)는 로컬 발진기 주파수와 참조 클록 신호의 주파수의 의도된 정수비 배수의 차의 누적 추적이다. 일 실시예에서, 만일 로컬 발진기 주파수가 참조 클록 신호 의 주파수의 의도된 배수보다 낮으면, 피드백 조정 신호는 두 주파수의 차에 비례할 것이다. 따라서 피드백 조정 신호는 로컬 발진기가 주파수를 피드백 조정 신호의 값과 관련된 양만큼 증가시키게 할 것이다. 이와 유사하게, 만일 로컬 발진기 주파수가 참조 클록 신호의 주파수의 의도된 배수보다 높으면, 피드백 조정 신호는 로컬 발진기가 주파수를 낮추게 할 것이다.
도 6을 참조하면, 시스템(100)의 다른 가능한 구성이 도시된다. 도 6의 시스템(100)에 준안정 경화 블록(metastable hardening block)(500)이 추가된 것을 제외하고 도 6의 시스템(100A)은 도 2의 시스템(100)과 유사하다. 경화 블록(500)은 히트 신호(140)를 수신하고 변경된 히트 신호(140A)를 출력한다. 변경된 히트 신호(140A)는 제어기 블록(160) 및 피드백 카운터 블록(150)에 의해 각각 수신되는 클록 및 리셋 신호이다. 준안정 경화 블록(500)은 히트 신호가 한 클록 영역(참조 클록)에서 다른 클록 영역(즉, 로컬 발진기 클록)까지 교차하게 한다. 준안정 경화 블록(500)은 기본 시스템 이상의 향상을 제공하지만, 필요한 것은 아니다.
도 7을 참조하면, 가능한 경화 블록(500)의 블록도가 도시된다. 알 수 있듯이, 3 개의 캐스케이드형 D 플립플롭(520A, 520B, 520C) 중 하나에 의해 히트 신호(140)가 수신된다. D 플립플롭(520A)은 히트 신호(140)를 수신하고, 그것의 출력은 D 플립플롭(520B)에 의해 수신된다. 이와 유사하게, D 플립플롭(520B)은 D 플립플롭(520C)에 의해 수신된 출력을 갖는다. 그러나, D 플립플롭(520B)의 출력의 네거티브는 또한 D 플립플롭(420C)의 출력과 함께 AND 게이트(530)에 의해 수신된다. AND 게이트(530)의 출력은 변경된 히트 신호(140A)이다.
처음 2 개의 플립플롭(520A, 520B)은 회로의 나머지가 네거티브 에지 검출 기능을 수행하는 동안 신호의 준안정 경화를 제공한다.
3 개의 플립플롭(520A, 520B, 520C)이 로컬 클록 신호(165)에 의해 전부 클로킹됨을 알아야 한다. 또한 경화 블록(500)에서 다른 설계가 사용될 수 있음을 알아야 한다.
참조 히트 값(Nr) 및 피드백 값(Nf)에 대한 값의 결정이 히트 신호가 언제 생성되는지 및 로컬 클록 신호의 주파수가 언제 얼마나 증가하거나 감소하는지를 결정한다는 것은 명확하다. 이상적으로, Nr 및 Nf에 대한 값은 관련되고 정수이다. 참조 클록이 비교적 일정한 펄스 열이라고 가정하므로, Tr을 참조 클록 펄스 사이의 공칭 시구간으로 정의할 수 있다. 이와 유사하게, Tx를 로컬 클록 신호의 공칭 시구간으로 정의할 수 있다. Nf와 Nr의 주요 관계는 다음과 같다.
Figure 112009081679015-pct00001
따라서, 참조 클록의 공칭 주파수뿐만 아니라 로컬 클록의 공칭 주파수도 알려져 있다고 가정한다. 시스템은 만일 참조 클록의 주파수가 약간 이동하거나 변하면, 로컬 클록의 주파수도 이에 따라 변하도록 로컬 클록이 참조 클록에 주파수 동기화되게 할 뿐이다.
시스템이 로컬 클록 주파수를 와이어링되거나 부착된 장치와 동기화시키는 구현예에 있어서(예컨대, 참조 클록은 시스템에 결합된 오디오 소스에 의해 제공됨), 특히 공칭 로컬 클록 주파수가 알려져 있으면 Nr 및 Nf에 대한 값의 결정은 간단하다. 일 구현예에서, 공칭 로컬 클록 주파수는 22.5792 MHZ이다. 그러한 구 현예에 있어서, Nf=1000000이고, Nr은 참조 클록 주파수의 특정 값에 대한 이하의 표에 주어진다.
Figure 112009081679015-pct00002
전술한 바와 같이, 시스템은 무선 접속을 통해 클록 신호를 동기화하는 데 사용될 수 있다. 분명히, 수신기(40)는 로컬 클록 주파수를 송신기(30)의 클록 주파수와 동기화하려고 할 것이다(도 1 참조). 그러한 구현예에 있어서, 송신기(30)는 수신기(40)의 고르게 이격된 패킷의 고정 스트림을 전달할 것이다. 고정 패킷이 수신기(40)에서 수신되는 레이트는 수신기(40) 상에 설치된 시스템의 경우에 대한 참조 클록으로서 사용될 수 있다.
다시, 고정 패킷 수신 레이트가 원격 클록 주파수에 관련된다고 가정하면, 고정 패킷 수신 레이트가 Nr 및 Nf의 원하는 값과 관련된다는 것은 분명하다. 수신 레이트의 역수는 각 패킷이 수신되는 시구간이다. 그와 같이, 그 시구간은 Tr로서 정의될 수 있다. 만일 공칭 로컬 클록 주파수가 알려져 있고 공칭 고정 패킷 수신 레이트가 알려져 있으면, Nf와 Nr의 비는 다음 식을 사용함으로써 얻을 수 있다.
Figure 112009081679015-pct00003
또한 비정수배가 회로에 대한 작은 정도의 드리프트를 초래할 수 있으므로 이상적으로 패킷이 수신되는 구간이 로컬 클록 주파수의 정수배임을 알아야 한다.
본 명세서에서 용어 "신호" 및 "값"은 모든 값이 디지털 신호를 사용하여 표현되고 모든 신호는 정수값을 가지는 것으로 해석될 수 있으므로 대부분 상호교환가능함을 알아야 한다. 또한, 신호 및 값은 단일 비트 또는 멀티 비트이다. 이상에 제공된 원리를 이용하여 당업자는 구현에 따라 어떤 신호가 그리고 어떤 값이 단일 비트 또는 멀티 비트인지 알 것이다.
본 발명의 여러 예시적인 실시예가 개시되었지만, 본 발명의 진정한 범위로부터 벗어나지 않으면서 본 발명의 몇몇 이점을 획득할 다양한 변경 및 수정이 이루어질 수 있다는 것은 당업자에게 자명하다.
본 발명을 이해하는 사람은 이제 다른 구조 및 실시예 또는 이상의 변경을 이해할 수 있으며, 이들 전부는 후속하는 특허청구범위에서 정의된 본 발명의 범위 내에 있도록 의도된다.

Claims (19)

  1. 로컬 클록 신호의 제 1 주파수를 참조 클록 신호의 제 2 주파수와 동기화하는 시스템으로서,
    (a) 상기 참조 클록 신호의 수신된 펄스의 개수를 사전결정된 참조 값과 동일한 값 N으로 나누고, 그로부터 상기 수신된 펄스의 개수가 상기 사전결정된 참조 값이면 히트 신호(hit signal)를 생성하는 N 제산 회로(divide-by-N circuitry)를 포함하는 참조 카운터 블록과,
    (b) 상기 로컬 클록 신호 및 상기 히트 신호를 수신하고, 연속하여 수신된 히트 신호 사이에서 상기 로컬 클록 신호의 펄스를 카운팅하며, 마지막 히트 신호 이후의 상기 로컬 클록 신호의 펄스의 카운트에 대응하는 값을 가지는 피드백 카운트 신호를 생성하도록 구성된 리셋가능 카운터 회로를 포함하는 피드백 카운터 블록과,
    (c) 상기 피드백 카운트 신호 및 사전결정된 피드백 값을 수신하고, 그로부터 상기 피드백 카운트 신호의 값과 상기 사전결정된 피드백 값의 차(difference)를 나타내는 카운트 에러 신호를 생성하는 가산기 회로와,
    (d) 상기 카운트 에러 신호 및 상기 히트 신호를 수신하고, 상기 카운트 에러 신호에 기초하여 주파수 조정 신호를 생성하는 회로를 포함하는 제어기 블록 -상기 제어기 블록은 상기 히트 신호의 수신에 의해 트리거되고, 상기 주파수 조정 신호는 상기 제 1 주파수를 증가시키거나 감소시킴으로써 상기 제 1 주파수를 동기화하는 데 사용됨- 을 포함하는
    주파수 동기화 시스템.
  2. 제 1 항에 있어서,
    상기 제어기 블록은 히트 신호가 수신될 때마다 상기 주파수 조정 신호를 생성하고 상기 카운트 에러 신호에 의해 상기 주파수 조정 신호를 조정하는
    주파수 동기화 시스템.
  3. 제 1 항에 있어서,
    상기 N 제산 회로는 상기 참조 클록 신호를 수신하고, 상기 참조 클록 신호의 각각의 펄스의 수신시에 참조 카운터 값을 증가시키며,
    상기 참조 카운터 값이 사전결정된 참조 값과 동일하면 상기 히트 신호가 생성되고, 상기 히트 신호는 상기 참조 카운터 값을 재초기화하는
    주파수 동기화 시스템.
  4. 제 3 항에 있어서,
    상기 리셋가능 카운터 회로는 상기 로컬 클록 신호 및 상기 히트 신호를 수신하고, 상기 로컬 클록 신호의 각각의 펄스의 수신시에 피드백 카운터 값이 증가하며, 피드백 카운트 신호가 출력되고,
    상기 피드백 카운트 신호는 상기 히트 신호의 수신 사이의 상기 로컬 클록 신호의 펄스의 개수인
    주파수 동기화 시스템.
  5. 제 2 항에 있어서,
    상기 사전결정된 참조 값은 상기 사전결정된 피드백 값과 관련되는
    주파수 동기화 시스템.
  6. 제 5 항에 있어서,
    상기 사전결정된 참조 값은 다음 식에 의해 상기 사전결정된 피드백 값과 관련되며,
    Figure 112013047937402-pct00004
    Nf는 상기 사전결정된 피드백 값이고,
    Nr은 상기 사전결정된 참조 값이며,
    Tr은 상기 참조 클록 신호의 펄스 사이의 시구간이고,
    Tx는 상기 로컬 클록 신호의 펄스 사이의 시구간인
    주파수 동기화 시스템.
  7. 제 6 항에 있어서,
    상기 사전결정된 참조 값과 상기 사전결정된 피드백 값은 정수인
    주파수 동기화 시스템.
  8. 제 1 항에 있어서,
    상기 참조 클록 신호는 원격 송신기로부터의 패킷의 수신 레이트로부터 도출되는
    주파수 동기화 시스템.
  9. 제 8 항에 있어서,
    상기 패킷은 상기 송신기에 의해 무선 방식으로 송신되는
    주파수 동기화 시스템.
  10. 제 1 항에 있어서,
    상기 히트 신호를 수신하고, 상기 수신된 히트 신호를 경화(hardening)하도록 구성된 프런트-엔드 회로 및 네거티브 에지 검출 기능을 수행하도록 구성된 백-엔드 회로를 포함하며, 상기 히트 신호 대신에 상기 피드백 카운터 블록과 상기 제어기 블록에 의한 수신을 위한 변경된 히트 신호를 출력하고, 이로써 상기 변경된 히트 신호가 상기 참조 클록 신호 및 로컬 클록 신호의 클록 영역들 사이의 교차를 허용하는, 준안정 경화 회로(metastable hardening citcuitry)를 더 포함하는
    주파수 동기화 시스템.
  11. 제 1 주파수를 갖는 참조 클록 신호와 제 2 주파수를 갖는 로컬 클록 신호 사이의 주파수 동기화 방법에 있어서,
    (a) 상기 참조 클록 신호를 수신하는 단계와,
    (b) 상기 참조 클록 신호의 수신된 모든 펄스에 대해 제 1 카운터의 값을 증가시키는 단계와,
    (c) 상기 제 1 카운터의 값과 사전결정된 참조 값을 비교하는 단계와,
    (d) 상기 제 1 카운터의 값이 상기 사전결정된 참조 값과 동일하면, 히트 신호를 생성하고 상기 제 1 카운터의 값을 재초기화하는 단계와,
    상기 이전 단계들과 동시에 실행되는
    (e) 상기 로컬 클록 신호를 수신하는 단계와,
    (f) 상기 로컬 클록 신호의 수신된 모든 펄스에 대해 제 2 카운터의 값을 증가시키는 단계와,
    히트 신호가 생성되면 실행되는
    (g) 상기 제 2 카운터의 값을 수신하는 단계와,
    (h) 상기 제 2 카운터의 값과 사전결정된 피드백 값의 비교를 수행하는 단계와,
    (i) 상기 비교에 기초하여 주파수 조정 신호를 생성하는 단계를 포함하되,
    이로써, 상기 주파수 조정 신호가 동기화에 사용되어 상기 제 2 주파수를 증가시키거나 감소시키고, 상기 히트 신호가 생성될 때 상기 제 2 카운터가 리셋되는
    주파수 동기화 방법.
  12. 제 11 항에 있어서,
    상기 제 2 카운터의 값과 상기 사전결정된 피드백 값의 비교는 상기 제 2 카운터의 값에서 상기 사전결정된 피드백 값을 감산함으로써 실행되어 차(difference)를 발생시키는
    주파수 동기화 방법.
  13. 제 12 항에 있어서,
    상기 주파수 조정 신호는 상기 차에 기초하는
    주파수 동기화 방법.
  14. 제 11 항에 있어서,
    상기 사전결정된 참조 값과 상기 사전결정된 피드백 값은 정수이고 관련되는
    주파수 동기화 방법.
  15. 제 14 항에 있어서,
    상기 사전결정된 참조 값은 다음 식에 의해 상기 사전결정된 피드백 값과 관련되며,
    Figure 112013047937402-pct00005
    Nf는 상기 사전결정된 피드백 값이고,
    Nr은 상기 사전결정된 참조 값이며,
    Tr은 상기 참조 클록 신호의 펄스 사이의 공칭 시구간이고,
    Tx는 상기 로컬 클록 신호의 펄스 사이의 공칭 시구간인
    주파수 동기화 방법.
  16. 로컬 클록 신호의 제 1 주파수를 참조 클록 신호의 제 2 주파수와 동기화하는 방법에 있어서,
    (a) 상기 참조 클록 신호의 수신된 펄스의 개수를 사전결정된 참조 값과 동일한 값 N으로 나누고, 상기 수신된 펄스의 개수가 상기 사전결정된 참조 값이면 히트 신호를 생성하는 단계와,
    (b) 상기 로컬 클록 신호 및 상기 히트 신호를 수신하고, 연속하여 수신된 히트 신호 사이에서 상기 로컬 클록 신호의 펄스를 카운팅하며, 마지막 히트 신호 이후의 상기 로컬 클록 신호의 펄스의 카운트에 대응하는 값을 가지는 피드백 카운트 신호를 생성하는 단계와,
    (c) 상기 피드백 카운트 신호 및 사전결정된 피드백 값을 수신하고, 상기 피드백 카운트 신호의 값과 상기 사전결정된 피드백 값의 차를 나타내는 카운트 에러 신호를 생성하는 단계와,
    (d) 상기 히트 신호의 생성시에, 상기 히트 신호 및 상기 카운트 에러 신호를 수신하고, 상기 카운트 에러 신호에 기초하여 주파수 조정 신호를 생성하는 단계 -상기 주파수 조정 신호는 상기 제 1 주파수를 증가시키거나 감소시킴으로써 상기 제 1 주파수를 동기화하는 데 사용됨- 를 포함하는
    주파수 동기화 방법.
  17. 제 16 항에 있어서,
    상기 참조 클록 신호의 수신된 펄스의 나눗셈은 상기 참조 클록 신호의 각각의 펄스의 수신시에 참조 카운터 값을 증가시킴으로써 수행되고, 상기 참조 카운터 값이 상기 사전결정된 참조 값과 동일하면 상기 히트 신호가 생성되고, 이로써 상 기 히트 신호는 상기 참조 카운터 값을 재초기화하는
    주파수 동기화 방법.
  18. 제 17 항에 있어서,
    상기 연속하여 수신된 히트 신호 사이에서 상기 로컬 클록 신호의 펄스를 카운팅하는 것은 상기 로컬 클록 신호의 각각의 펄스의 수신시에 피드백 카운터 값을 증가시킴으로써 수행되는
    주파수 동기화 방법.
  19. 제 18 항에 있어서,
    상기 사전결정된 참조 값은 다음 식에 의해 상기 사전결정된 피드백 값과 관련되며,
    Figure 112013047937402-pct00006
    Nf는 상기 사전결정된 피드백 값이고,
    Nr은 상기 사전결정된 참조 값이며,
    Tr은 상기 참조 클록 신호의 펄스 사이의 시구간이고,
    Tx는 상기 로컬 클록 신호의 펄스 사이의 시구간인
    주파수 동기화 방법.
KR1020097027490A 2007-06-01 2008-05-29 주파수 동기화 시스템 및 주파수 동기화 방법 KR101526025B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/809,796 US7711078B2 (en) 2007-06-01 2007-06-01 Frequency synchronization
US11/809,796 2007-06-01
PCT/CA2008/001027 WO2008144917A1 (en) 2007-06-01 2008-05-29 Frequency synchronization

Publications (2)

Publication Number Publication Date
KR20100037057A KR20100037057A (ko) 2010-04-08
KR101526025B1 true KR101526025B1 (ko) 2015-06-04

Family

ID=40074511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027490A KR101526025B1 (ko) 2007-06-01 2008-05-29 주파수 동기화 시스템 및 주파수 동기화 방법

Country Status (7)

Country Link
US (1) US7711078B2 (ko)
EP (1) EP2153523B1 (ko)
JP (1) JP5136809B2 (ko)
KR (1) KR101526025B1 (ko)
CN (1) CN101715627A (ko)
CA (1) CA2689300A1 (ko)
WO (1) WO2008144917A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010028963A1 (de) 2010-05-12 2011-11-17 Endress + Hauser Gmbh + Co. Kg Schaltung zur Taktung eines FPGA
CN104158616B (zh) * 2014-07-28 2017-11-24 京信通信系统（中国）有限公司 一种光纤传输系统中时钟同步的方法及装置
JP6589333B2 (ja) * 2015-03-30 2019-10-16 セイコーエプソン株式会社 回路装置、電子機器及び移動体
WO2018072091A1 (zh) * 2016-10-18 2018-04-26 深圳配天智能技术研究院有限公司 一种数据处理方法及基站设备
US10050632B2 (en) * 2016-12-30 2018-08-14 Texas Instruments Incorporated Counter-based SYSREF implementation
WO2020038542A1 (en) 2018-08-20 2020-02-27 Renesas Electronics Corporation Oscillator frequency adjustment
US11526193B2 (en) * 2019-03-07 2022-12-13 Skyworks Solutions, Inc. Maintaining the correct time when counter values are transferred between clock domains
CN110932815B (zh) * 2019-12-18 2021-10-22 锐捷网络股份有限公司 一种时间同步方法、装置、网络设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795052A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 周波数同期回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472817A (en) 1982-08-09 1984-09-18 Communications Satellite Corporation Non-PLL concurrent carrier clock synchronization
JPS6037857A (ja) 1983-08-10 1985-02-27 Nec Corp Ｆｍ伝送方式
JPH0666770B2 (ja) 1986-12-19 1994-08-24 三洋電機株式会社 クロツク信号再生回路
JPH04269677A (ja) * 1991-02-26 1992-09-25 Fujitsu Ltd Ｐｌｌ回路装置
US6233702B1 (en) 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
JPH0795056A (ja) * 1993-05-10 1995-04-07 Internatl Business Mach Corp <Ibm> 可変周波数基準クロック生成装置
JPH0715323A (ja) * 1993-06-16 1995-01-17 Mitsubishi Electric Corp ディジタル位相同期制御回路
US5394444A (en) * 1993-07-12 1995-02-28 Motorola, Inc. Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor
US5483558A (en) * 1994-08-08 1996-01-09 Motorola Inc. Method and apparatus for detecting phase or frequency lock
JP3540589B2 (ja) 1998-02-02 2004-07-07 株式会社東芝 クロック逓倍回路
TW389328U (en) * 1998-10-28 2000-05-01 Winbond Electronics Corp A device stringing along the frequency of stylization
US6181209B1 (en) * 1998-12-04 2001-01-30 Winbond Electronics Corp. All-digital frequency following system
JP3239997B2 (ja) * 1999-02-22 2001-12-17 日本電気株式会社 自動周波数制御回路
JP3461484B2 (ja) 2000-04-05 2003-10-27 埼玉日本電気株式会社 無線通信装置及びその無線周波数補正方式
US6268780B1 (en) * 2000-04-26 2001-07-31 National Semiconductor Corporation Frequency synthesizer with digital frequency lock loop
JP2003023352A (ja) 2001-07-09 2003-01-24 Sony Corp クロック再生回路
US6762629B2 (en) * 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US7260126B2 (en) * 2004-12-06 2007-08-21 The Hong Kong Polytechnic University Optical pulses emitter
US7362185B1 (en) * 2005-01-27 2008-04-22 Cypress Semiconductor Corporation Analog based, state machine controlled, frequency smooth switching method for frequency timing generators
US7567099B2 (en) * 2007-05-01 2009-07-28 Dialogic Corporation Filterless digital frequency locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795052A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 周波数同期回路

Also Published As

Publication number Publication date
EP2153523B1 (en) 2018-03-28
CN101715627A (zh) 2010-05-26
US7711078B2 (en) 2010-05-04
EP2153523A1 (en) 2010-02-17
US20080298533A1 (en) 2008-12-04
JP2010529723A (ja) 2010-08-26
EP2153523A4 (en) 2017-01-18
KR20100037057A (ko) 2010-04-08
JP5136809B2 (ja) 2013-02-06
WO2008144917A1 (en) 2008-12-04
CA2689300A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
JP5314595B2 (ja) 直列送受信装置及びその通信方法
US8618886B2 (en) Method of establishing an oscillator clock signal
US5661765A (en) Receiver and transmitter-receiver
US20120119800A1 (en) Pll frequency synthesizer
US7965143B2 (en) Digital phase detector and phase-locked loop
US6351165B1 (en) Digital jitter attenuator using an accumulated count of phase differences
US10200431B2 (en) Multimedia system and method for streaming synchronization
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
US7443213B2 (en) Staged locking of two phase locked loops
US7394320B2 (en) Phase-locked loop and method for operating a phase-locked-loop
KR100983485B1 (ko) 지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
US8068177B2 (en) Methods and devices for signal synchronization
JPWO2009069244A1 (ja) 送信方法および送信装置
JP2004248123A (ja) Ｐｌｌ回路
US8384454B2 (en) DLL circuit with dynamic phase-chasing function and method thereof
KR100975083B1 (ko) 직렬 송수신 장치 및 그 통신 방법
EP1514371B1 (en) Frame boundary discriminator
US20040057547A1 (en) Fractional frequency clock signal synthesizer and method of operation thereof
JP2001292119A (ja) タイミング抽出回路
KR20060095413A (ko) 동기식 시스템에서의 프레임 싱크 생성 장치 및 방법
EP1540863A2 (en) Staged locking of phase locked loops
KR19980083125A (ko) 동기식 전송모드의 디지털 위상비교기
JP2017153001A (ja) 受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee