JP5136809B2 - 周波数同期システム - Google Patents

Description

本発明は、デジタル電子機器に関する。より詳細には、本発明は、あるクロック信号を生成するある発振器を別のクロック信号を生成する別の発振器と周波数同期させる方法およびシステムに関する。

デジタル電子機器および通信における革命は、消費者向けの多数のデジタルデバイスを生み出した。デジタル音楽プレーヤとセルラ電話機は、この革命のほんの２つの結果にすぎない。これらのデバイスの一部については、デジタル電子機器の構成部品を動作させるクロック信号を同期させる必要があり得る。一例として、デバイスＡがデバイスＢと共に適正に動作することを確実にするために、これらのデバイスのクロック信号を互いに周波数同期させる必要があり得る。

クロック同期は位相ロックループ（ＰＬＬ）を使用して可能であるかもしれないが、この手法は複雑な信号処理を必要とし、低電力の応用例に適さない。さらに、位相ロックループは、必ずしも変化する条件に適応することができない。安価なＰＬＬは、追跡しているクロック信号の１つがその期待周波数からドリフトした場合、適応できない可能性がある。ＰＬＬはまた、２つの信号間の周波数追跡を必要とするだけで必ずしも位相追跡を必要としない一部の応用例では、必要以上のものである。

したがって、複雑な信号処理を必要とせず、実装するのが簡単な、デジタル電子機器と共に使用するのに適した周波数ロックループが求められている。また、そのような解決策が、無線リンクの両端間でクロック信号を同期する際に使用するのにも適していれば好ましいはずである。好ましくは、この解決策は、ＶＣＯ（電圧制御発振器）の周波数を調整できることになる。

本発明は、局部発振器からの局部クロック信号と遠隔発振器からの基準クロック信号の間で周波数を同期させるデジタル周波数ロックループに関連するシステムおよび方法を実現する。

本発明の一実施形態によれば、局部クロック信号の第１の周波数を基準クロック信号の第２の周波数と同期させるシステムが提供される。基準カウンタブロックは、基準クロック信号の受け取ったパルスの数を所定の基準値に等しい値Ｎで割るように、かつ受け取ったパルスの数が所定の基準値になったときそこからヒット信号を生成するように構成されたＮ分割回路を備える。フィードバックカウンタブロックは、局部クロック信号およびヒット信号を受け取るように、かつ連続する受け取ったヒット信号間の局部クロック信号のパルスを計数するように、かつ最後のヒット信号以来の局部クロック信号のパルスの計数に対応する値を有するフィードバック計数信号を生成するように構成されたリセット可能なカウンタ回路を備える。加算器回路は、フィードバック計数信号および所定のフィードバック値を受け取るように、かつそこからフィードバック計数信号の値と所定のフィードバック値との差を表す計数誤差信号を生成するように構成される。制御装置ブロックは、計数誤差信号およびヒット信号を受け取るように構成された回路を備え、ヒット信号を受け取ったことによってトリガされ、計数誤差信号に基づいて周波数調整信号を生成し、周波数調整信号が、第１の周波数を増大または減少させることによって第１の周波数を同期させるために使用されるように構成される。

周波数調整信号は、ヒット信号が受け取られるたびに、計数誤差信号によって周波数調整信号を調整することによって生成されることが好ましい。Ｎ分割回路は、基準クロック信号を受け取り、基準クロック信号の各パルスを受け取ると基準カウンタ値を増分するように構成することができ、基準カウンタ値が所定の基準値に等しくなったときヒット信号が生成され、このヒット信号は基準カウンタ値を再初期化する。リセット可能なカウンタ回路は、局部クロック信号およびヒット信号を受け取るように、かつヒット信号を受け取ったときおよび連続するヒット信号間で、局部クロック信号の各パルスを受け取るとフィードバックカウンタ値を増分し、ヒット信号の受取り間の局部クロック信号のパルスの数であるフィードバック計数信号を出力するように構成することができる。所定の基準値および所定のフィードバック値は、関連する整数であることが好ましい。基準クロック信号は、遠隔送信器からのパケットの受信速度から導出することができ、またパケットは、送信器によって無線方式で送信することができる。

システムは、ヒット信号を受け取り、フィードバックカウンタブロックおよび制御装置ブロックでこのヒット信号の代わりに受け取るための修正ヒット信号を出力する準安定化状態固定回路をさらに備えることが好ましい。フロントエンド回路は、受け取ったヒット信号を固定させるように構成され、またバックエンド回路は、立下り検出機能を実行するように構成される。修正ヒット信号により、基準クロック信号と局部クロック信号のクロックドメイン間の交差が可能になる。

本発明の別の実施形態によれば、第１の周波数を有する基準クロック信号と第２の周波数を有する局部クロック信号の間で周波数を同期させる方法が提供される。基準クロック信号が受け取られ、基準クロック信号の受け取ったパルスごとに第１のカウンタの値が増分される。第１のカウンタの値は所定の基準値と比較され、第１のカウンタの値が所定の基準値に等しい場合、ヒット信号が生成され、第１のカウンタの値は再初期化される。前述のステップと同時に、局部クロック信号が受け取られ、局部クロック信号の受け取ったパルスごとに第２のカウンタの値が増分される。ヒット信号が生成された場合、第２のカウンタの値が受け取られ、第２のカウンタの値は所定のフィードバック値と比較され、比較に基づいて周波数調整信号が生成される。周波数調整信号は、同期のために第２の周波数を増大または減少させるために使用されるように構成される。ヒット信号が生成されると第２のカウンタはリセットされる。

本発明のさらなる実施形態によれば、局部クロック信号の第１の周波数を基準クロック信号の第２の周波数と同期させる方法も提供される。この方法は、基準クロック信号の受け取ったパルスの数を所定の基準値に等しい値Ｎで割るステップと、受け取ったパルスの数が所定の基準値になったときヒット信号を生成するステップとを含む。局部クロック信号およびヒット信号が受け取られ、連続する受け取ったヒット信号間の局部クロック信号のパルスが計数される。最後のヒット信号以来の局部クロック信号のパルスの計数に対応する値を有するフィードバック計数信号が生成される。フィードバック計数信号および所定のフィードバック値が受け取られ、フィードバック計数信号の値と所定のフィードバック値との差を表す計数誤差信号が生成される。ヒット信号が生成されると、ヒット信号および計数誤差信号が受け取られ、計数誤差信号に基づいて周波数調整信号が生成される。周波数調整信号は、第１の周波数を増大または減少させることによって第１の周波数を同期するために使用されるように構成される。

本発明のより良い理解は、次の図面を参照して、以下の詳細な説明を考慮することによって得られるであろう。

本発明の一実施形態を使用できる受信器−送信器システムのブロック図である。 本発明の一実施形態のブロック図である。 本発明の一実施形態で使用できる基準カウンタブロックの可能な設計のブロック図である。 本発明の一実施形態とともに使用できるフィードバックカウンタブロックの可能な構成を示す図である。 本発明の一実施形態とともに使用できる制御装置ブロックの可能な構成を示す図である。 本発明の別の実施形態を示す図である。 図６の実施形態とともに使用できる固定ブロックの可能な構成のブロック図である。

図１を参照すると、本発明の一実施形態を使用できる受信器−送信器を示す。周波数同期システム１０は、マルチメディアデータ源２０、送信器３０、受信器４０、およびマルチメディア宛先５０を有する。データ源は、個人用デジタル音楽プレーヤ（一般にＭＰ３プレーヤと呼ばれる）、ＣＤプレーヤ、またはマルチメディア（音声または映像など）データ信号を再生または生成するために使用できる任意のデバイスとすることができる。送信器３０は、マルチメディアデータ信号を受け取り、このデータを、規則的に間隔を空けた一定のパケットの形で受信器４０へ送信する。この送信は、無線リンク４５を介して行うことができる。次いで受信器４０は、パケットからマルチメディアデータを再構成して、信号を宛先５０へ送る。図では、宛先５０をヘッドホンとして示すが、マルチメディアデータ用の他の宛先（ステレオ装置または他のデバイスなど）を使用することもできる。

上記の受信器−送信器システムのいくつかの実装形態では、データ源２０のクロック信号と送信器３０のクロック信号を周波数同期させることが必要である。いくつかの実装形態では、受信器４０および送信器３０に関してクロック信号の周波数を同期させることが必要になる可能性がある。送信器３０に、（送信すべきデータがない場合でも）送信器のクロック信号に関連する一定の速度で、均等に間隔を空けたパケットを受信器４０へ送らせることによって、無線リンク４５を使用し、受信器４０と送信器３０のクロック信号を周波数同期させることができる。次いで受信器４０は、そのパケットの受信速度を使用して、送信器のクロック信号周波数を確認することができる。

データ源２０と送信器３０の間で周波数同期させるために、送信器３０は、配線接続を介してデータ源２０のクロック信号を受け取り、このクロック信号と周波数同期する。周波数同期された後で、送信器３０は、受信器４０と周波数同期することができる。

「周波数同期させる」という用語は、本書では、２つの信号の周波数を同期させることを意味することに留意されたい。したがって、信号Ａと信号Ｂを周波数同期させるということは、信号Ａが周波数Ａ１を有する場合、信号Ｂが周波数Ａ２を有し、Ａ１とＡ２の関係が意図された整数比になるようにすることを意味する。理想的には、周波数同期はまた、基準周波数の変化を補償するために基準周波数の追跡および局部クロック信号の周波数の調整を伴うことができる。周波数同期は、位相同期を必要としない。したがって、信号ＡおよびＢが周波数Ａ１およびＡ２に周波数同期される場合、これらの信号は互いに位相が外れていることがある。

図２を参照すると、本発明の一実施形態のブロック図を示す。図２は、本発明の一態様による周波数同期システム１００のブロック図を示す。

周波数同期システム１００では、基準カウンタブロック１１０は、基準クロック信号１２０および基準値（Ｎｒ）１３０を受け取る。基準クロック信号１２０のクロックパルスの数が基準値１３０の数に等しくなったときはいつでも、基準カウンタによってヒット信号１４０が生成される。したがって、計数されたクロックパルス（最後のヒット信号以来経過したクロックパルスの数）が基準値１３０に等しくなるたびに、ヒット信号が生成される。ヒット信号が生成されたときはいつでも、基準カウンタが再初期化される。

ヒット信号１４０は、フィードバックカウンタブロック１５０によってリセット信号として受け取られ、また制御装置ブロック１６０によって受け取られる。フィードバックカウンタブロック１５０は入力として、局部発振器１７０からの局部クロック信号１６５、および開始値１７５を受け取る。フィードバックカウンタブロック１５０は、ヒット信号１４０の発生間の局部クロック信号のパルスの数を計数する。

フィードバックカウンタブロック１５０は、最後のヒット信号以来の局部クロック信号パルスの数として、フィードバック計数信号１８０を出力する。次いで、このフィードバック計数信号１８０は、加算器１８５によって受け取られる。加算器１８５は、フィードバック計数信号１８０からフィードバック値（Ｎｆ）１８７を引き、その結果、計数誤差信号１９０を得る。

計数誤差信号１９０は、制御装置ブロック１６０によって受け取られる。制御装置ブロック１６０は、計数誤差信号１９０を使用して、局部発振器１７０の周波数を調整する周波数調整信号１９５を生成する。周波数調整信号１９５に基づいて、局部発振器の周波数を増大または減少させて、この周波数を基準クロック信号１２０の周波数と同期させる。

図３を参照すると、基準カウンタブロック１１０に使用できるサンプル回路を示す。図３のブロック図は、Ｎ分割回路を示す。図３の回路の代わりに、他のタイプおよび構成のＮ分割回路を使用することもできる。

図３の回路は、マルチプレクサ２００、レジスタ２１０、比較器２２０、および加算器２３０を有する。比較器２２０の出力は、基準カウンタブロック１１０の出力であるヒット信号１４０である。このヒット信号１４０はまた、マルチプレクサ２００への選択器入力である。レジスタ２１０の計数出力２４０は、加算器２３０と比較器２２０の両方によって受け取られる。比較器２２０はまた、基準値１３０を入力として受け取る。マルチプレクサ２００の出力２５０は、レジスタの入力の１つとして受け取られる。レジスタ２１０は、基準クロック信号１２０によってクロックされる。マルチプレクサ２００は入力として、加算器２３０の出力２６０および定数値２７０（図示の実施形態では、この値は１である）を受け取る。加算器２３０は入力として、定数値２８０（図示の実施形態では、この値は１である）およびレジスタの計数出力２４０を受け取る。当業者には容易に理解されるように、このＮ分割ブロックのための代替構成は、基準カウンタ値を所定の基準値に設定（すなわち、初期化）し、基準クロック信号の各パルスを受け取ると基準カウンタ値を減分させるものであり、それによって、そのような基準カウンタ値がゼロに等しくなったときヒット信号が生成されるはずである。そのような実施形態では、ヒット信号を生成するたびに、基準カウンタ値が所定の基準値に再初期化されることになる。そのような実施形態では、最後のヒット信号以来経過した基準クロック信号のパルスの数がそのような所定の基準値に等しくなったときはいつでも、ヒット信号が生成される。

この回路は、計数出力２４０の値が基準値１３０に等しくなったときはいつでもヒット信号１４０上にハイ（ｈｉｇｈ）値を出力することによって動作する。これが発生すると、マルチプレクサ２００の出力は、定数値２７０（この場合も、一実施形態ではこの値は１である）として受け取られる。この定数値は、計数信号２４０が基準値１３０に等しくなったときはいつでも、レジスタに書き込まれる。計数信号２４０の値は、加算器２３０によって増分される。この増分された値は、加算器２３０によって出力２６０として出力され、ヒット信号１４０の、得られるロー（ｌｏｗ）値によってマルチプレクサ内で選択されることによって、次のクロックサイクルでレジスタ内に記憶される。

それによって回路は、基準クロック信号のクロックパルスを効果的に計数し、クロックパルスの数が値Ｎｒに達したときはいつでも、ヒット信号が生成され、計数が再初期化される。

図４を参照すると、フィードバックカウンタブロック１５０のためのサンプル回路を示す。フィードバックカウンタブロック１５０は、本質的に、リセット可能なカウンタである。図４の回路は、そのようなリセット可能なカウンタの一例として提供されているにすぎない。他のリセット可能なカウンタ回路を使用することもできる。

リセット可能なカウンタ回路３００は、マルチプレクサ３１０、レジスタ３２０、および加算器３３０を備える。レジスタ３２０の出力はフィードバック計数信号１８０であり、一方レジスタへの入力は、局部発振器クロック信号１６５、およびマルチプレクサ３１０の出力３４０である。マルチプレクサ３１０は３つの入力を有し、ヒット信号１４０は選択器信号であり、一方開始値１７５および加算器３３０の計数出力３５０は、マルチプレクサ３１０用の選択値を提供する。加算器３３０は、フィードバック計数信号１８０を定数値３６０だけ増分する。図４の実施形態では、定数値３６０は値１である。

当業者には容易に理解されるように、このリセット可能なカウンタ回路ブロックのための代替構成は、ヒット信号を受け取るとフィードバックカウンタ値を所定のフィードバック値に設定（すなわち、初期化）し、局部クロック信号を受け取るとフィードバックカウンタ値を減分させてフィードバック計数信号を出力することである。そのような実施形態では、計数誤差信号は、フィードバック計数信号から直接導出され、それによって、ヒット信号を受け取るとき、計数誤差信号は、所定のフィードバック値とヒット信号の受取り間で発生した局部クロック信号のパルスの数との差になる。

回路３００は、局部発振器クロック信号１６５のパルスを計数して、このフィードバック計数信号１８０を出力する。ヒット信号１４０が受け取られると、カウンタは開始値にリセットされる。図４では、開始値は値１になるように選択される。ゼロまたは任意の他の値へのリセットも、そのような開始値を開始信号線上で使用することによって使用することができる。

図５を参照すると、制御装置ブロック１６０に使用できる回路４００を示す。回路４００は、加算器１８５から計数誤差信号１９０を受け取る。前述のように、計数誤差信号１９０の値は、フィードバック計数信号１８０の値とフィードバック値１８７との差である。回路４００では、レジスタ４１０は、ヒット信号１４０によってクロックされる。レジスタ４１０は入力として加算器４２０の出力１９５を受け取り、加算器４２０は計数誤差信号１９０を受け取る。加算器４２０はまた、レジスタ４１０の出力を受け取る。加算器４２０の出力１９５は、図２の周波数調整信号１９５である。したがって回路４００は、ヒット信号が生成されるたびに、レジスタ４１０内にあるどんな値でも計数誤差信号値に加算し、その結果がレジスタに入力される。計数誤差信号はフィードバック値１８７とフィードバック計数値１８０との差であるため、周波数調整信号１９５は、局部発振器周波数と基準クロック信号の周波数の意図された整数比の倍数との差を累積的に追跡したものである。一実施形態では、局部発振器の周波数が基準クロック信号の周波数の意図された倍数より低い場合、フィードバック調整信号は、２つの周波数の差に比例することになる。したがってフィードバック調整信号により、局部発振器はその周波数を、フィードバック調整信号の値に関連する量だけ増大させることになる。同様に、局部発振器の周波数が基準クロック信号の周波数の意図された倍数より高い場合、フィードバック調整信号により、局部発振器はその周波数を低下させることになる。

図６を参照すると、周波数同期システム１００の別の可能な構成を示す。図６の周波数同期システム１００Ａは、図６の周波数同期システム１００Ａには準安定化状態固定ブロック５００が追加されていることを除き、図２の周波数同期システム１００に類似している。準安定化状態固定ブロック５００は、ヒット信号１４０を受け取り、修正ヒット信号１４０Ａを出力する。修正ヒット信号１４０Ａは、制御装置ブロック１６０およびフィードバックカウンタブロック１５０によってそれぞれ受け取られるクロック信号およびリセット信号である。準安定化状態固定ブロック５００により、ヒット信号は、あるクロックドメイン（基準クロック信号）から別のクロックドメイン（すなわち、局部発振器クロック）へ交差することができる。準安定化状態固定ブロック５００は、基本的なシステムと比較すると改善を提供するが、そのため必ず必要とされるわけではない。

図７を参照すると、可能な準安定化状態固定ブロック５００のブロック図を示す。わかるように、ヒット信号１４０は、３つのカスケード接続されたＤフリップフロップ５２０Ａ、５２０Ｂ、５２０Ｃの１つによって受け取られる。Ｄフリップフロップ５２０Ａがヒット信号１４０を受け取り、その出力は、Ｄフリップフロップ５２０Ｂによって受け取られる。同様に、Ｄフリップフロップ５２０Ｂの出力は、Ｄフリップフロップ５２０Ｃによって受け取られる。しかし、Ｄフリップフロップ５２０Ｂの出力の負数はまた、Ｄフリップフロップ４２０Ｃの出力とともにＡＮＤゲート５３０によって受け取られる。ＡＮＤゲート５３０の出力が、修正ヒット信号１４０Ａである。

最初２つのＤフリップフロップ（５２０Ａ、５２０Ｂ）はヒット信号１４０を準安定化状態で固定させ、一方回路の残り部分は立下り検出機能を実行する。

３つのＤフリップフロップ５２０Ａ、５２０Ｂ、５２０Ｃは、すべて局部クロック信号１６５によってクロックされることに留意されたい。さらに、準安定化状態固定ブロック５００内で他の設計を使用することもできることに留意されたい。

基準ヒット値（Ｎｒ）およびフィードバック値（Ｎｆ）に関する値を決定すると、ヒット信号がいつ生成されるか、また局部クロック信号の周波数がいつ、どの程度増大または減少されるかがそれぞれ決まることは明らかなはずである。理想的には、ＮｒおよびＮｆに関する値は、関連性があり、整数である。基準クロック信号は比較的一定のパルス列であると仮定されるので、Ｔｒを基準クロック信号のパルス間の公称期間と定義することができる。同様に、Ｔｘを局部クロック信号の公称期間と定義することができる。ＮｆとＮｒの主要な関係は、
Ｎｆ／Ｎｒ＝Ｔｒ／Ｔｘ
として与えられる。

したがって、基準クロック信号の公称周波数は、局部クロック信号の公称周波数と同様に知られているとさらに仮定する。システムは、基準クロック信号の周波数がわずかにドリフトまたは変化した場合、局部クロック信号の周波数もそれに応じて同様に変化するように、局部クロック信号を基準クロック信号に周波数同期させるだけである。

システムが局部クロック信号の周波数を配線または取り付けられたデバイスと同期させる実装形態では（たとえば、基準クロック信号がシステムに結合された音源によって提供される）、ＮｒおよびＮｆに関する値の決定は、公称局部クロック信号の周波数が知られている場合特に簡単である。一実装形態では、公称局部クロック信号の周波数は２２．５７９２ＭＨｚである。そのような実装形態では、Ｎｆ＝１００００００であり、また基準クロック信号の周波数の特定の値に対するＮｒを下表に与える。

前述のように、このシステムを使用して、無線接続を介してクロック信号を同期させることができる。明らかに、受信器４０は、その局部クロック信号の周波数と送信器３０のクロック周波数の同期を試みるはずである（図１参照）。そのような実装形態では、送信器３０は、均等に間隔を空けたパケットからなる一定のストリームを受信器４０へ送るはずである。受信器４０上に設置されたシステムの例では、一定のパケットが受信器４０で受信される速度を、基準クロック信号として使用することができる。

この場合も、一定のパケット受信速度が遠隔クロック周波数に関連するものと仮定すると、一定のパケット受信速度がＮｒおよびＮｆに対する所望の値に関連することは明らかなはずである。受信速度の逆数は、各パケットが受信される期間である。したがって、これをＴｒと定義することができる。公称局部クロック信号の周波数が知られており、また公称一定パケット受信速度が知られている場合、ＮｆとＮｒの比は、
Ｎｆ／Ｎｒ＝Ｔｒ／Ｔｘ
を使用することによって見出すことができる。

理想的には、パケットが受信される期間は、局部クロック信号の周波数の整数倍であることにも留意されたい。というのは、非整数倍であると、その回路に関してわずかなドリフトが生じる可能性があるからである。

すべての値がデジタル信号を使用して表わされ、またすべての信号が整数値を有するものとして解釈することができるので、本書内の「信号」および「値」という用語は大抵相互に交換できることに留意されたい。さらに、信号および値は、単一ビットとマルチビットのどちらかである。前述の原理を使用すると、実装形態に応じて、どの信号およびどの値が単一ビットまたはマルチビットであるかが、当業者には理解されよう。

本発明の様々な例示的な実施形態を開示したが、本発明の真の範囲から逸脱することなく本発明の利点のいくつかを実現する様々な変更および修正を加えることができることが、当業者には明らかであろう。

本発明を理解する者には、上記の代替構造および実施形態または変形形態を考えられるであろう。これらはすべて、以下の特許請求の範囲で定義する本発明の範囲内に入るものとする。

１０：周波数同期システム
２０：音源（マルチメディアデータ源）
３０：送信器
４０：受信器
４５：無線リンク
５０：マルチメディア宛先
１００：周波数同期システム
１１０：基準カウンタブロック
１２０：基準クロック信号
１３０：基準値（Ｎｒ）
１４０：ヒット信号
１５０：フィードバックカウンタブロック
１６０：制御装置ブロック
１６５：クロック信号
１７０：局部発振器
１７５：開始値
１８０：フィードバック計数信号
１８５：加算器
１８７：フィードバック値（Ｎｆ）
１９０：計算誤差信号
１９５：周波数調整信号
２００：マルチプレクサ
２１０：レジスタ
２００：比較器
２３０：加算器
２４０：計数出力
２６０：加算器の出力
２７０、２８０：定数値
３００：カウンタ回路
３４０：マルチプレクサの出力
３５０：加算器の計数出力
３６０：定数値
４００：回路
４１０：レジスタ
４２０：加算器
１００Ａ：周波数同期システム
１４０Ａ：修正ヒット信号
５００：準安定化状態固定ブロック
５３０：ＡＮＤゲート
５００Ａ、５００Ｂ、５００Ｃ：Ｄフリッププロップ

Claims (8)

1. 局部クロック信号の第１の周波数を、基準クロック信号の第２の周波数と同期させるシステムであって、
   （ａ）前記第２の周波数を有する前記基準クロック信号を受け取り、受け取った基準クロック信号のパルスの数を所定の基準値に等しい値Ｎで分割するＮ分割回路を備え、
   前記Ｎ分割回路が、前記基準クロック信号の各パルスを受け取ると基準カウンタ値を増分し、前記基準カウンター値が所定の基準値に等しくなったときヒット信号を生成し、前記ヒット信号が前記基準カウンタ値を再初期化するよう構成された基準カウンタブロックと、
   （ｂ）前記第１の周波数を有する前記局部クロック信号および前記ヒット信号を受け取るリセット可能なカウンタ回路を備え、前記リセット可能なカウンタ回路が前記局部クロック信号の各パルスを受け取るとフィードバックカウンタ値を増分し、連続するヒット信号間の前記局部クロック信号のパルス数であるフィードバック計数信号を出力するように構成されたフィードバックカウンタブロックと、
   （ｃ）前記フィードバック計数信号および所定のフィードバック値を受け取り、かつそこから前記フィードバック計数信号の値と前記所定のフィードバック値との差である計数誤差信号を生成するように構成された加算器回路と、
   （ｄ）前記計数誤差信号および前記ヒット信号を受け取り、かつ前記ヒット信号を受け取ったことによってトリガされ、前記計数誤差信号に基づいて周波数調整信号を生成し、前記周波数調整信号が、前記第１の周波数を増大または減少させて前記第２の周波数に同期させるよう構成された制御装置ブロックと
   を備える周波数同期システム。
2. 基準カウンタブロックが、前記基準カウンター値と前記所定の基準値とを比較する、請求項１に記載の周波数同期システム。
3. 前記制御装置ブロックが、ヒット信号が受け取られるたびに、前記計数誤差信号によって前記周波数調整信号を調整することによって前記周波数調整信号を生成する、請求項１に記載の周波数同期システム。
4. 前記所定の基準値が前記所定のフィードバック値に関連する、請求項３に記載の周波数同期システム。
5. 前記所定の基準値が、等式
   Ｎｆ／Ｎｒ＝Ｔｒ／Ｔｘ
   によって前記所定のフィードバック値に関連し、
   上式で、Ｎｆが前記所定のフィードバック値であり、
   Ｎｒが前記所定の基準値であり、
   Ｔｒが前記基準クロック信号のパルス間の期間であり、
   Ｔｘが前記局部クロック信号のパルス間の期間である、請求項３に記載の周波数同期システム。
6. 前記所定の基準値および前記所定のフィードバック値が整数である、請求項５に記載の周波数同期システム。
7. 前記基準クロック信号が、遠隔送信器からのパケットの受信速度から導出される、請求項１に記載の周波数同期システム。
8. 前記パケットが、前記送信器によって無線方式で送信される、請求項７に記載の周波数同期システム。