TWI646817B - 用於時脈回復的方法與裝置 - Google Patents

用於時脈回復的方法與裝置 Download PDF

Info

Publication number
TWI646817B
TWI646817B TW103108779A TW103108779A TWI646817B TW I646817 B TWI646817 B TW I646817B TW 103108779 A TW103108779 A TW 103108779A TW 103108779 A TW103108779 A TW 103108779A TW I646817 B TWI646817 B TW I646817B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit device
oscillator
system clock
synchronization signal
Prior art date
Application number
TW103108779A
Other languages
English (en)
Other versions
TW201503652A (zh
Inventor
派翠克 凱莉 理查斯
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW201503652A publication Critical patent/TW201503652A/zh
Application granted granted Critical
Publication of TWI646817B publication Critical patent/TWI646817B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Abstract

本發明揭示一種積體電路器件，其可具有：一內部振盪器，其用於產生一系統時脈；一修整邏輯，其具有用於調整該內部振盪器之一振盪頻率之一修整暫存器；一串列資料接收器，其中一串列資料串流包括一同步化信號。該同步化信號可操作以指示該系統時脈校正太快或太慢。該器件可進一步具有用於解碼該同步化信號之一電路，該電路可操作以在對該同步化信號之評估後旋即重新調整儲存於該修整暫存器中之一值。

Description

用於時脈回復的方法與裝置 相關申請案交叉參考
本申請案主張在2013年3月12日提出申請之第61/777,678號美國臨時申請案之權益，該臨時申請案之全文併入本文中。
本發明係關於一種用於時脈回復的方法及裝置，特定而言係關於一控制器區域網路(CAN)匯流排信號之時脈回復。
CAN信號係不提供一單獨時脈信號之不同步串列通信信號。因此，CAN使用將時脈信號嵌入於所傳輸串列資料串流中之一不同步傳輸。一接收器件必須接著分析此信號且重建時脈以使該器件與該所接收串列串流同步。控制器區域網路(CAN)協定係一不同步串列匯流排，其具有經設計以用於苛刻環境(諸如汽車及工業應用)中之快速、穩健通信之不歸零(NRZ)位元編碼。CAN協定允許使用者程式化位元率、位元之取樣點及對位元取樣之次數。藉助此等特徵，可針對一既定應用將網路最佳化。CAN協定之特定位元時序論述於Pat Richards的出版於2001年的應用筆記「Understanding Microchip’s CAN Module Bit Timing」中，AN754，其以引用方式併入本文中。
接收器件內之時序通常由接收器件之一內部或外部振盪器控制。此等振盪器通常提供器件內之有限時序解析度。然而，一CAN系統中之振盪器容限需要比藉助一內部振盪器跨越操作溫度範圍正常可 達成的容限嚴格。此要求CAN模組用一外部源(晶體、時脈等)來計時。具有一內部時脈源係更合意的。
因此，需要可操作以藉助一內部時脈源接收一CAN信號之一經改良器件。
根據一實施例，一種積體電路器件可包含：一內部振盪器，其用於產生一系統時脈；一修整邏輯，其包含用於調整該內部振盪器之一振盪頻率之一修整暫存器；一串列資料接收器，其中一串列資料串流包括一同步化信號，其中該同步化信號可操作以指示該系統時脈校正太快或太慢；一電路，其用於解碼該同步化信號，該電路可操作以在對該同步化信號之評估後旋即重新調整儲存於該修整暫存器中之一值。
根據另一實施例，該積體電路器件可係一CAN協定控制器。根據另一實施例，該串列資料串流可係一CAN資料串流。根據另一實施例，該同步化信號可係該串列資料串流中之一同步化跳躍寬度值。根據另一實施例，內部振盪器可係一RC振盪器。根據另一實施例，該積體電路器件此外可包含與該RC振盪器耦合之一PLL以提供該系統時脈。根據另一實施例，該修整暫存器可係一微控制器或CAN協定控制器之一組態暫存器。根據另一實施例，該積體電路器件可進一步包含一CAN單元，該CAN單元包含與經組態以遞增或遞減該修整暫存器之一振盪器調諧單元耦合之取決於該同步化跳躍寬度值而產生一控制信號之一同步化跳躍寬度處理器。根據另一實施例，該積體電路器件可進一步包含與溫度暫存器耦合之一溫度感測器，其中該溫度暫存器與該振盪器調諧單元耦合。
根據另一實施例，一種用於操作一積體電路器件之方法可包含：由一內部振盪器產生一系統時脈；載入一修整暫存器以調整該內 部振盪器之一振盪頻率；由一串列資料接收器接收一串列資料串流，其中該串列資料串流包括一同步化信號，其中該同步化信號可操作以指示該系統時脈校正太快或太慢；及評估該同步化信號且取決於該同步化信號而重新調整儲存於該修整暫存器中之一值。
根據該方法之另一實施例，該積體電路器件可係一CAN協定控制器且該串列資料串流可係一CAN資料串流。根據該方法之另一實施例，該同步化信號可係該串列資料串流中之一同步化跳躍寬度值。根據該方法之另一實施例，該內部振盪器可係一RC振盪器。根據該方法之另一實施例，該方法可進一步包含將該RC振盪器之一輸出頻率乘以一PLL以提供該系統時脈。根據該方法之另一實施例，該修整暫存器可係一微控制器之一組態暫存器。根據該方法之另一實施例，該方法可進一步包含取決於該同步化跳躍寬度值而將該修整暫存器遞增或遞減一預定義步長值。根據該方法之另一實施例，該方法可進一步包含藉由一內部溫度感測器來量測該積體電路器件之一溫度及根據該溫度來修整該振盪器頻率。
210‧‧‧實例
220‧‧‧實例
230‧‧‧實例
310‧‧‧信號
320‧‧‧信號
400‧‧‧控制器區域網路周邊模組
410‧‧‧控制器區域網路收發器
420‧‧‧振盪器/修整暫存器
430‧‧‧揮發性或非揮發性記憶體
500‧‧‧控制器區域網路模組
510‧‧‧單元/系統時脈振盪器
520‧‧‧控制器區域網路單元/位元串流處理器
525‧‧‧同步化跳躍寬度處理器
530‧‧‧控制器區域網路單元/位元時序邏輯
540‧‧‧控制器區域網路單元/移位暫存器
550‧‧‧振盪器調諧區塊/調諧區塊/調諧電路
560‧‧‧振盪器調諧
570‧‧‧額外溫度感測器/選用溫度傳感器
580‧‧‧選用溫度暫存器
610‧‧‧實施例
620‧‧‧實施例
630‧‧‧實施例
PropSeg‧‧‧分段
PS1‧‧‧分段
PS2‧‧‧分段
SS‧‧‧分段
SyncSeg‧‧‧同步化分段
tbit‧‧‧標稱位元時間
tBRPCLK‧‧‧時間量子時脈週期
tOSC‧‧‧振盪器週期
結合附圖參照以下說明可更完全地理解本發明，附圖中：圖1展示一典型CAN信號之時間量子位元分段及位元週期之一時序圖。
圖2係一典型所接收CAN信號之情景之一時序圖。
圖3係包括根據各項實施例產生之邏輯信號之另一時序圖；圖4係根據各項實施例之一可程式化振盪器之一一般方塊圖。
圖5係一接收器件之一詳細方塊圖。
圖6展示根據各項實施例之積體電路器件之複數個可能封裝。
雖然本發明易於作出各種修改及替代形式，但在圖式中係展示並在本文中詳細闡述其特定實例性實施例。然而，應理解，本文對特 定實例性實施例之說明並非意欲將本發明限定於本文所揭示之特定形式，而是相反，本發明將涵蓋所有修改及等效形式。
各項實施例允許一不同步所接收信號中之CAN時脈之回復，因此可動態地校準內部振盪器。舉例而言，可藉由監控同步化跳躍寬度(SJW)相位調整信號及視需要校準振盪器來動態地校準根據CAN協定操作之一接收器件之一內部振盪器。
積體振盪器通常以一內部電阻器-電容器振盪電路操作。可使用各種內部電路(特定而言鎖相環路)及其他電路來使由此等電路產生之時脈信號穩定。為降低成本，微控制器通常使用此等內部電路，藉此避免外部振盪器，諸如晶體。舉例而言，此等微控制器之積體振盪器隨著時間、電壓及溫度而漂移，特定而言比外部晶體振盪器實質上更多地漂移。內部振盪器隨著溫度漂移太多而不允許與CAN模組一起使用。然而，根據各項實施例，避免對具有低PPM變化之一外部時脈之需要。
根據各項實施例，可使用CAN模組中之同步化跳躍寬度(SJW)機制(當在接收模式中時其自動調整一既定位元時間以保持與傳輸節點同步，如在上文所提及之應用筆記AN754中更詳細地論述)來動態地修整內部振盪器以匹配傳輸節點之振盪器。
如上文所提及，時脈信號不作為CAN信號之一單獨部分來發送。CAN指定1.58%之一最壞情形振盪器容限且諸多系統需要更嚴格的容限，特定而言汽車系統可需要跨越汽車溫度範圍(-40℃至+125℃)之一0.3%容限。因此，根據各項實施例，為滿足此等規範，可動態地校準接收器件之內部振盪器以補償隨著溫度及電壓之內部振盪器漂移，以消除對一外部時脈源之需要。
可藉由使用建構至CAN引擎中之同步化跳躍寬度(SJW)機制監控 相位誤差來顯露傳輸節點之時脈信號。可基於SJW信號之相位誤差而向上/向下調整內部振盪器。圖2及圖3展示如何使用SJW信號取決於實際轉變邊緣之相位誤差極性而加上/減去一所接收位元上之時間量子(TQ)。
如圖1中所展示，一CAN位元時間由非重疊分段組成。此等分段中之每一者由稱為時間量子(TQ)之整數單元組成。標稱位元率(NBR)在CAN規範中定義為由一理想傳輸器傳輸之位元/秒之數目(無重新同步化)且可藉由以下方程式來描述：NBR=fbit=1/tbit
標稱位元時間(NBT)或tbit由非重疊分段SS、PropSeg、PS1及PS2組成，因此NBT係以下分段之總和：Tbit=tSyncSeg+tPropSeg+tPS1+tPS2
NBT與取樣點、同步化跳躍寬度(SJW)及資訊處理時間(IPT)相關聯。同步化分段(SyncSeg)係NBT中之第一分段且用於使匯流排上之節點同步化。位元邊緣預期在SyncSeg內發生。此分段在1TQ處固定。存在傳播分段(PropSeg)以補償節點之間之實體延遲。傳播延遲定義為匯流線上之信號傳播時間之總和之兩倍，包括與匯流排驅動器相關聯之延遲。PropSeg可自1TQ至8TQ程式化。SJW覆蓋以下分段PS1及PS2且可自1 TQ至4 TQ程式化。PS1可自1TQ至8TQ程式化且PS2可自2TQ至8TQ程式化。取樣點係位元時間中其中讀取及解譯邏輯位準之點。取樣點位於相位分段1之結束處。此規則之例外係若取樣模式經組態以每位元取樣三次。在此情形中，仍在PS1之結束處對位元進行取樣，然而，在PS1之結束之前於1.5TQ間隔處進行兩次額外取樣且藉由一多數決定法來判定位元之值。資訊處理時間(IPT)係邏輯判定一經取樣位元之位元位準所需之時間。IPT在取樣點處開始，在TQ中量測且針對CAN模組固定，舉例而言在某些情形中其可採取2TQ。 由於相位分段2亦在取樣點處開始且係位元時間中之最後分段，因此可要求PS2最小值不小於IPT。因此，根據一個情景：PS2min=IPT=2TQ
同步化跳躍寬度(SJW視需要將位元時脈調整1TQ至4TQ(如組態)以維持與所傳輸訊息之同步化。組成一位元時間之分段中之每一者由稱為時間量子(TQ)之整數單元組成。每一時間量子之長度係基於振盪器週期(tOSC)。基本TQ等於振盪器週期之兩倍。
圖1展示如何自tOSC及TQ導出位元週期。TQ長度等於一個TQ時脈週期(tBRPCLK)，其可使用稱為波特率預定標器(BRP)之一可程式化預定標器來程式化。此展示於以下方程式中：
CAN匯流排上之所有節點必須具有相同標稱位元率。雜訊、相位移位及振盪器漂移可形成其中標稱位元率不等於一真實系統中之實際位元率之情形。因此，節點必須具有用於達成並維持與匯流排訊息之同步化之一方法。
一CAN系統中之每一節點之位元時序係自其節點之參考頻率(fOSC)導出。此形成其中將由於小於節點之間之例項振盪器容限而在節點之間發生相位移位及振盪器漂移之一情形。CAN規範指示最壞情形振盪器容限係1.58%且僅適合於低位元率(125kb/s或更小)。
CAN協定已定義一隱性(邏輯1)及顯性(邏輯0)狀態以實施一非破壞性逐位元仲裁方案。就是此仲裁方法受傳播延遲影響最大。仲裁所涉及之每一節點必須能夠在相同位元時間內對每一位元位準進行取樣。舉例而言，若匯流排之相對端處之兩個節點開始同時傳輸其訊息，則其必須針對匯流排之控制進行仲裁。此仲裁僅在兩個節點皆能 夠在相同位元時間期間取樣之情況下有效。極端傳播延遲(超出取樣點)將導致無效仲裁。此隱含匯流排長度受限於既定CAN資料速率。一CAN系統之傳播延遲計算為信號在實體匯流排上之往返時間(tbus)、輸出驅動器延遲(tdrv)及輸入比較器延遲(tcmp)。假定系統中之所有節點具有類似組件延遲，則傳播延遲以數學方式闡釋為：tprop=2(tbus+tcmp+tdrv)
一既定CAN匯流排上之所有節點必須具有相同NBT。NRZ位元編碼不將一時脈編碼至訊息中。接收器必須同步化至所傳輸資料串流以確保訊息被恰當地解碼。存在用於達成並維持同步化之兩個方法。硬同步化僅在一匯流排空閒條件(其指示一訊框開始(SOF)條件)期間在第一隱性至顯性(邏輯「1」至「0」)邊緣上發生。硬同步化致使位元時序計數器被重設至SyncSeg，此致使邊緣位於SyncSeg內。在此點處，所有接收器將同步化至傳輸器。硬同步化在一訊息期間僅發生一次。此外，重新同步化可不在硬同步化發生之相同位元時間(SOF)期間發生。
重新同步化經實施以維持藉由硬同步化建立之初始同步化。在無重新同步化之情況下，接收節點由於節點之間之振盪器漂移而脫離同步化。重新同步化係藉由實施一數位鎖相環路(DPLL)函數(其比較匯流排上之一隱性至顯性邊緣之實際位置與預期邊緣之位置(在SyncSeg內))且視需要調整位元時間來達成。一位元之相位誤差由邊緣相對於SyncSeg之位置給出，以TQ量測，展示於圖2中且定義如下：圖2中之實例210：e=0；邊緣位於SyncSeg內。
圖2中之實例220：e>0；邊緣位於取樣點之前。(將TQ加至PS1)。
圖2中之實例230：e<0；邊緣位於前一位元之取樣點之後。(自 PS2減去TQ)
圖2展示相位誤差(除零外)如何致使位元時間加長或縮短，其中1)僅隱性至顯性邊緣將用於同步化；2)僅允許一個位元時間內之一個同步化；3)一邊緣將僅在前一取樣點處之值緊接在邊緣之後不同於匯流排值之情況下用於同步化；4)一傳輸節點將不在一正相位誤差(e>0)上重新同步化。此隱含一傳輸器將由於其自己的所傳輸訊息之傳播延遲而不重新同步化。接收器將正常同步化；及5)若相位誤差之絕對量值大於SJW，則適當相位分段將被調整等於SJW之一量。
因此，如圖3中所展示，若SJW控制器偵測到一正相位誤差，則接收器之振盪器相對於傳輸節點太快。SJW將加上預先組態之時間量子(TQ)，如在CAN中正常發生(如上文所提及)。然而，另外，根據各項實施例，如圖3中所展示，相位誤差信號亦將觸發一狀態機減慢修整暫存器中之振盪器。為此，如關於信號310所展示，SJW控制器發生一信號dec_osc_trim至狀態機，其致使(舉例而言)藉由減去一預定義步長值而相應地調整修整暫存器。修整暫存器控制內部RC振盪器之實際振盪頻率。
同樣，若相位誤差為負，如關於信號320所展示，則接收器相對於傳輸節點太慢。SJW控制器將討論中之位元縮短TQ，且亦相應地使用信號inc_osc_trim調整振盪器修整暫存器。因此，修整暫存器將遞增一預定義步長值。可存在用於遞增及遞減之單獨控制信號(如所展示)，舉例而言，信號可使用自高至低之轉變來表明必須做出一各別調整。可使用其他信號來遞增或遞減振盪器頻率。應注意，內部振盪器在恆定溫度下穩定。將僅在溫度充足改變而由於振盪器漂移導致SJW中之相位誤差之情況下需要調整。
一微控制器單元(MCU)中之最大努力係開發一更穩定內部振盪器以解決對多個周邊器件之需要。在不在每個微控制器中實現一CAN周 邊器件時，其他周邊器件亦可受益於一更穩定振盪器。焦點最可能係80/20規則。
圖4展示一積體電路器件(舉例而言，一微控制器)中之一CAN周邊模組400，其提供一額外輸出信號用於重新校準一微控制器之內部振盪器。器件之內部RC振盪器包含一調整單元，其包括(舉例而言)可程式化以精細調整內部振盪器之輸出頻率之一暫存器。因此，修整資料通常可由一使用者程式化以在振盪器之輸出頻率已自一初始工廠調整漂移時調整振盪器。根據如圖4中所展示之一實施例，由CAN收發器410提供之調整信號可儲存於可操作為振盪器420之一修整暫存器之一揮發性或非揮發性記憶體430中。根據一實施例，CAN模組可整合各別邏輯且直接寫入至修整暫存器420中。因此，一使用者不需要程式化器件以重新調整修整值。
圖5展示根據各項實施例可與一微控制器整合之一CAN模組500之一更詳細方塊圖。此處，系統時脈由可由振盪器調諧區塊550精細調整之單元510提供。此調諧區塊550可與振盪器調諧(OSCTUNE)560耦合。根據某些實施例，一額外溫度感測器570可與微控制器整合。可自亦與調諧區塊550耦合之一選用溫度暫存器580擷取溫度資料。調諧區塊550經組態以在自CAN單元520、530、540(特定而言，同步化跳躍寬度處理器525，其可係與位元時序邏輯530耦合之位元串流處理器520之部分，位元時序邏輯530又與接針TX及RX耦合)接收一向上或向下調整時自動調整系統時脈振盪器510。亦展示可用於組譯傳入資料信號之一移位暫存器540。根據某些實施例，調諧電路550可取決於由一選用溫度傳感器570量測之目前溫度而根據一內部演算法進一步自動調整振盪頻率。
圖6展示使用不同封裝(諸如如此項技術中已知之雙列直插及各種表面安裝封裝)之之包含積體CAN控制器及根據本發明之能力之殼體 之各項實施例610、620、630。不同封裝僅係實例。
儘管已參考本發明之實例性實施例來繪示、闡述及定義本發明的各實施例，但此等參考並不隱含對本發明之一限制，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習此項技術者受益於本發明將會聯想到此等修改、變更及等效形式。所繪示及所闡述之本發明實施例僅作為實例，而並非係對本發明範疇之窮盡性說明。

Claims (19)

  1. 一種積體電路器件，其包含：一內部振盪器，其用於產生一系統時脈，一修整(trimming)邏輯，其包含用於調整該內部振盪器之一振盪頻率之一修整暫存器；一控制器區域網路(CAN)協定控制器，其包含：一串列資料接收器，其使用該系統時脈或自該系統時脈導出之一時脈以取樣經接收之一串列(serial)資料串流，其中經接收之一串列CAN資料串流包括一同步化信號，其中該同步化信號可操作以指示該系統時脈為正確、太快或太慢；及一電路，其用於解碼該同步化信號，該電路可操作以在對該同步化信號之評估後即重新調整(re-adjust)儲存於該修整暫存器中之一值。
  2. 如請求項1之積體電路器件，其中該積體電路器件係一獨立(stand alone)CAN協定控制器。
  3. 如請求項1之積體電路器件，其中該積體電路器件係一微控制器，其中該內部振盪器提供該微控制器之該系統時脈。
  4. 如請求項1之積體電路器件，其中該同步化信號係該串列資料串流中之一同步化跳躍寬度值。
  5. 如請求項1之積體電路器件，其中內部振盪器係一RC振盪器。
  6. 如請求項5之積體電路器件，其中該積體電路器件進一步包含與該RC振盪器耦合之一鎖相環路(PLL)以提供該系統時脈。
  7. 如請求項1之積體電路器件，其中該修整暫存器係一微控制器或CAN協定控制器之一組態暫存器。
  8. 如請求項4之積體電路器件，其進一步包含一CAN單元，該CAN 單元包含取決於該同步化跳躍寬度值而產生一控制信號之一同步化跳躍寬度處理器，該同步化跳躍寬度處理器與經組態以遞增或遞減該修整暫存器之一振盪器調諧單元耦合。
  9. 如請求項8之積體電路器件，其進一步包含與溫度暫存器耦合且用於量測該積體電路器件之一溫度之一溫度感測器，其中該溫度暫存器與該振盪器調諧單元耦合。
  10. 一種用於操作包含一CAN協定控制器之一積體電路器件之方法，該方法包含以下步驟：由一內部振盪器產生一系統時脈，載入一修整暫存器以調整該內部振盪器之一振盪頻率；由一串列CAN資料接收器接收一串列CAN資料串流及使用該系統時脈或自該系統時脈導出之一時脈取樣經接收之該串列資料串流，其中該串列CAN資料串流包括一同步化信號，其中該同步化信號可操作以指示該系統時脈為正確、太快或太慢；及評估該同步化信號且取決於該同步化信號而重新調整儲存於該修整暫存器中之一值。
  11. 如請求項10之方法，其中該積體電路器件係一微控制器，其中該內部振盪器提供該微控制器之該系統時脈。
  12. 如請求項10之方法，其中該積體電路器件係一獨立CAN控制器。
  13. 如請求項12之方法，其中該同步化信號係該串列資料串流中之一同步化跳躍寬度值。
  14. 如請求項10之方法，其中該內部振盪器係一RC振盪器。
  15. 如請求項14之方法，其進一步包含藉由一PLL使該RC振盪器之一輸出頻率倍增以提供該系統時脈。
  16. 如請求項10之方法，其中該修整暫存器係一微控制器之一組態 暫存器。
  17. 如請求項13之方法，其進一步包含取決於該同步化跳躍寬度值而將該修整暫存器遞增或遞減一預定義步長值。
  18. 如請求項17之方法，其進一步包含由一內部溫度感測器來量測該積體電路器件之一溫度及根據該溫度來修整該振盪器頻率。
  19. 一種積體電路器件，其包含：一內部振盪器，其用於產生一系統時脈，一修整邏輯，其包含一修整暫存器，其中該修整暫存器中之一值改變該內部振盪器之一振盪頻率；一串列資料接收器，其使用該系統時脈或自該系統時脈導出之一時脈以取樣經接收之一串列資料串流，其中該串列資料串流包括一同步化信號，其中該同步化信號可操作以指示該系統時脈為正確、太快或太慢；及一電路，其用於解碼該同步化信號，該電路可操作以在對該同步化信號之評估後即重新調整儲存於該修整暫存器中之一值。
TW103108779A 2013-03-12 2014-03-12 用於時脈回復的方法與裝置 TWI646817B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361777678P 2013-03-12 2013-03-12
US61/777,678 2013-03-12
US14/200,456 2014-03-07
US14/200,456 US9246667B2 (en) 2013-03-12 2014-03-07 Method and apparatus for clock recovery

Publications (2)

Publication Number Publication Date
TW201503652A TW201503652A (zh) 2015-01-16
TWI646817B true TWI646817B (zh) 2019-01-01

Family

ID=50440832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108779A TWI646817B (zh) 2013-03-12 2014-03-12 用於時脈回復的方法與裝置

Country Status (6)

Country Link
US (1) US9246667B2 (zh)
EP (1) EP2972926B1 (zh)
KR (1) KR20150128647A (zh)
CN (1) CN104685483B (zh)
TW (1) TWI646817B (zh)
WO (1) WO2014164345A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419737B2 (en) * 2013-03-15 2016-08-16 Concio Holdings LLC High speed embedded protocol for distributed control systems
EP3005606A1 (en) * 2013-05-29 2016-04-13 Freescale Semiconductor, Inc. A network receiver for a network using distributed clock synchronization and a method of sampling a signal received from the network
US10614016B2 (en) * 2015-10-20 2020-04-07 Nxp B.V. Controller area network (CAN) device and method for operating a CAN device
US10298348B2 (en) * 2016-04-01 2019-05-21 Ipg Photonics Corporation Transparent clocking in a cross connect system
DE102016222618A1 (de) * 2016-11-17 2018-05-17 Robert Bosch Gmbh Verfahren zum Überwachen eines Zeitgebers einer integrierten Schaltung
EP3404873B1 (en) 2017-05-18 2019-10-02 Melexis Technologies NV Low-power data bus receiver
WO2021086352A1 (en) * 2019-10-30 2021-05-06 Halliburton Energy Services, Inc. Data acquisition systems
KR102421095B1 (ko) * 2020-11-13 2022-07-14 엘아이지넥스원 주식회사 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647200A (zh) * 2007-03-09 2010-02-10 罗伯特.博世有限公司 用于恢复can总线的时钟频率的方法、can总线驱动器和can总线系统
US20110182390A1 (en) * 2010-01-22 2011-07-28 Chia-Liang Lin Methods and Apparatuses of Serial Link Transceiver Without External Reference Clock
US20120072809A1 (en) * 2010-09-16 2012-03-22 Jae Phil Kong Decoder, method of operating the same, and apparatuses including the same
TW201241637A (en) * 2011-03-07 2012-10-16 Microchip Tech Inc Microcontroller with can bus module and auto speed detect
CN102790617A (zh) * 2012-07-19 2012-11-21 成都锐成芯微科技有限责任公司 Usb主机接口的免晶振实现电路和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187925B (zh) * 2011-12-31 2016-06-15 意法半导体研发（上海）有限公司 使用跟踪振荡器电路的hs-can总线时钟恢复
US9031167B2 (en) * 2012-01-31 2015-05-12 Innophase Inc. Receiver architecture and methods for demodulating quadrature phase shift keying signals

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647200A (zh) * 2007-03-09 2010-02-10 罗伯特.博世有限公司 用于恢复can总线的时钟频率的方法、can总线驱动器和can总线系统
US20110182390A1 (en) * 2010-01-22 2011-07-28 Chia-Liang Lin Methods and Apparatuses of Serial Link Transceiver Without External Reference Clock
US20120072809A1 (en) * 2010-09-16 2012-03-22 Jae Phil Kong Decoder, method of operating the same, and apparatuses including the same
TW201241637A (en) * 2011-03-07 2012-10-16 Microchip Tech Inc Microcontroller with can bus module and auto speed detect
CN102790617A (zh) * 2012-07-19 2012-11-21 成都锐成芯微科技有限责任公司 Usb主机接口的免晶振实现电路和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Pat Richards, "Understanding Microchip‘s CAN Module Bit Timing", , Microchip Technology Inc., 2001/06/01. [http://ww1.microchip.com/downloads/en/AppNotes/00754.pdf] *
Pat Richards, "Understanding Microchip‘s CAN Module Bit Timing", AN754, Microchip Technology Inc., 2001/06/01. [http://ww1.microchip.com/downloads/en/AppNotes/00754.pdf]

Also Published As

Publication number Publication date
CN104685483B (zh) 2018-06-29
US20140270033A1 (en) 2014-09-18
WO2014164345A1 (en) 2014-10-09
TW201503652A (zh) 2015-01-16
CN104685483A (zh) 2015-06-03
EP2972926B1 (en) 2017-08-23
US9246667B2 (en) 2016-01-26
EP2972926A1 (en) 2016-01-20
KR20150128647A (ko) 2015-11-18

Similar Documents

Publication Publication Date Title
TWI646817B (zh) 用於時脈回復的方法與裝置
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
JP5792582B2 (ja) 半導体装置、受信機、送信機、送受信機及び通信システム
TWI392319B (zh) 通信系統，接收裝置及接收方法
US7093151B1 (en) Circuit and method for providing a precise clock for data communications
AU2019285968A1 (en) Time synchronization device, electronic device, time synchronization system and time synchronization method
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
JPH06104742A (ja) プログラム式高速ディジタル・フェーズ・ロック・ループ
US9705668B2 (en) Dual path timing jitter removal
US20120051479A1 (en) Clock frequency adjusting circuit and clock frequency adjusting method thereof
US9444615B2 (en) Low latency digital jitter termination for repeater circuits
US10615957B2 (en) Communications device with adaptive clock frequency
US8283983B2 (en) Frequency calibration device and method for programmable oscillator
US20100239059A1 (en) Transmission method and transmission apparatus
US9509491B2 (en) Data reception apparatus and method of determining identical-value bit length in received bit string
EP3005605B1 (en) A network receiver for a network using distributed clock synchronization and a method of adjusting a frequency of an internal clock of the network receiver
US8907730B2 (en) Frequency calibration device and method for programmable oscillator
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
JP4783618B2 (ja) データ送受信回路
US10116435B2 (en) Control circuit and control method of communication device
CN106603044B (zh) 时钟校正方法与校正电路和参考时钟产生方法与产生电路
US9319216B2 (en) Operating method of human interface device
US20210367694A1 (en) Digital Time Processing over Time Sensitive Networks
JP2011160355A (ja) Ｐｌｌロック検出回路、及びｐｌｌロック検出回路を有するｐｌｌシンセサイザ回路
KR20160069092A (ko) 클럭 데이터 리커버리 회로 및 이를 이용하는 시스템