CN104685483B - 用于时钟恢复的方法及设备 - Google Patents
用于时钟恢复的方法及设备 Download PDFInfo
- Publication number
- CN104685483B CN104685483B CN201480002545.4A CN201480002545A CN104685483B CN 104685483 B CN104685483 B CN 104685483B CN 201480002545 A CN201480002545 A CN 201480002545A CN 104685483 B CN104685483 B CN 104685483B
- Authority
- CN
- China
- Prior art keywords
- register
- synchronizing signal
- oscillator
- fine tuning
- data stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000011084 recovery Methods 0.000 title description 5
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 230000001360 synchronised effect Effects 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000011218 segmentation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- UKGJZDSUJSPAJL-YPUOHESYSA-N (e)-n-[(1r)-1-[3,5-difluoro-4-(methanesulfonamido)phenyl]ethyl]-3-[2-propyl-6-(trifluoromethyl)pyridin-3-yl]prop-2-enamide Chemical compound CCCC1=NC(C(F)(F)F)=CC=C1\C=C\C(=O)N[C@H](C)C1=CC(F)=C(NS(C)(=O)=O)C(F)=C1 UKGJZDSUJSPAJL-YPUOHESYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种集成电路装置，其可具有：内部振荡器，其用于产生系统时钟；微调逻辑，其具有用于调整所述内部振荡器的振荡频率的微调寄存器；串行数据接收器，其中串行数据流包含同步信号。所述同步信号可操作以指示所述系统时钟为正确的、太快或太慢。所述装置可进一步具有用于对所述同步信号进行解码的电路，所述电路可操作以在对所述同步信号的评估后即刻重新调整存储于所述微调寄存器中的值。
Description
相关申请案交叉参考
本申请案主张在2013年3月12日提出申请的第61/777,678号美国临时申请案的权益，所述美国临时申请案的全文并入本文中。
技术领域
本发明涉及一种用于时钟恢复的方法及设备，特定来说涉及控制器区域网络(CAN)总线信号的时钟恢复。
背景技术
CAN信号为不提供单独时钟信号的不同步串行通信信号。因此，CAN使用将时钟信号嵌入于所发射串行数据流中的不同步发射。接收装置必须接着分析此信号且重建时钟以使所述装置与所述所接收串行流同步。控制器区域网络(CAN)协议为不同步串行总线，其具有经设计以用于苛刻环境(例如汽车及工业应用)中的快速、稳健通信的不归零(NRZ)位编码。CAN协议允许用户编程位速率、位的样本点及对位取样的次数。借助这些特征，可针对既定应用将网络优化。CAN协议的特定位定时论述于帕特理查兹(Pat Richards)的出版于2001年的应用笔记“理解微芯片的CAN模块位定时”(AN754)中，其以引用方式并入本文中。
接收装置内的定时通常由接收装置的内部或外部振荡器控制。此些振荡器通常提供装置内的有限定时分辨率。然而，CAN系统中的振荡器容差需要比借助内部振荡器跨越操作温度范围正常可达成的容差严格。此要求CAN模块用外部源(晶体、时钟等)来计时。具有内部时钟源是更合意的。
发明内容
因此，需要可操作以借助内部时钟源接收CAN信号的经改进装置。
根据实施例，一种集成电路装置可包括：内部振荡器，其用于产生系统时钟；微调逻辑，其包括用于调整所述内部振荡器的振荡频率的微调寄存器；串行数据接收器，其中串行数据流包含同步信号，其中所述同步信号可操作以指示所述系统时钟为正确的、太快或太慢；电路，其用于对所述同步信号进行解码，所述电路可操作以在对所述同步信号的评估后即刻重新调整存储于所述微调寄存器中的值。
根据另一实施例，所述集成电路装置可为CAN协议控制器。根据另一实施例，所述串行数据流可为CAN数据流。根据另一实施例，所述同步信号可为所述串行数据流中的同步跳跃宽度值。根据另一实施例，内部振荡器可为RC振荡器。根据另一实施例，所述集成电路装置另外可包括与所述RC振荡器耦合的PLL以提供所述系统时钟。根据另一实施例，所述微调寄存器可为微控制器或CAN协议控制器的配置寄存器。根据另一实施例，所述集成电路装置可进一步包括CAN单元，所述CAN单元包括取决于所述同步跳跃宽度值而产生控制信号的同步跳跃宽度处理器，所述同步跳跃宽度处理器与经配置以使所述微调寄存器递增或递减的振荡器调谐单元耦合根据另一实施例，所述集成电路装置可进一步包括与温度寄存器耦合的温度传感器，其中所述温度寄存器与所述振荡器调谐单元耦合。
根据另一实施例，一种用于操作集成电路装置的方法可包括：由内部振荡器产生系统时钟；给微调寄存器加载以调整所述内部振荡器的振荡频率；由串行数据接收器接收串行数据流，其中所述串行数据流包含同步信号，其中所述同步信号可操作以指示所述系统时钟为正确的、太快或太慢；及评估所述同步信号且取决于所述同步信号而重新调整存储于所述微调寄存器中的值。
根据所述方法的另一实施例，所述集成电路装置可为CAN协议控制器且所述串行数据流可为CAN数据流。根据所述方法的另一实施例，所述同步信号可为所述串行数据流中的同步跳跃宽度值。根据所述方法的另一实施例，所述内部振荡器可为RC振荡器。根据所述方法的另一实施例，所述方法可进一步包括：通过PLL使所述RC振荡器的输出频率倍增以提供所述系统时钟。根据所述方法的另一实施例，所述微调寄存器可为微控制器的配置寄存器。根据所述方法的另一实施例，所述方法可进一步包括：取决于所述同步跳跃宽度值而使所述微调寄存器递增或递减预定义步长值。根据所述方法的另一实施例，所述方法可进一步包括：由内部温度传感器来测量所述集成电路装置的温度并根据所述温度来微调所述振荡器频率。
附图说明
联合附图参照以下说明可更完全地理解本发明，附图中：
图1展示典型CAN信号的时间量子位分段及位周期的时序图。
图2为典型所接收CAN信号的情景的时序图。
图3为包含根据各种实施例产生的逻辑信号的另一时序图；
图4为根据各种实施例的可编程振荡器的一般框图。
图5为接收装置的详细框图。
图6展示根据各种实施例的集成电路装置的多个可能封装。
虽然本发明易于作出各种修改及替代形式，但在图式中是展示并在本文中详细描述其特定实例性实施例。然而，应理解，本文对特定实例性实施例的说明并非意欲将本发明限定于本文中所揭示的特定形式，而是相反，本发明将涵盖所有修改及等效形式。
具体实施方式
各种实施例允许不同步所接收信号中的CAN时钟的恢复，因此可动态地校准内部振荡器。举例来说，可通过监视同步跳跃宽度(SJW)相位调整信号及视需要校准振荡器来动态地校准根据CAN协议操作的接收装置的内部振荡器。
集成振荡器通常以内部电阻器-电容器振荡电路操作。可使用各种内部电路(特定来说锁相环路)及其它电路来使由此些电路产生的时钟信号稳定。为降低成本，微控制器通常使用此些内部电路，借此避免外部振荡器，例如晶体。举例来说，此些微控制器的集成振荡器随着时间、电压及温度而漂移，特定来说比外部晶体振荡器实质上更多地漂移。内部振荡器随着温度漂移太多而不允许与CAN模块一起使用。然而，根据各种实施例，避免对具有低PPM变化的外部时钟的需要。
根据各种实施例，可使用CAN模块中的同步跳跃宽度(SJW)机制(当在接收模式中时其自动调整既定位时间以保持与发射节点同步，如在上文所提及的应用笔记AN754中更详细地论述)来动态地微调内部振荡器以匹配发射节点的振荡器。
如上文所提及，时钟信号不作为CAN信号的单独部分来发送。CAN指定1.58％的最坏情形振荡器容差且许多系统需要更严格的容差，特定来说汽车系统可需要跨越汽车温度范围(-40℃到+125℃)的0.3％容差。因此，根据各种实施例，为满足这些规范，可动态地校准接收装置的内部振荡器以补偿随着温度及电压的内部振荡器漂移，以消除对外部时钟源的需要。
可通过使用建构到CAN引擎中的同步跳跃宽度(SJW)机制监视相位误差来显露发射节点的时钟信号。可基于SJW信号的相位误差而向上/向下调整内部振荡器。图2及3展示如何使用SJW信号取决于实际转变边缘的相位误差极性而加上/减去所接收位上的时间量子(TQ)。
如图1中所展示，CAN位时间由非重叠分段组成。这些分段中的每一者由称为时间量子(TQ)的整数单元组成。标称位速率(NBR)在CAN规范中定义为由理想发射器发射的位/秒的数目(无重新同步)且可用以下方程式来描述：
NBR＝fbit＝1/tbit
标称位时间(NBT)或tbit由非重叠分段SS、PropSeg、PS1及PS2组成，因此NBT是以下分段的和：
Tbit＝tSyncSeg+tPropSeg+tPS1+tPS2
NBT与样本点、同步跳跃宽度(SJW)及信息处理时间(IPT)相关联。同步分段(SyncSeg)为NBT中的第一分段且用于使总线上的节点同步。位边缘预期在SyncSeg内发生。此分段在1TQ处固定。存在传播分段(PropSeg)以补偿节点之间的物理延迟。传播延迟定义为总线上的信号传播时间的和的两倍，包含与总线驱动器相关联的延迟。PropSeg可自1TQ到8TQ编程。SJW覆盖以下分段PS1及PS2且可自1TQ到4TQ编程。PS1可自1TQ到8TQ编程且PS2可自2TQ到8TQ编程。样本点为位时间中其中读取及解释逻辑电平的点。样本点位于相位分段1的结束处。此规则的例外是在取样模式经配置以每位取样三次的情况下。在此情形中，仍在PS1的结束处对位进行取样，然而，在PS1的结束之前二分之一TQ间隔处进行两次额外取样，且通过多数决定法来确定位的值。信息处理时间(IPT)是逻辑确定经取样位的位电平所需的时间。IPT在样本点处开始，以TQ为单位测量且针对CAN模块固定，举例来说在一些情形中其可采取2TQ。由于相位分段2也在样本点处开始且是位时间中的最后分段，因此可要求PS2最小值不小于IPT。因此，根据一个情景：
PS2min＝IPT＝2TQ
同步跳跃宽度(SJW)视需要将位时钟调整1TQ到4TQ(按配置)以维持与所发射消息的同步。组成位时间的分段中的每一者由称为时间量子(TQ)的整数单元组成。每一时间量子的长度是基于振荡器周期(tOSC)。基本TQ等于振荡器周期的两倍。
图1展示如何从tOSC及TQ导出位周期。TQ长度等于一个TQ时钟周期(tBRPCLK)，其可使用称为波特率预定标器(Baud Rate prescaler；BRP)的可编程预定标器来编程。此展示于以下方程式中：
CAN总线上的所有节点必须具有相同标称位速率。噪声、相移及振荡器漂移可形成其中标称位速率不等于真实系统中的实际位速率的情况。因此，节点必须具有用于达成并维持与总线消息的同步的方法。
CAN系统中的每一节点的位定时是从其节点的参考频率(fOSC)导出。此形成由于节点之间的振荡器容差不尽理想而在节点之间发生相移及振荡器漂移的情况。CAN规范指示最坏情形振荡器容差为1.58％且其仅适合于低位速率(125kb/s或更小)。
CAN协议已定义隐性(逻辑1)及显性(逻辑0)状态以实施非破坏性逐位仲裁方案。就是此仲裁方法受传播延迟影响最大。仲裁所涉及的每一节点必须能够在相同位时间内对每一位电平进行取样。举例来说，如果总线的相对端处的两个节点开始同时发射其消息，那么其必须针对总线的控制进行仲裁。此仲裁仅在两个节点均能够在相同位时间期间取样的情况下有效。极端传播延迟(超出样本点)将导致无效仲裁。此意味着总线长度受限于既定CAN数据速率。CAN系统的传播延迟计算为信号在物理总线上的往返时间(tbus)、输出驱动器延迟(tdrv)及输入比较器延迟(tcmp)。假定系统中的所有节点具有类似组件延迟，那么传播延迟以数学方式解释为：
tprop＝2(tbus+tcmp+tdrv)
既定CAN总线上的所有节点必须具有相同NBT。NRZ位编码不将时钟编码到消息中。接收器必须同步到所发射数据流以确保消息被恰当地解码。存在用于达成并维持同步的两种方法。硬同步仅在总线空闲条件(其指示帧开始(SOF)条件)期间在第一隐性到显性(逻辑“1”到“0”)边缘上发生。硬同步致使位定时计数器被复位到SyncSeg，此致使边缘位于SyncSeg内。在此点处，所有接收器将同步到发射器。硬同步在消息期间仅发生一次。此外，重新同步可不在硬同步发生的相同位时间(SOF)期间发生。
重新同步经实施以维持通过硬同步建立的初始同步。在无重新同步的情况下，接收节点由于节点之间的振荡器漂移而脱离同步。重新同步是通过实施数字锁相环路(DPLL)函数(其比较总线上的隐性到显性边缘的实际位置与预期边缘的位置(在SyncSeg内))且视需要调整位时间来达成。位的相位误差由边缘相对于SyncSeg的位置给出，以TQ测量，展示于图2中且定义如下：
图2中的实例210：e＝0；边缘位于SyncSeg内。
图2中的实例220：e>0；边缘位于样本点之前。(将TQ加到PS1)。
图2中的实例230：e<0；边缘位于前一位的样本点之后。(自PS2减去TQ)
图2展示相位误差(除零外)如何致使位时间加长或缩短，其中1)仅隐性到显性边缘将用于同步；2)仅允许一个位时间内的一个同步；3)边缘将仅在前一样本点处的值紧接在边缘之后不同于总线值的情况下用于同步；4)发射节点将不在正相位误差(e>0)上重新同步。此意味着发射器将由于其自己的所发射消息的传播延迟而不重新同步。接收器将正常同步；及5)如果相位误差的绝对量值比SJW大，那么适当相位分段将被调整等于SJW的量。
因此，如图3中所展示，如果SJW控制器检测到正相位误差，那么接收器的振荡器相对于发射节点太快。SJW将加上预先配置的时间量子(TQ)，如在CAN中正常发生(如上文所提及)。然而，另外，根据各种实施例，如图3中所展示，相位误差信号还将触发状态机以减慢微调寄存器中的振荡器。为此，如关于信号310所展示，SJW控制器发生信号dec_osc_trim到状态机，其致使(举例来说)通过减去预定义步长值而相应地调整微调寄存器。微调寄存器控制内部RC振荡器的实际振荡频率。
同样，如果相位误差为负，如关于信号320所展示，那么接收器相对于发射节点太慢。SJW控制器将讨论中的位缩短TQ，且还相应地使用信号inc_osc_trim调整振荡器微调寄存器。因此，微调寄存器将按预定义步长值递增。可存在用于递增及递减的单独控制信号(如所展示)，举例来说，信号可使用自高到低的转变来表明必须做出相应调整。可使用其它信号来使振荡器频率递增或递减。应注意，内部振荡器在恒定温度下稳定。仅在温度改变足以导致SJW中的由于振荡器漂移的相位误差的情况下，才需要调整。
在微控制器单元(MCU)中的最大努力是开发更稳定的内部振荡器以解决对多个外围装置的需要。尽管并不在每个微控制器中实现CAN外围装置，但其它外围装置也可受益于更稳定振荡器。关注的重点最可能是80/20法则。
图4展示集成电路装置(举例来说，微控制器)中的CAN外围模块400，其提供额外输出信号以用于重新校准微控制器的内部振荡器。装置的内部RC振荡器包括调整单元，其包含(举例来说)可编程以精细调整内部振荡器的输出频率的寄存器。因此，微调数据通常可由用户编程以在振荡器的输出频率已从初始工厂调整漂移时调整所述振荡器。根据如图4中所展示的实施例，由CAN收发器410提供的调整信号可存储于可作为振荡器420的微调寄存器操作的易失性或非易失性存储器430中。根据实施例，CAN模块可集成相应逻辑且直接写入到微调寄存器420中。因此，用户不需要编程装置以重新调整微调值。
图5展示根据各种实施例的可集成于微控制器内的CAN模块500的更详细框图。此处，系统时钟由可由振荡器调谐块550精细调整的单元510提供。此调谐块550可与寄存器OSCTUNE 560耦合。根据一些实施例，额外温度传感器570可与微控制器集成。可从也与调谐块550耦合的任选温度寄存器580检索温度数据。调谐块550经配置以在从CAN单元520、530、540(特定来说，同步跳跃宽度处理器525，其可为与位定时逻辑530耦合的位流处理器520的部分，位定时逻辑530又与引脚TX及RX耦合)接收到向上或向下调整时自动调整系统时钟振荡器510。还展示可用于汇编传入数据信号的移位寄存器540。根据一些实施例，调谐电路550可取决于由任选温度传感器570测量的目前温度而根据内部演算法进一步自动调整振荡频率。
图6展示使用不同封装(例如如在所述技术领域中已知的双列直插及各种表面安装封装)的包括根据本发明的集成CAN控制器及能力的壳体的各种实施例610、620、630。不同封装仅为实例。
尽管已参考本发明的实例性实施例来描绘、描述及定义本发明的实施例，但此些参考并不暗指对本发明的限制，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、变更及等效形式，熟习此项技术者受益于本发明将会联想到这些修改、变更及等效形式。如所属技术领域并受益于本发明的技术人员将联想到。所描绘及所描述的本发明的实施例仅作为实例，而并非是对本发明范围的穷尽性说明。
Claims (16)
1.一种具有CAN协议控制器的集成电路装置，其包括
内部振荡器，其用于产生系统时钟，
微调逻辑，其包括用于调整所述内部振荡器的振荡频率的微调寄存器；
串行数据接收器，其由所述内部振荡器计时且可操作以接收串行数据流，其中所述串行数据流包含同步信号，其中所述同步信号可操作以指示所述系统时钟为正确的、太快或太慢；
电路，其用于对所述同步信号进行解码，所述电路可操作以在对所述同步信号的评估后即刻重新调整存储于所述微调寄存器中的值。
2.根据权利要求1所述的集成电路装置，其中所述串行数据流为CAN数据流。
3.根据权利要求1所述的集成电路装置，其中所述同步信号为所述串行数据流中的同步跳跃宽度值。
4.根据权利要求1所述的集成电路装置，其中内部振荡器为RC振荡器。
5.根据权利要求4所述的集成电路装置，其中所述集成电路装置另外包括与所述RC振荡器耦合的PLL以提供所述系统时钟。
6.根据权利要求1所述的集成电路装置，其中所述微调寄存器为微控制器或CAN协议控制器的配置寄存器。
7.根据权利要求3所述的集成电路装置，其进一步包括CAN单元，所述CAN单元包括取决于所述同步跳跃宽度值而产生控制信号的同步跳跃宽度处理器，所述同步跳跃宽度处理器与经配置以使所述微调寄存器递增或递减的振荡器调谐单元耦合。
8.根据权利要求7所述的集成电路装置，其进一步包括与温度寄存器耦合的温度传感器，其中所述温度寄存器与所述振荡器调谐单元耦合。
9.一种用于操作具有CAN协议控制器的集成电路装置的方法，其包括
由内部振荡器产生系统时钟，
给微调寄存器加载以调整所述内部振荡器的振荡频率；
由串行数据接收器接收串行数据流，其中所述串行数据流包含同步信号，其中所述同步信号可操作以指示所述系统时钟为正确的、太快或太慢；以及
评估所述同步信号，且取决于所述同步信号而重新调整存储于所述微调寄存器中的值。
10.根据权利要求9所述的方法，其中所述串行数据流为CAN数据流。
11.根据权利要求10所述的方法，其中所述同步信号为所述串行数据流中的同步跳跃宽度值。
12.根据权利要求9所述的方法，其中所述内部振荡器为RC振荡器。
13.根据权利要求12所述的方法，其进一步包括：通过PLL使所述RC振荡器的输出频率倍增以提供所述系统时钟。
14.根据权利要求9所述的方法，其中所述微调寄存器为微控制器的配置寄存器。
15.根据权利要求11所述的方法，其进一步包括：取决于所述同步跳跃宽度值而使所述微调寄存器按预定义步长值递增或递减。
16.根据权利要求15所述的方法，其进一步包括：通过内部温度传感器测量所述集成电路装置的温度，并根据所述温度来微调所述振荡器频率。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361777678P | 2013-03-12 | 2013-03-12 | |
| US61/777,678 | 2013-03-12 | ||
| PCT/US2014/021996 WO2014164345A1 (en) | 2013-03-12 | 2014-03-07 | Method and apparatus for clock recovery |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104685483A CN104685483A (zh) | 2015-06-03 |
| CN104685483B true CN104685483B (zh) | 2018-06-29 |
Family
ID=50440832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480002545.4A Active CN104685483B (zh) | 2013-03-12 | 2014-03-07 | 用于时钟恢复的方法及设备 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9246667B2 (zh) |
| EP (1) | EP2972926B1 (zh) |
| KR (1) | KR20150128647A (zh) |
| CN (1) | CN104685483B (zh) |
| TW (1) | TWI646817B (zh) |
| WO (1) | WO2014164345A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419737B2 (en) * | 2013-03-15 | 2016-08-16 | Concio Holdings LLC | High speed embedded protocol for distributed control systems |
| EP3005606A1 (en) * | 2013-05-29 | 2016-04-13 | Freescale Semiconductor, Inc. | A network receiver for a network using distributed clock synchronization and a method of sampling a signal received from the network |
| US10614016B2 (en) * | 2015-10-20 | 2020-04-07 | Nxp B.V. | Controller area network (CAN) device and method for operating a CAN device |
| US10298348B2 (en) * | 2016-04-01 | 2019-05-21 | Ipg Photonics Corporation | Transparent clocking in a cross connect system |
| DE102016222618A1 (de) * | 2016-11-17 | 2018-05-17 | Robert Bosch Gmbh | Verfahren zum Überwachen eines Zeitgebers einer integrierten Schaltung |
| EP3404873B1 (en) | 2017-05-18 | 2019-10-02 | Melexis Technologies NV | Low-power data bus receiver |
| WO2021086352A1 (en) * | 2019-10-30 | 2021-05-06 | Halliburton Energy Services, Inc. | Data acquisition systems |
| KR102421095B1 (ko) * | 2020-11-13 | 2022-07-14 | 엘아이지넥스원 주식회사 | 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101647200A (zh) * | 2007-03-09 | 2010-02-10 | 罗伯特.博世有限公司 | 用于恢复can总线的时钟频率的方法、can总线驱动器和can总线系统 |
| CN102790617A (zh) * | 2012-07-19 | 2012-11-21 | 成都锐成芯微科技有限责任公司 | Usb主机接口的免晶振实现电路和方法 |
| US8363774B2 (en) * | 2010-01-22 | 2013-01-29 | Realtek Semiconductor Corp. | Methods and apparatuses of serial link transceiver without external reference clock |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101678917B1 (ko) * | 2010-09-16 | 2016-11-24 | 삼성전자주식회사 | 디코더, 이의 동작방법, 및 이를 포함하는 장치들 |
| US9338035B2 (en) * | 2011-03-07 | 2016-05-10 | Microchip Technology Incorporated | Microcontroller with can bus module and auto speed detect |
| CN103187925B (zh) * | 2011-12-31 | 2016-06-15 | 意法半导体研发（上海）有限公司 | 使用跟踪振荡器电路的hs-can总线时钟恢复 |
| US8542779B2 (en) * | 2012-01-31 | 2013-09-24 | Innophase Inc. | Receiver architecture and methods for demodulating binary phase shift keying signals |
-
2014
- 2014-03-07 CN CN201480002545.4A patent/CN104685483B/zh active Active
- 2014-03-07 WO PCT/US2014/021996 patent/WO2014164345A1/en active Application Filing
- 2014-03-07 EP EP14715754.9A patent/EP2972926B1/en active Active
- 2014-03-07 KR KR1020157007441A patent/KR20150128647A/ko active IP Right Grant
- 2014-03-07 US US14/200,456 patent/US9246667B2/en active Active
- 2014-03-12 TW TW103108779A patent/TWI646817B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101647200A (zh) * | 2007-03-09 | 2010-02-10 | 罗伯特.博世有限公司 | 用于恢复can总线的时钟频率的方法、can总线驱动器和can总线系统 |
| US8363774B2 (en) * | 2010-01-22 | 2013-01-29 | Realtek Semiconductor Corp. | Methods and apparatuses of serial link transceiver without external reference clock |
| CN102790617A (zh) * | 2012-07-19 | 2012-11-21 | 成都锐成芯微科技有限责任公司 | Usb主机接口的免晶振实现电路和方法 |
Non-Patent Citations (1)
| Title |
|---|
| Understanding Microchip’s CAN Module Bit Timing;Pat Richards;《Home|Microchip Technology Inc》;20011231;正文第2页第3段-第4页第2段，第6第一段-7页最后一段，及附图3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140270033A1 (en) | 2014-09-18 |
| WO2014164345A1 (en) | 2014-10-09 |
| US9246667B2 (en) | 2016-01-26 |
| KR20150128647A (ko) | 2015-11-18 |
| CN104685483A (zh) | 2015-06-03 |
| TW201503652A (zh) | 2015-01-16 |
| TWI646817B (zh) | 2019-01-01 |
| EP2972926A1 (en) | 2016-01-20 |
| EP2972926B1 (en) | 2017-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104685483B (zh) | 用于时钟恢复的方法及设备 | |
| EP3043477B1 (en) | Apparatus and methods for clock and data recovery | |
| JP6086639B1 (ja) | データ受信装置 | |
| KR100547831B1 (ko) | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 | |
| TWI392319B (zh) | 通信系統，接收裝置及接收方法 | |
| US10892763B1 (en) | Second-order clock recovery using three feedback paths | |
| US9791887B2 (en) | Synchronization of a data signal | |
| JP5552952B2 (ja) | Ｃｄｒ回路、受信装置、および通信システム | |
| EP2617135A1 (en) | Techniques for varying a periodic signal based on changes in a data rate | |
| US9054689B2 (en) | Phase comparison circuit and data receiving unit | |
| US9722590B1 (en) | Skew adjustment circuit, semiconductor device, and skew calibration method | |
| CN204168277U (zh) | 一种延迟锁相环防止错锁的电路 | |
| US20090284298A1 (en) | Method for automatically adjusting clock frequency and clock frequency adjusting circuit | |
| US20130128933A1 (en) | Transceiver without using a crystal oscillator | |
| EP1965537B1 (en) | Clock recovery apparatus | |
| US20100239059A1 (en) | Transmission method and transmission apparatus | |
| US9246497B1 (en) | Integrated circuit (IC) clocking techniques | |
| US9509491B2 (en) | Data reception apparatus and method of determining identical-value bit length in received bit string | |
| EP3005605B1 (en) | A network receiver for a network using distributed clock synchronization and a method of adjusting a frequency of an internal clock of the network receiver | |
| JP4783618B2 (ja) | データ送受信回路 | |
| JP2019054568A (ja) | インバータシステムの同期制御方法及びインバータシステム | |
| CN112385157B (zh) | 数据网络的用户设备 | |
| CN105680831B (zh) | 时钟和数据恢复电路以及使用其的系统 | |
| CN105450223A (zh) | 时钟数据回复装置 | |
| KR102342830B1 (ko) | 다중-위상 멀티플라잉 지연고정루프 기반 디지털 클락 데이터 복구 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |