CN105450223A - 时钟数据回复装置 - Google Patents

Abstract

本发明提供一种时钟数据回复装置，其包括电压控制延迟线、相位检测器以及控制电压产生电路。电压控制延迟线依据参考时钟信号与控制电压对应产生不同相位的多个时钟信号。相位检测器检测第一输入信号与第二输入信号彼此之间的相位相对关系，而产生检测结果。其中，数据信号或该多个时钟信号当中之一者作为该第一输入信号，以及该多个时钟信号当中之一或多者作为该第二输入信号。控制电压产生电路至少根据该相位检测器的所述检测结果而对应产生该控制电压给该电压控制延迟线。

Description

时钟数据回复装置

技术领域

本发明是有关于一种电子装置，且特别是有关于一种时钟数据回复装置。

背景技术

在某些时钟内嵌(Clock-Embedded)显示器接口电路通道信号协议里，传送端会将数据分段，并将数段数据(例如N段数据)加上一个标头(Header)而组成包。标头可以带有某种转态(Transition)编码形式的虚拟时钟数据(DummyClockData)，例如“01”、“10”、“001”、“110”、“011”、“100”、“0011”或“1100”等，以便将时钟信号的相位信息嵌入数据信号中。接收端的时钟数据回复(ClockandDataRecovery,CDR)装置可以依据此包标头的虚拟时钟数据而从数据信号中抽出时钟信号。时钟数据回复装置一般分为延迟锁定回路(DelayLockedLoop,简称DLL)类型与锁相回路(PhaseLockedLoop,简称PLL)类型。两种架构相比，传统的DLL类型时钟数据回复装置具有较佳的数据抖动容忍(DataJitterTolerance)能力，但对电力噪声(PowerNoise)的抵抗能力较差。其主要原因在于，传统的DLL类型时钟数据回复装置的回复时钟(RecoveredClock)周期为N，也就是每N段数据才能校正一次时钟信号。传统的DLL类型时钟数据回复装置对于快速且剧烈的电力噪声抖动将来不及反应。

发明内容

本发明提供一种时钟数据回复装置。时钟数据回复装置可以增加检测/校正次数，以提升对噪声的抵抗能力。

本发明实施例所提供时钟数据回复装置包括一电压控制延迟线、一或多个相位检测器以及一控制电压产生电路。电压控制延迟线依据参考时钟信号与控制电压对应产生不同相位的多个时钟信号。该一或多个相位检测器当中每一者各自包括一第一输入端与一或多个第二输入端。该一或多个相位检测器检测该第一输入端所接收的一第一输入信号与该一或多个第二输入端所接收的一或多个第二输入信号彼此之间的相位相对关系，而个别地产生一检测结果。其中，一数据信号或该多个时钟信号当中之一者作为该第一输入信号，以及该多个时钟信号当中的一或多者作为该一或多个第二输入信号。控制电压产生电路耦接至该一或多个相位检测器的输出端与该电压控制延迟线之间。控制电压产生电路至少根据该一或多个相位检测器的所述检测结果而对应产生该控制电压。

在本发明的一实施例中，上述的一或多个相位检测器包括一或多个时钟对时钟相位检测器。该一或多个时钟对时钟相位检测器当中每一个经配置以接收并检测该些时钟信号中的两对应的时钟信号之间的相位关系而对应输出一检测结果给该控制电压产生电路。控制电压产生电路至少根据该一或多个时钟对时钟相位检测器所输出的所述检测结果而产生该控制电压。

在本发明的一实施例中，上述的一或多个相位检测器包括一或多个时钟对数据相位检测器。该一或多个时钟对数据相位检测器当中每一者经配置以接收并检测该数据信号与该些时钟信号中的多个对应的时钟信号的相位关系而输出一检测结果给该控制电压产生电路。其中，该控制电压产生电路至少根据该一或多个时钟对数据相位检测器输出的所述检测结果而产生该控制电压。

在本发明的一实施例中，上述的一或多个相位检测器包括一或多个时钟对时钟相位检测器以及一或多个时钟对数据相位检测器。该一或多个时钟对时钟相位检测器当中每一者经配置以接收并检测该些时钟信号当中两个对应的时钟信号之间的相位关系而对应输出一第一检测结果给该控制电压产生电路。该一或多个时钟对数据相位检测器当中每一者经配置以接收并检测该数据信号与该些时钟信号中的多个对应的时钟信号的相位关系而对应输出一第二检测结果给该控制电压产生电路。其中，该控制电压产生电路至少根据该一或多个时钟对时钟相位检测器输出的所述第一检测结果以及该一或多个时钟对数据相位检测器输出的所述第二检测结果而产生该控制电压。

在本发明的一实施例中，上述的电压控制延迟线依据该控制电压调整该多个时钟信号之间的相位关系，以使该一或多个相位检测器每一者的该第一输入信号的相位与该第二输入信号的相位相差360度。

在本发明的一实施例中，上述的控制电压产生电路包括一或多个电荷泵以及一回路滤波器。该一或多个电荷泵当中每一者具有一输入端耦接至该一至多个相位检测器当中一对应的相位检测器的该输出端。该一回路滤波器具有一输入端耦接至该一至多个电荷泵的一至多个输出端，以及一输出端输出该控制电压。

在本发明的一实施例中，上述的控制电压产生电路包括一或多个脉冲组合器、一或多个电荷泵以及一回路滤波器。该一或多个脉冲组合器当中每一者具有多个输入端，该多个输入端当中每一者各自耦接至该一至多个相位检测器当中一对应的相位检测器的该输出端。该一或多个电荷泵当中每一者具有一输入端耦接至该一至多个脉冲组合器当中一对应的脉冲组合器的一输出端。该一回路滤波器具有一输入端耦接至该一至多个电荷泵的一至多个输出端，以及一输出端输出该控制电压。

在本发明的一实施例中，上述的时钟数据回复装置还包括一频率检测器。频率检测器接收并检测该参考时钟信号与该些时钟信号中的一反馈时钟信号的频率相对关系而对应输出一检测结果。其中，该控制电压产生电路还根据该频率检测器的该检测结果产生该控制电压。

在本发明的一实施例中，上述的时钟数据回复装置还包括一额外相位检测器。额外相位检测器经配置以接收并检测该参考时钟信号与该些时钟信号中的一反馈时钟信号的相位关系而对应输出一检测结果。其中，该控制电压产生电路还根据该额外相位检测器的该检测结果产生该控制电压。

在本发明的一实施例中，上述的时钟数据回复装置还包括一参考时钟产生器。参考时钟产生器具有一第一输入端接收一原数据信号，以及一或多个第二输入端接收该多个时钟信号当中一或多者。参考时钟产生器根据该原数据信号与该一或多个时钟信号产生该参考时钟信号。

在本发明的一实施例中，上述的时钟数据回复装置还包括一取样电路。取样电路具有多个时钟触发端耦接该些时钟信号中的部分或全部，以及一数据输入端接收该数据信号。取样电路根据该该部分或全部的时钟信号来取样该数据信号而产生多个输出数据。

在本发明的一实施例中，上述的时钟数据回复装置还包括一偏差补偿装置。偏差补偿装置具有一输入端接收该原数据信号，以及一输出端输出该数据信号至该取样电路的该数据输入端。

基于上述，本发明实施例所述时钟数据回复装置可以利用电压控制延迟线所输出不同相位的多个时钟信号来增加检测/校正次数，和/或是利用高速的数据信号与不同相位的多个时钟信号之间的相位关系来增加检测/校正次数。因此，时钟数据回复装置可以提升对噪声的抵抗能力。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明一实施例说明一种时钟数据回复装置的电路方块示意图；

图2是本发明一实施例说明图1所示电压控制延迟线的信号时序示意图；

图3是本发明另一实施例说明一种时钟数据回复装置的电路方块示意图；

图4是本发明另一实施例说明图3所示电压控制延迟线的信号时序示意图；

图5是本发明再一实施例说明一种时钟数据回复装置的电路方块示意图；

图6、图7与图8是不同状况范例说明图5所示时钟对数据相位检测器的信号时序示意图；

图9是本发明又一实施例说明一种时钟数据回复装置的电路方块示意图；

图10是本发明又一实施例说明一种时钟数据回复装置的电路方块示意图；

图11是本发明又一实施例说明一种时钟数据回复装置的电路方块示意图；

图12是本发明实施例说明图11所示取样电路的电路方块示意图；

图13是本发明再一实施例说明一种时钟数据回复装置的电路方块示意图。

附图标记说明：

100：时钟数据回复装置；

110：电压控制延迟线；

120：频率检测器；

121：检测结果；

130：相位检测器；

131：检测结果；

132_1～132_N：时钟对时钟相位检测器；

133_1～133_N：时钟对数据相位检测器；

140：控制电压产生电路；

141：电荷泵；

142：电荷泵；

142_1～142_N：电荷泵；

143：电荷泵；

143_1～143_N：电荷泵；

144：电荷泵；

146：回路滤波器；

147：脉冲组合器；

148：脉冲组合器；

149：脉冲组合器；

310：电压控制延迟线；

500：时钟数据回复装置；

510：电压控制延迟线；

550：取样电路；

900：时钟数据回复装置；

910：电压控制延迟线；

960：偏差补偿装置；

970：参考时钟产生器；

980：额外相位检测器；

1000：时钟数据回复装置；

1100：时钟数据回复装置；

1150：取样电路；

1151：检测结果；

1300：时钟数据回复装置；

CK(0.5)～CK(N+N)：时钟信号；

CK(i)：时钟信号；

CK(j)：时钟信号；

CKfb：反馈时钟信号；

CKref：参考时钟信号；

CMP(1)～CMP(N)：比较电路；

D：输入端；

D1：原数据信号；

D2：数据信号；

Do(0)～Do(N)：输出数据；

Dout：输出数据；

FFD(0)～FFD(N)：正反器；

FFT(1)～FFT(N)：正反器；

PC：脉冲组合器；

Q：输出端；

Q1、Q2、Q3：取样数据；

T(1)～T(N)：转态数据；

Vctrl：控制电压。

具体实施方式

在本发明说明书全文(包括权利要求书)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图1是本发明一实施例说明一种时钟数据回复装置的电路方块示意图。图1所示时钟数据回复装置100包括一电压控制延迟线(VoltageControlDelayLine,简称VCDL)110、一频率检测器(FrequencyDetector)120、一或多个相位检测器(PhaseDetector)130以及一控制电压产生电路140。电压控制延迟线110可以依据参考时钟信号CKref与控制电压产生电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟信号(例如图1所示CK(1)、CK(2)、CK(3)、…、CK(N)与CKfb)。时钟信号的数量N可以视实际设计需求来决定。本实施例所示电压控制延迟线110可以任何方式实施之。举例来说，在一些实施例中，电压控制延迟线110可以是包含相互串接的多个延迟胞(delaycell)的现有电压控制延迟线电路。现有电压控制延迟线电路为公知技术，故在此不予赘述。这些延迟胞所组成的延迟胞串可以接收参考时钟信号CKref，以及延迟参考时钟信号CKref而获得时钟信号CK(1)～CK(N)与反馈时钟信号CKfb。每一个延迟胞的延迟时间受控于控制电压Vctrl。因此，电压控制延迟线110可以依据控制电压Vctrl来调整时钟信号CK(1)～CK(N)与反馈时钟信号CKfb之间的相位关系。

举例来说，图2是本发明一实施例说明图1所示电压控制延迟线的信号时序示意图。电压控制延迟线110内的延迟胞串可以接收参考时钟信号CKref，以及逐级延迟并传递参考时钟信号CKref而获得时钟信号CK(1)～CK(N)与反馈时钟信号CKfb，如图2所示。其中，这些时钟信号CK(1)～CK(N)与反馈时钟信号CKfb之间的相位差(延迟时间)受控于控制电压Vctrl。

请参照图1，频率检测器120接收参考时钟信号CKref与电压控制延迟线110所产生时钟信号中的反馈时钟信号CKfb。频率检测器120可以检测参考时钟信号CKref与反馈时钟信号CKfb二者的频率相对关系(例如频率误差)而对应输出检测结果121给控制电压产生电路140。本实施例所示频率检测器120可以任何方式实施之。举例来说，在一些实施例中，频率检测器120可以是现有频率检测电路或是其他类型的频率检测电路。现有频率检测电路为公知技术，故在此不予赘述。控制电压产生电路140可以根据频率检测器120的检测结果121而对应地产生/调整控制电压Vctrl。因此，控制电压产生电路140可以调整/控制电压控制延迟线110所产生时钟信号的频率，使这些时钟信号CK(1)～CK(N)与反馈时钟信号CKfb的频率与参考时钟信号CKref的频率趋于一致。

所述一或多个相位检测器130当中每一者各自包括一第一输入端与一或多个第二输入端。相位检测器130可以检测该第一输入端所接收的第一输入信号与该一或多个第二输入端所接收的一或多个第二输入信号彼此之间的相位相对关系，而个别地产生检测结果131。在不同的应用范例中，所述第一输入信号与第二输入信号可以是数据信号D2或是电压控制延迟线110所产生时钟信号。举例来说，数据信号D2或时钟信号CK(1)～CK(N)当中之一者(时钟信号CK(i))可以作为第一输入信号而被传送至相位检测器130的第一输入端；以及电压控制延迟线110所产生时钟信号当中之一或多者(例如时钟信号CK(j))可以作为该一或多个第二输入信号。关于所述一或多个相位检测器130，其将于稍后利用多个不同实施范例详加说明。

控制电压产生电路140耦接至频率检测器120的输出端、该一或多个相位检测器130的输出端与电压控制延迟线110的控制端之间。控制电压产生电路140可以根据该一或多个相位检测器130所输出的检测结果131而对应产生控制电压Vctrl。控制电压产生电路140可以以任何方式实现。举例来说，控制电压产生电路140的实施细节可以参照图3、图5、图9、图10、图11、图12或图13的相关说明(容后详述)。

基于上述，除了检测参考时钟信号CKref与反馈时钟信号CKfb二者之间的频率相位关系之外，时钟数据回复装置100的控制电压产生电路140还可以利用电压控制延迟线110所输出不同相位的多个时钟信号来增加检测/校正次数，和/或是利用数据信号D2与电压控制延迟线110所输出不同相位的多个时钟信号之间的相位关系来增加检测/校正次数。因此，时钟数据回复装置100可以提升对噪声的抵抗能力。

图3是本发明另一实施例说明一种时钟数据回复装置的电路方块示意图。图3所示时钟数据回复装置包括一电压控制延迟线310、一频率检测器120、一或多个相位检测器130以及一控制电压产生电路140。图3所示时钟数据回复装置、电压控制延迟线310、频率检测器120、相位检测器130以及控制电压产生电路140可以参照图1所示时钟数据回复装置100、电压控制延迟线110、频率检测器120、相位检测器130以及控制电压产生电路140的相关说明而类推。

请参照图3，电压控制延迟线310可以依据参考时钟信号CKref与控制电压产生电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟信号(例如图3所示CK(1)、CK(2)、CK(3)、…、CK(N)、CK(N+1)、CK(N+2)、CK(N+3)、…、CK(N+N)与反馈时钟信号CKfb)。本实施例所示电压控制延迟线310可以任何方式实施之。举例来说，在一些实施例中，电压控制延迟线310可能包含延迟胞串。延迟胞串可以接收参考时钟信号CKref，以及延迟参考时钟信号CKref而获得时钟信号CK(1)～CK(N)、反馈时钟信号CKfb与时钟信号CK(N+1)～CK(N+N)。延迟胞串中的每一个延迟胞的延迟时间受控于控制电压Vctrl。因此，电压控制延迟线310可以依据控制电压Vctrl来调整时钟信号CK(1)～CK(N)、反馈时钟信号CKfb与时钟信号CK(N+1)～CK(N+N)之间的相位关系。

举例来说，图4是本发明另一实施例说明图3所示电压控制延迟线的信号时序示意图。电压控制延迟线310内的延迟胞串可以接收参考时钟信号CKref，以及逐级传递并延迟参考时钟信号CKref而获得时钟信号CK(1)～CK(N)、反馈时钟信号CKfb与时钟信号CK(N+1)～CK(N+N)，如图4所示。其中，这些时钟信号CK(1)～CK(N)、反馈时钟信号CKfb与时钟信号CK(N+1)～CK(N+N)之间的相位差(延迟时间)受控于控制电压Vctrl。

图3所示相位检测器130包括一或多个时钟对时钟相位检测器。举例来说，相位检测器130可能包括时钟对时钟相位检测器132_1、132_2、…、132_N。时钟对时钟相位检测器132_1～132_N当中每一者可以接收并检测这些时钟信号CK(1)～CK(N)、反馈时钟信号CKfb与时钟信号CK(N+1)～CK(N+N)中的两对应的时钟信号之间的相位关系，而对应地输出检测结果给控制电压产生电路140。控制电压产生电路140至少根据时钟对时钟相位检测器132_1～132_N所输出的所述检测结果而产生控制电压Vctrl给电压控制延迟线310。

电压控制延迟线310依据控制电压Vctrl调整时钟信号CK(1)～CK(N)、反馈时钟信号CKfb与时钟信号CK(N+1)～CK(N+N)之间的相位关系，以使时钟对时钟相位检测器132_1～132_N每一者的第一输入信号的相位与第二输入信号的相位相差360度。举例来说，电压控制延迟线310可以使时钟对时钟相位检测器132_1所接收之时钟信号CK(1)(第一输入信号)的相位与时钟信号CK(N+1)(第二输入信号)的相位相差360度，以及使时钟对时钟相位检测器132_2所接收之时钟信号CK(2)(第一输入信号)的相位与时钟信号CK(N+2)(第二输入信号)的相位相差360度。以此类推，电压控制延迟线310可以使时钟对时钟相位检测器132_N所接收的时钟信号CK(N)(第一输入信号)的相位与时钟信号CK(N+N)(第二输入信号)的相位相差360度。

图3所示控制电压产生电路140包括一或多个电荷泵(chargepump)以及一回路滤波器(LoopFilter)146。举例来说，控制电压产生电路140可能包括电荷泵141、142_1、142_2、…、142_N。本实施例所示电荷泵141、142_1～142_N可以任何方式实施之。举例来说，在一些实施例中，电荷泵141、142_1～142_N可以是现有电荷泵电路或是其他类型的电荷泵电路。现有电荷泵电路为公知技术，故在此不予赘述。电荷泵141的输入端耦接至频率检测器120的输出端以接收检测结果121。电荷泵142_1～142_N当中每一者具有一输入端耦接至时钟对时钟相位检测器132_1～132_N当中一对应的相位检测器的输出端。举例来说，电荷泵142_1的输入端耦接至时钟对时钟相位检测器132_1的输出端，以接收时钟对时钟相位检测器132_1的检测结果。电荷泵142_2的输入端耦接至时钟对时钟相位检测器132_2的输出端，以接收时钟对时钟相位检测器132_2的检测结果。以此类推，电荷泵142_N的输入端耦接至时钟对时钟相位检测器132_N的输出端，以接收时钟对时钟相位检测器132_N的检测结果。

回路滤波器146的输入端耦接至电荷泵141、142_1～142_N的输出端。回路滤波器146的输出端输出控制电压Vctrl。本实施例所示回路滤波器146可以任何方式实施之。举例来说，在一些实施例中，回路滤波器146可以是现有回路滤波电路或是其他类型之回路滤波电路。现有回路滤波电路为公知技术，故在此不予赘述。频率检测器120依据参考时钟信号CKref与反馈时钟信号CKfb的频率误差而输出误差信号(检测结果121)。电荷泵141依据此检测结果121而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。时钟对时钟相位检测器132_1～132_N依据其两个输入信号的相位误差而输出相位误差信号。电荷泵142_1～142_N各自依据此些相位误差信号而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

依据不同设计需求，控制电压产生电路140的实施方式不应受限于图3所示。在其他实施例中，图3所示控制电压产生电路140的实施方式可以参考图10所示控制电压产生电路140的相关说明(容后详述)而类推。

基于上述，除了频率检测器120检测参考时钟信号CKref与反馈时钟信号CKfb二者之间的频率相位关系之外，时钟对时钟相位检测器132_1～132_N还可以检测电压控制延迟线110所输出不同相位的多个时钟信号CK(1)～CK(N)与CK(N+1)～CK(N+N)之间的相位误差。因此，图3所示时钟数据回复装置可以增加检测/校正次数，进而可以提升对噪声的抵抗能力。

图5是本发明再一实施例说明一种时钟数据回复装置的电路方块示意图。图5所示时钟数据回复装置500包括一电压控制延迟线510、一频率检测器120、一或多个相位检测器130、一控制电压产生电路140以及一取样电路550。图5所示时钟数据回复装置500、电压控制延迟线510、频率检测器120、相位检测器130以及控制电压产生电路140可以参照图1所示时钟数据回复装置100、电压控制延迟线110、频率检测器120、相位检测器130以及控制电压产生电路140的相关说明而类推。

请参照图5，电压控制延迟线510可以依据参考时钟信号CKref与控制电压产生电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟信号(例如图5所示CK(0.5)、CK(1)、CK(1.5)、CK(2)、CK(2.5)、CK(3)、…、CK(N-0.5)、CK(N)、CK(N+0.5)与反馈时钟信号CKfb)。本实施例所示电压控制延迟线510可以任何方式实施之。举例来说，在一些实施例中，电压控制延迟线510可能包含延迟胞串。延迟胞串可以接收参考时钟信号CKref，以及延迟参考时钟信号CKref而获得时钟信号CK(0.5)～CK(N+0.5)与反馈时钟信号CKfb。延迟胞串中的每一个延迟胞的延迟时间受控于控制电压Vctrl。因此，电压控制延迟线510可以依据控制电压Vctrl来调整时钟信号CK(0.5)～CK(N+0.5)与反馈时钟信号CKfb之间的相位关系。

取样电路550的多个时钟触发端耦接电压控制延迟线510所产生时钟信号中的部分或全部(例如时钟信号CK(1)、CK(2)、CK(3)、…、CK(N))。取样电路550的数据输入端接收数据信号D2。取样电路550根据时钟信号CK(1)、CK(2)、CK(3)、…、CK(N)来取样数据信号D2而产生多个输出数据Dout。

图5所示相位检测器130包括一或多个时钟对数据相位检测器。举例来说，相位检测器130可能包括时钟对数据相位检测器133_1、133_2、…、133_N。时钟对数据相位检测器133_1～133_N当中每一者可以接收并检测数据信号D2与这些时钟信号CK(0.5)～CK(N+0.5)中的多个对应的时钟信号的相位关系，而对应地输出检测结果给控制电压产生电路140。控制电压产生电路140至少根据时钟对数据相位检测器133_1～133_N所输出的所述检测结果而产生控制电压Vctrl给电压控制延迟线510。电压控制延迟线510依据控制电压Vctrl调整时钟信号CK(0.5)～CK(N+0.5)与反馈时钟信号CKfb之间的相位关系，以使时钟信号CK(1)、CK(2)、CK(3)、…、CK(N)的相位相于数据信号D2的相位。

举例来说，时钟对数据相位检测器133_1可以检测数据信号D2相位与时钟信号CK(0.5)、CK(1)、CK(1.5)相位的误差，而将此相位误差(检测结果)输出给控制电压产生电路140。时钟对数据相位检测器133_2可以检测数据信号D2相位与时钟信号CK(1.5)、CK(2)、CK(2.5)相位的误差，而将此相位误差(检测结果)输出给控制电压产生电路140。以此类推，时钟对数据相位检测器133_N可以检测数据信号D2相位与时钟信号CK(N-0.5)、CK(N)、CK(N+0.5)相位的误差，而将此相位误差(检测结果)输出给控制电压产生电路140。因此，电压产生电路140可以控制电压控制延迟线510，以使时钟信号CK(1)、CK(2)、CK(3)、…、CK(N)的相位相等于数据信号D2的相位。

图6、图7与图8是不同状况范例说明图5所示时钟对数据相位检测器的信号时序示意图。图6、图7与图8将以时钟对数据相位检测器133_2作为说明范例，其他时钟对数据相位检测器(例如133_1与133_N)可以参照时钟对数据相位检测器133_2的相关说明而类推。时钟对数据相位检测器133_2可以检测数据信号D2相位与时钟信号CK(1.5)、CK(2)、CK(2.5)相位的误差。时钟对数据相位检测器133_2可以依照时钟信号CK(1.5)、CK(2)、CK(2.5)的时序去取样数据信号D2，而获得取样数据Q1、Q2与Q3。取样数据Q1、Q2与Q3的真值表请详参表1。

表1：真值表

状态	Q1	Q2	Q3	意义
					1	0	0	0	保持
2	0	0	1	过早
					3	0	1	0	保持
4	0	1	1	过晚
					5	1	0	0	过晚
6	1	0	1	保持
					7	1	1	0	过早
8	1	1	1	保持

图6所示为理想上时钟信号CK(2)相位符合于数据信号D2相位的状况示意图。在图6所示状况下，时钟对数据相位检测器133_2可以判断取样数据Q1、Q2与Q3符合表1所示真值表的哪一个状态，进而发出“保持(hold)”的检测结果给控制电压产生电路140。

图7所示为时钟信号CK(2)相位过早于数据信号D2相位的状况示意图。在图7所示状况下，时钟对数据相位检测器133_2可以判断取样数据Q1、Q2与Q3符合表1所示真值表的哪一个状态。当Q1＝Q2≠Q3时，表示时钟取样相位(ClockSamplingPhase)过早，因此时钟对数据相位检测器133_2可以发出“过早(early)”的检测结果给控制电压产生电路140。控制电压产生电路140受时钟对数据相位检测器133_2的检测结果的影响而控制电压控制延迟线510，以将时钟信号CK(1.5)、CK(2)、CK(2.5)的相位延后。因此，电压控制延迟线510可以将时钟信号CK(1.5)、CK(2)、CK(2.5)的相位调整至如图6所示相位一般。

图8所示为时钟信号CK(2)相位过晚于数据信号D2相位的状况示意图。在图8所示状况下，时钟对数据相位检测器133_2可以判断取样数据Q1、Q2与Q3符合表1所示真值表的哪一个状态。当Q1≠Q2＝Q3时，表示时钟取样相位过晚，因此时钟对数据相位检测器133_2可以发出“过晚(late)”的检测结果给控制电压产生电路140。控制电压产生电路140受时钟对数据相位检测器133_2的检测结果的影响而控制电压控制延迟线510，以将时钟信号CK(1.5)、CK(2)、CK(2.5)的相位提前。因此，电压控制延迟线510可以将时钟信号CK(1.5)、CK(2)、CK(2.5)的相位调整至如图6所示相位一般。

图5所示控制电压产生电路140包括一或多个电荷泵以及一回路滤波器146。举例来说，控制电压产生电路140可能包括电荷泵141、143_1、143_2、…、143_N。图5所示控制电压产生电路140、电荷泵141、143_1、143_2、…、143_N以及回路滤波器146可以参照图3所示控制电压产生电路140、电荷泵141、142_1、142_2、…、142_N以及回路滤波器146的相关说明而类推。电荷泵141的输入端耦接至频率检测器120的输出端以接收检测结果121。电荷泵143_1～143_N当中每一者具有一输入端耦接至时钟对数据相位检测器133_1～133_N当中一对应的相位检测器的输出端。举例来说，电荷泵143_1的输入端耦接至时钟对数据相位检测器133_1的输出端，以接收时钟对数据相位检测器133_1的检测结果。电荷泵143_2的输入端耦接至时钟对数据相位检测器133_2的输出端，以接收时钟对数据相位检测器133_2的检测结果。以此类推，电荷泵143_N的输入端耦接至时钟对数据相位检测器133_N的输出端，以接收时钟对数据相位检测器133_N的检测结果。

回路滤波器146的输入端耦接至电荷泵141、143_1～143_N的输出端。回路滤波器146的输出端输出控制电压Vctrl。时钟对数据相位检测器133_1～133_N依据数据信号D2与时钟信号的相位误差而输出误差信号。电荷泵143_1～143_N各自依据此误差信号而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。依据不同设计需求，控制电压产生电路140的实施方式不应受限于图5所示。在其他实施例中，图5所示控制电压产生电路140的实施方式可以参考图10所示控制电压产生电路140的相关说明(容后详述)而类推。

依据不同设计需求，控制电压产生电路140的实施方式不应受限于图5所示。在其他实施例中，图5所示控制电压产生电路140的实施方式可以参考图10所示控制电压产生电路140的相关说明(容后详述)而类推。

基于上述，除了频率检测器120检测参考时钟信号CKref与反馈时钟信号CKfb二者之间的频率相位关系之外，时钟对数据相位检测器133_1～133_N还可以检测数据信号D2与电压控制延迟线110所输出不同相位的多个时钟信号CK(0.5)～CK(N+0.5)之间的相位误差。因此，时钟数据回复装置500可以增加检测/校正次数，进而可以提升对噪声的抵抗能力。

图9是本发明又一实施例说明一种时钟数据回复装置的电路方块示意图。图9所示时钟数据回复装置900包括一电压控制延迟线910、一频率检测器120、一或多个相位检测器130、一控制电压产生电路140、一取样电路550、一偏差补偿(skewcompensation)装置960、一参考时钟产生器970以及一额外相位检测器980。图9所示时钟数据回复装置900、电压控制延迟线910、频率检测器120、相位检测器130以及控制电压产生电路140可以参照图1所示时钟数据回复装置100、电压控制延迟线110、频率检测器120、相位检测器130以及控制电压产生电路140的相关说明而类推。图9所示取样电路550可以参照图5所示取样电路550的相关说明而类推。

参考时钟产生器970的输入端接收原数据信号D1，以及参考时钟产生器970的一或多个第二输入端接收电压控制延迟线910所产生的时钟信号当中一或多者。在某些时钟内嵌(Clock-Embedded)接口信号协议里，原数据信号D1的标头(Header)可以带有某种转态(Transition)编码形式的虚拟时钟数据(DummyClockData)，例如“01”、“10”、“001”、“110”、“011”、“100”、“0011”或“1100”等。根据原数据信号D1与电压控制延迟线910所产生的时钟信号，参考时钟产生器970可以从标头中抽出/产生参考时钟信号CKref。本实施例所示参考时钟产生器970可以任何方式实施之。举例来说，在一些实施例中，参考时钟产生器970可以是现有参考时钟产生电路。现有参考时钟产生电路为公知技术，故在此不予赘述。

参考时钟产生器970可以从原数据信号D1抽出/产生参考时钟信号CKref。因此，相较于参考时钟信号CKref而言，原数据信号D1存在偏差(skew)量。偏差补偿装置960的输入端接收原数据信号D1，以及偏差补偿装置960的输出端输出数据信号D2至取样电路550的数据输入端。偏差补偿装置960可以补偿原数据信号D1的偏差量，以输出经补偿后的数据信号D2。本实施例所示偏差补偿装置960可以任何方式实施之。举例来说，在一些实施例中，偏差补偿装置960可以是现有偏差补偿电路。现有偏差补偿电路为公知技术，故在此不予赘述。

请参照图9，电压控制延迟线910可以依据参考时钟信号CKref与控制电压产生电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟信号(例如图9所示CK(0.5)、CK(1)、CK(1.5)、CK(2)、CK(2.5)、CK(3)、…、CK(N-0.5)、CK(N)、CK(N+0.5)、CK(N+1)、CK(N+2)、CK(N+3)、…、CK(N+N)与反馈时钟信号CKfb)。本实施例所示电压控制延迟线910可以任何方式实施之。举例来说，在一些实施例中，电压控制延迟线910可能包含延迟胞串。延迟胞串可以接收参考时钟信号CKref，以及延迟参考时钟信号CKref而获得时钟信号CK(0.5)～CK(N+0.5)、CK(N+1)～CK(N+N)与反馈时钟信号CKfb。延迟胞串中的每一个延迟胞的延迟时间受控于控制电压Vctrl。因此，电压控制延迟线910可以依据控制电压Vctrl来调整时钟信号CK(0.5)～CK(N+0.5)、CK(N+1)～CK(N+N)与反馈时钟信号CKfb之间的相位关系。时钟信号CK(0.5)～CK(N+0.5)、CK(N+1)～CK(N+N)与反馈时钟信号CKfb之间的相位关系可以参照图4与图6的相关说明。

图9所示相位检测器130包括一或多个时钟对时钟相位检测器以及一或多个时钟对数据相位检测器。举例来说，相位检测器130可能包括时钟对时钟相位检测器132_1、132_2、…、132_N，以及包括时钟对数据相位检测器133_1、133_2、…、133_N。图9所示时钟对时钟相位检测器132_1～132_N可以参照图3所示时钟对时钟相位检测器132_1～132_N的相关说明而类推。时钟对时钟相位检测器132_1～132_N当中每一者可以接收并检测这些时钟信号CK(1)～CK(N)与CK(N+1)～CK(N+N)中的两对应的时钟信号之间的相位关系，而对应地输出第一检测结果给控制电压产生电路140。图9所示时钟对数据相位检测器133_1～133_N可以参照图5所示时钟对数据相位检测器133_1～133_N的相关说明而类推。时钟对数据相位检测器133_1～133_N当中每一者可以接收并检测数据信号D2与这些时钟信号CK(0.5)～CK(N+0.5)中的多个对应的时钟信号的相位关系，而对应地输出第二检测结果给控制电压产生电路140。控制电压产生电路140至少根据时钟对时钟相位检测器132_1～132_N所输出的所述第一检测结果与时钟对数据相位检测器133_1～133_N所输出的所述第二检测结果，而产生控制电压Vctrl给电压控制延迟线310。

图9所示时钟数据回复装置900还包括额外相位检测器980。额外相位检测器980可以接收参考时钟信号CKref与电压控制延迟线910所产生时钟信号中的反馈时钟信号CKfb。额外相位检测器980可以检测参考时钟信号CKref与反馈时钟信号CKfb的相位关系而对应输出检测结果给控制电压产生电路140。控制电压产生电路140更根据额外相位检测器980所输出的检测结果而产生控制电压Vctrl给电压控制延迟线310。

图9所示控制电压产生电路140包括一或多个电荷泵以及一回路滤波器146。举例来说，控制电压产生电路140可能包括电荷泵141、144、142_1、142_2、…、142_N、143_1、143_2、…、143_N。图9所示电荷泵141、142_1～142_N以及回路滤波器146可以参照图3所示电荷泵141、142_1～142_N以及回路滤波器146的相关说明而不再赘述。图9所示电荷泵141、143_1～143_N以及回路滤波器146可以参照图5所示电荷泵141、143_1～143_N以及回路滤波器146的相关说明而不再赘述。

本实施例所示电荷泵144可以任何方式实施之。举例来说，在一些实施例中，电荷泵144可以是现有电荷泵电路或是其他类型的电荷泵电路。现有电荷泵电路为公知技术，故在此不予赘述。电荷泵144的输入端耦接至额外相位检测器980的输出端以接收其检测结果。回路滤波器146的输入端耦接至电荷泵141、144、142_1～142_N、143_1～143_N的输出端。回路滤波器146的输出端输出控制电压Vctrl。

额外相位检测器980依据参考时钟信号CKref与反馈时钟信号CKfb的相位误差而输出误差信号。电荷泵144依据额外相位检测器980所输出的误差信号而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。时钟对时钟相位检测器132_1～132_N依据其二个输入信号(即电压控制延迟线910所产生时钟信号中的二个对应时钟信号)的相位误差而输出误差信号。电荷泵142_1～142_N各自依据时钟对时钟相位检测器132_1～132_N所输出的误差信号而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。时钟对数据相位检测器133_1～133_N依据数据信号D2与时钟信号(电压控制延迟线910所产生的对应时钟信号)的相位误差而输出误差信号。电荷泵143_1～143_N各自依据时钟对数据相位检测器133_1～133_N所输出的误差信号而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

基于上述，除了频率检测器120检测参考时钟信号CKref与反馈时钟信号CKfb二者之间的频率关系，以及额外相位检测器980检测参考时钟信号CKref与反馈时钟信号CKfb二者之间的相位关系之外，时钟对时钟相位检测器132_1～132_N还可以检测电压控制延迟线110所输出不同相位的多个时钟信号CK(1)～CK(N)与CK(N+1)～CK(N+N)之间的相位误差，而且时钟对数据相位检测器133_1～133_N还可以检测数据信号D2与电压控制延迟线110所输出不同相位的多个时钟信号CK(0.5)～CK(N+0.5)之间的相位误差。因此，时钟数据回复装置900可以增加检测/校正次数，进而可以提升对噪声的抵抗能力。

图10是本发明又一实施例说明一种时钟数据回复装置的电路方块示意图。图10所示时钟数据回复装置1000包括一电压控制延迟线910、一频率检测器120、一或多个相位检测器130、一控制电压产生电路140、一取样电路550、一偏差补偿装置960、一参考时钟产生器970以及一额外相位检测器980。图10所示时钟数据回复装置1000、电压控制延迟线910、频率检测器120、相位检测器130以及控制电压产生电路140可以参照图1所示时钟数据回复装置100、电压控制延迟线110、频率检测器120、相位检测器130以及控制电压产生电路140的相关说明而类推。图10所示时钟数据回复装置1000、电压控制延迟线910、相位检测器130、取样电路550、偏差补偿装置960、参考时钟产生器970以及额外相位检测器980可以参照图9所示时钟数据回复装置1000、电压控制延迟线910、相位检测器130、取样电路550、偏差补偿装置960、参考时钟产生器970以及额外相位检测器980的相关说明而类推，故不再赘述。

图10所示控制电压产生电路140包括一或多个脉冲组合器(pulsecombiner)、一或多个电荷泵以及一回路滤波器146。举例来说，控制电压产生电路140可能包括脉冲组合器147、脉冲组合器148、电荷泵141、电荷泵142、电荷泵143以及回路滤波器146。图10所示控制电压产生电路140、电荷泵141、电荷泵142、电荷泵143以及回路滤波器146可以参照图9所示控制电压产生电路140、电荷泵141、144、142_1～142_N、143_1～143_N以及回路滤波器146的相关说明而类推。

脉冲组合器147具有多个输入端，该多个输入端当中每一者各自耦接至额外相位检测器980的输出端与时钟对时钟相位检测器132_1～132_N的输出端。电荷泵142的输入端耦接至脉冲组合器147的输出端，以及电荷泵142的输出端耦接至回路滤波器146的输入端。回路滤波器146的输出端输出控制电压Vctrl。脉冲组合器147可以将额外相位检测器980所输出的脉冲与时钟对时钟相位检测器132_1～132_N所输出的脉冲相互迭加/组合，以及将经组合后的脉冲信号(检测结果)输出给电荷泵142。电荷泵142依据脉冲组合器147所输出的经组合脉冲信号(额外相位检测器980与时钟对时钟相位检测器132_1～132_N的检测结果)而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

脉冲组合器148具有多个输入端，该多个输入端当中每一者各自耦接至时钟对数据相位检测器133_1～133_N的输出端。电荷泵143的输入端耦接至脉冲组合器148的输出端，以及电荷泵143的输出端耦接至回路滤波器146的输入端。脉冲组合器148可以将时钟对数据相位检测器133_1～133_N所输出的脉冲相互迭加/组合，以及将经组合后的脉冲信号(检测结果)输出给电荷泵143。电荷泵143依据脉冲组合器148所输出的经组合脉冲信号(时钟对数据相位检测器133_1～133_N的检测结果)而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

图11是本发明又一实施例说明一种时钟数据回复装置的电路方块示意图。图11所示时钟数据回复装置1100包括一电压控制延迟线910、一频率检测器120、一或多个相位检测器130、一控制电压产生电路140、一取样电路1150、一偏差补偿装置960、一参考时钟产生器970以及一额外相位检测器980。图11所示时钟数据回复装置1100及其构件可以参照图10所示实施例的相关说明而类推，故不再赘述。

在图11所述实施例中，取样电路1150的多个时钟触发端耦接电压控制延迟线910所产生时钟信号中的部分或全部(例如时钟信号CK(0.5)、CK(1)、CK(1.5)、CK(2)、CK(2.5)、CK(3)、…、CK(N-0.5)、CK(N)、CK(N+0.5))。取样电路1150的数据输入端接收数据信号D2。取样电路1150可以根据时钟信号CK(1.5)、CK(2.5)、…、CK(N-0.5)、CK(N+0.5)来取样数据信号D2而产生多个输出数据Dout。除此之外，取样电路1150可以具有时钟对数据相位检测器的功能。取样电路1150的时钟对数据相位检测器功能可以参照图5至图10所述时钟对数据相位检测器133_1～133_N的相关说明而类推。也就是说，取样电路1150可以检测数据信号D2与这些时钟信号CK(0.5)～CK(N+0.5)中的多个对应的时钟信号的相位关系，而对应地输出检测结果1151给控制电压产生电路140。

图11所示控制电压产生电路140包括脉冲组合器147、电荷泵141、电荷泵142、电荷泵143以及回路滤波器146。图11所示控制电压产生电路140、脉冲组合器147、电荷泵141、电荷泵142、电荷泵143以及回路滤波器146可以参照图10所示控制电压产生电路140、脉冲组合器147、电荷泵141、电荷泵142、电荷泵143以及回路滤波器146的相关说明而类推。电荷泵141的输入端耦接至频率检测器120的输出端以接收检测结果121。频率检测器120依据参考时钟信号CKref与反馈时钟信号CKfb的频率误差而输出误差信号(检测结果121)。电荷泵141依据此检测结果121而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

脉冲组合器147的多个输入端当中每一者各自耦接至额外相位检测器980的输出端与时钟对时钟相位检测器132_1～132_N的输出端。电荷泵142的输入端耦接至脉冲组合器147的输出端，以及电荷泵142的输出端耦接至回路滤波器146的输入端。脉冲组合器147可以将额外相位检测器980所输出的脉冲与时钟对时钟相位检测器132_1～132_N所输出的脉冲相互迭加/组合，以及将经组合后的脉冲信号(检测结果)输出给电荷泵142。电荷泵142依据脉冲组合器147所输出的经组合脉冲信号(额外相位检测器980与时钟对时钟相位检测器132_1～132_N的检测结果)而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

电荷泵143的输入端耦接至取样电路1150以接收检测结果1151。电荷泵143的输出端耦接至回路滤波器146的输入端。取样电路1150可以将数据信号D2与时钟信号的相位误差(检测结果1151)输出给电荷泵143。电荷泵143依据取样电路1150所输出的检测结果1151而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

本实施例并不限制取样电路1150的实施方式。在一些实施例中，举例来说，取样电路1150的实施方式可以参照图12的相关说明。图12是本发明实施例说明图11所示取样电路的电路方块示意图。取样电路1150可以包括正反器FFD(0)、FFD(1)、FFD(2)、…、FFD(N-1)、FFD(N)、正反器FFT(1)、FFT(2)、…、FFT(N)、比较电路CMP(1)、CMP(2)、…、CMP(N)以及脉冲组合器PC。正反器FFD(0)～FFD(N)与正反器FFT(1)～FFT(N)的输入端D接收数据信号D2。

正反器FFD(0)的触发端接收时钟信号CK(0.5)。正反器FFD(1)的触发端接收时钟信号CK(1.5)。正反器FFD(2)的触发端接收时钟信号CK(2.5)。以此类推，正反器FFD(N-1)的触发端接收时钟信号CK(N-0.5)，而正反器FFD(N)的触发端接收时钟信号CK(N+0.5)。依照时钟信号CK(0.5)、CK(1.5)、CK(2.5)、…、CK(N-0.5)、CK(N+0.5)的触发时序，正反器FFD(0)～FFD(N)可以取样数据信号D2而从输出端Q产生输出数据Do(0)、Do(1)、Do(2)、…、Do(N-1)、Do(N)。其中，输出数据Do(1)～Do(N)作为时钟数据回复装置1100的输出数据Dout。

正反器FFT(1)的触发端接收时钟信号CK(1)。正反器FFT(2)的触发端接收时钟信号CK(2)。以此类推，正反器FFT(N)的触发端接收时钟信号CK(N)。依照时钟信号CK(1)、CK(2)、…、CK(N)的触发时序，正反器FFT(0)～FFT(N)可以取样数据信号D2而从输出端Q产生转态(transition)数据T(1)、T(2)、…、T(N)。

比较电路CMP(1)的三输入端分别耦接至正反器FFD(0)、正反器FFT(1)、正反器FFD(1)的输出端Q，以接收输出数据Do(0)、转态数据T(1)、输出数据Do(1)。若将输出数据Do(0)、转态数据T(1)、输出数据Do(1)分别视为取样数据Q1、Q2与Q3，则比较电路CMP(1)可以判断输出数据Do(0)、转态数据T(1)、输出数据Do(1)符合表1所示真值表的哪一个状态。因此，比较电路CMP(1)可以对应发出表示“保持”、“过早”或“过晚”的检测结果给脉冲组合器PC。

比较电路CMP(2)的三输入端分别耦接至正反器FFD(1)、正反器FFT(2)、正反器FFD(2)的输出端Q，以接收输出数据Do(1)、转态数据T(2)、输出数据Do(2)。若将输出数据Do(1)、转态数据T(2)、输出数据Do(2)分别视为取样数据Q1、Q2与Q3，则比较电路CMP(2)可以判断输出数据Do(1)、转态数据T(2)、输出数据Do(2)符合表1所示真值表的哪一个状态。因此，比较电路CMP(2)可以对应发出表示“保持”、“过早”或“过晚”的检测结果给脉冲组合器PC。

以此类推，比较电路CMP(N)的三输入端分别耦接至正反器FFD(N-1)、正反器FFT(N)、正反器FFD(N)的输出端Q，以接收输出数据Do(N-1)、转态数据T(N)、输出数据Do(N)。若将输出数据Do(N-1)、转态数据T(N)、输出数据Do(N)分别视为取样数据Q1、Q2与Q3，则比较电路CMP(N)可以判断输出数据Do(N-1)、转态数据T(N)、输出数据Do(N)符合表1所示真值表的哪一个状态。因此，比较电路CMP(N)可以对应发出表示“保持”、“过早”或“过晚”的检测结果给脉冲组合器PC。

脉冲组合器PC具有多个输入端，该多个输入端当中每一者各自耦接至比较电路CMP(1)～CMP(N)的输出端。脉冲组合器PC可以将比较电路CMP(1)～CMP(N)所输出的脉冲(检测结果)相互迭加/组合，以及将经组合后的脉冲信号输出作为检测结果1151。脉冲组合器PC将检测结果1151输出给控制电压产生电路140的电荷泵143。电荷泵143依据脉冲组合器PC所输出的经组合脉冲信号(比较电路CMP(1)～CMP(N)的检测结果)而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

图13是本发明再一实施例说明一种时钟数据回复装置的电路方块示意图。图13所示时钟数据回复装置1300包括一电压控制延迟线910、一频率检测器120、一或多个相位检测器130、一控制电压产生电路140、一取样电路1150、一偏差补偿装置960、一参考时钟产生器970以及一额外相位检测器980。图13所示时钟数据回复装置1300及其构件可以参照图11所示实施例的相关说明而类推，故不再赘述。

在图13所述实施例中，取样电路1150可以检测数据信号D2与这些时钟信号CK(0.5)～CK(N+0.5)中的多个对应的时钟信号的相位关系，而对应地输出检测结果1151给控制电压产生电路140。控制电压产生电路140包括脉冲组合器147、脉冲组合器149、电荷泵142、电荷泵143以及回路滤波器146。图13所示控制电压产生电路140、脉冲组合器147、脉冲组合器149、电荷泵142、电荷泵143以及回路滤波器146可以参照图11所示控制电压产生电路140、脉冲组合器147、电荷泵141、电荷泵142、电荷泵143以及回路滤波器146的相关说明而类推，故不再赘述。

脉冲组合器149的多个输入端当中每一者各自耦接至频率检测器120与取样电路1150的输出端。电荷泵143的输入端耦接至脉冲组合器149的输出端，以及电荷泵143的输出端耦接至回路滤波器146的输入端。脉冲组合器149可以将频率检测器120所输出的脉冲与取样电路1150所输出的脉冲(检测结果1151)相互迭加/组合，以及将经组合后的脉冲信号输出给电荷泵143。电荷泵143依据脉冲组合器149所输出的经组合脉冲信号(频率检测器120的检测结果与取样电路1150的检测结果)而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。

综上所述，本发明诸多实施例所述时钟数据回复装置可以利用多个时钟相位比较器(时钟对时钟相位检测器)和/或多个时钟对数据相位检测器来检测电压控制延迟线所输出不同相位的多个时钟信号。因此，所述时钟数据回复装置可以增加检测/校正次数，进而提高对噪声的抵抗能力。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种时钟数据回复装置，其特征在于，包括：

电压控制延迟线，依据参考时钟信号与控制电压对应产生不同相位的多个时钟信号；

一或多个相位检测器，当中每一者各自包括第一输入端与一或多个第二输入端，检测该第一输入端所接收的第一输入信号与该一或多个第二输入端所接收的一或多个第二输入信号彼此之间的相位相对关系而个别地产生检测结果，其中数据信号或该多个时钟信号当中之一者作为该第一输入信号，以及该多个时钟信号当中的一或多者作为该一或多个第二输入信号；以及

控制电压产生电路，耦接至该一或多个相位检测器的输出端与该电压控制延迟线之间，至少根据该一或多个相位检测器的所述检测结果而对应产生该控制电压。

2.根据权利要求1所述的时钟数据回复装置，其特征在于，该一或多个相位检测器包括：

一或多个时钟对时钟相位检测器，当中每一个经配置以接收并检测该些时钟信号中的两对应的时钟信号之间的相位关系而对应输出检测结果给该控制电压产生电路；

其中该控制电压产生电路至少根据该一或多个时钟对时钟相位检测器所输出的所述检测结果而产生该控制电压。

3.根据权利要求1所述的时钟数据回复装置，其特征在于，该一或多个相位检测器包括：

一或多个时钟对数据相位检测器，当中每一者经配置以接收并检测该数据信号与该些时钟信号中的多个对应的时钟信号的相位关系而输出检测结果给该控制电压产生电路；

其中该控制电压产生电路至少根据该一或多个时钟对数据相位检测器输出的所述检测结果而产生该控制电压。

4.根据权利要求1所述的时钟数据回复装置，其特征在于，该一或多个相位检测器包括：

一或多个时钟对时钟相位检测器，当中每一者经配置以接收并检测该些时钟信号当中两个对应的时钟信号之间的相位关系而对应输出第一检测结果给该控制电压产生电路；以及

一或多个时钟对数据相位检测器，当中每一者经配置以接收并检测该数据信号与该些时钟信号中的多个对应的时钟信号的相位关系而对应输出第二检测结果给该控制电压产生电路；

其中该控制电压产生电路至少根据该一或多个时钟对时钟相位检测器输出的所述第一检测结果以及该一或多个时钟对数据相位检测器输出的所述第二检测结果而产生该控制电压。

5.根据权利要求1所述的时钟数据回复装置，其特征在于，该电压控制延迟线依据该控制电压调整该多个时钟信号之间的相位关系，以使该一或多个相位检测器每一者的该第一输入信号的相位与该第二输入信号的相位相差360度。

6.根据权利要求1所述的时钟数据回复装置，其特征在于，该控制电压产生电路包括：

一或多个电荷泵，当中每一者具有输入端耦接至该一至多个相位检测器当中对应的相位检测器的该输出端；以及

回路滤波器，其具有输入端耦接至该一至多个电荷泵的一至多个输出端，以及输出端输出该控制电压。

7.根据权利要求1所述的时钟数据回复装置，其特征在于，该控制电压产生电路包括：

一或多个脉冲组合器，当中每一者具有多个输入端，该多个输入端当中每一者各自耦接至该一至多个相位检测器当中对应的相位检测器的该输出端；

一或多个电荷泵，当中每一者具有输入端耦接至该一至多个脉冲组合器当中对应的脉冲组合器的输出端；以及

回路滤波器，其具有输入端耦接至该一至多个电荷泵的一至多个输出端，以及输出端输出该控制电压。

8.根据权利要求1所述的时钟数据回复装置，其特征在于，还包括：

频率检测器，接收并检测该参考时钟信号与该些时钟信号中的反馈时钟信号的频率相对关系而对应输出检测结果；

其中该控制电压产生电路还根据该频率检测器的该检测结果产生该控制电压。

9.根据权利要求1所述的时钟数据回复装置，其特征在于，还包括：

额外相位检测器，经配置以接收并检测该参考时钟信号与该些时钟信号中的反馈时钟信号的相位关系而对应输出检测结果；

其中该控制电压产生电路还根据该额外相位检测器的该检测结果产生该控制电压。

10.根据权利要求1所述的时钟数据回复装置，其特征在于，该时钟数据回复装置还包括：

参考时钟产生器，其具有第一输入端接收原数据信号，以及一或多个第二输入端接收该多个时钟信号当中一或多者，根据该原数据信号与该一或多个时钟信号产生该参考时钟信号。

11.根据权利要求1所述的时钟数据回复装置，其特征在于，还包括：

取样电路，其具有多个时钟触发端耦接该些时钟信号中的部分或全部，以及数据输入端接收该数据信号，以根据该部分或全部的时钟信号来取样该数据信号而产生多个输出数据。

12.根据权利要求11所述的时钟数据回复装置，其特征在于，还包括：

偏差补偿装置，其具有输入端接收原数据信号，以及输出端输出该数据信号至该取样电路的该数据输入端。