CN108156557B - 数字音频接口的时钟及数据回复电路及回复方法 - Google Patents

Abstract

一种数字音频接口的时钟及数据回复电路及回复方法，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据。该回复电路包括第一锁相回路，第一译码电路，第二锁相回路和第二译码电路。该回复方法包括通过第一译码电路处理传输数据、识别并译码传输数据中的前导码；采用前导码译码结果通过第二锁相回路回复出所述传输数据的时钟；以及采用回复的时钟通过第二译码电路处理所述传输数据，回复出音频数据、用户信息以及声道信息。该电路及方法能够在音频数据接收端回复出传输时钟，进而利用回复的时钟正确地译码传输数据，回复出传输数据中的音频数据、用户信息以及声道信息。

Description

数字音频接口的时钟及数据回复电路及回复方法

技术领域

本发明涉及数字音频接口，尤其涉及一种数字音频接口的时钟及数据回复电路及回复方法，应用在音响工程协会与欧洲广播联盟(Audio Engineering Society/EuropeanBroadcast Union，简称AES/EBU)订定的音频数据传输接口。

背景技术

目前在数字音频处理系统中，可以使用不同的传输接口进行音频数据的传输，例如，I2S(Inter-IC Sound)、AES/EBU数字音频接口(简称为AES3接口)等接口，前者方便数字音频数据在系统内进行传递及处理，后者则适合外传或外接音频资料。

I2S接口是用于芯片(集成电路)之间音频数据传输的数字音频格式，该界面被广泛地应用在芯片间数字音频数据转换的许多应用上。对于需要相互传递数字音频数据的芯片，则包括有数字信号处理器(DSP)、模拟数字转换芯片(ADC)、数字模拟转换芯片(DAC)、数字过滤芯片(Digital Filter)、数字录音芯片(Digital Recording)、数字电视音源芯片(Digital TV)、数字音频带(Digital Audio Tape)等；因此，在音频处理系统内配置I2S接口，就能方便的提供数字音频数据再传递、再转换或再处理。I2S音频传输接口的传输信号包括三根信号线传输数据，分别是位时钟(Bit Clock，BCLK)、音框时钟(Frame Clock，LRCLK)和资料线(Serial Data，SD)。

AES/EBU接口则是AES/EBU订定的音频传输格式，提供装置间的数字音频(讯息)数据的交换。该接口清楚定义了音频的两个声道的讯息数据的取样，取样频率则包括了(24-bit)32KHz、44.1KHz、48KHz及96KHz；以及定义在双绞线上是如何的传输的，其传输长度限制大约在100～300公尺之间。

由于AES/EBU接口的音频数据传输方式，在双绞线使用差动信号TXP/TXN进行远距传输，并没有音频时钟信号传送到接收端，属于异步串行数据的传输方式。所以在音频数据接收端必须进行传输时钟的回复，才能正确地接收(译码)传输的音频数据。

发明内容

本发明的目的是提供一种数字音频接口的时钟及数据回复电路，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据。

为达上述目的，本发明采用的技术方案如下：

一种数字音频接口的时钟及数据回复电路，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据，其包括：

第一译码电路，用于处理传输数据、识别并译码其中的前导码；

第一锁相回路，用于处理系统时钟、生成所述第一译码电路的工作时钟；

第二锁相回路，与所述第一译码电路连接，用于对前导码译码获得的脉冲序列处理、回复出所述传输数据的时钟；以及

第二译码电路，与所述第二锁相回路和所述传输数据的通道连接，用于采用回复的时钟译码所述传输数据。

优选地，所述第一译码电路包括：

边缘检测电路，用于处理传输数据，当检测到电平变换时输出一个第一脉冲；

时间计数电路，分别连接所述边缘检测电路和所述第一锁相回路的输出端；以及

前导码检测电路，与所述时间计数电路的输出端连接，当检测到正确的前导码时输出一个第二脉冲。

优选地，所述传输数据的编码方式为双相标志码(Bi-phase Mask Code,BMC)，所述传输数据的前导码由8位二进制数组成，所述时间计数电路包括四个时间计数器。

优选地，所述第一锁相回路为16倍倍频电路。

优选地，所述第二锁相回路为256倍倍频电路。

一种数字音频接口的时钟及数据回复方法，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据，其包括：

通过第一译码电路处理传输数据、识别并译码传输数据中的前导码；

采用前导码译码结果通过第二锁相回路回复出所述传输数据的时钟；以及

采用回复的时钟通过第二译码电路处理所述传输数据，回复出音频数据、用户信息以及声道信息。

优选地，通过第一译码电路处理传输数据识别并译码传输数据中的前导码的方法包括：

用边缘检测电路处理传输数据，当检测到电平变换时输出一个第一脉冲；

利用所述第一脉冲控制时间计数电路，获取前导码中各高电平和低电平的长度；以及

通过前导码检测电路对获取的前导码中各高电平和低电平的长度进行判断，当判断为正确的前导码时输出一个第二脉冲。

与现有技术相比，本发明至少具有以下有益效果：

能够在音频数据接收端回复出传输时钟，进而利用回复的时钟正确地译码传输数据，回复出传输数据中的音频数据、用户信息以及声道信息。

附图说明

图1为本发明数字音频接口的时钟及数据回复电路的原理框图；

图2为AES/EBU接口的传输数据的结构图；

图3为AES/EBU接口的传输数据中的子音框的结构图；

图4为AES/EBU接口的传输数据中的三种前导码”X”,“Y”,“Z”的数据结构图；

图5为一种实施例数字音频接口的时钟及数据回复电路的原理框图。

具体实施方式

下面结合附图和实施例对本发明做进一步说明。

由于AES/EBU数字音频传输接口在进行音频数据传输时，使用双绞线差动传输方式，属于异步串行传输接口且没有无传输数据的时钟；另外，依据AES/EBU订定数据传输的标准，其传输内容包括有音频数据、声道信息及用户信息等数据，且使用双相标志码的编码方式进行编码。因此，本发明提供一种数字音频接口的时钟及数据回复电路及回复方法，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据。

参照图1，本数字音频接口的时钟及数据回复电路包括：第一锁相回路100，第一译码电路200，第二锁相回路300，第二译码电路400。第一锁相回路100用于处理系统时钟、生成所述第一译码电路200的工作时钟。第一译码电路200用于处理传输数据、识别并译码其中的前导码，前导码译码正确后会产生第二脉冲序列，提供给第二锁相回路300。第二锁相回路300与所述第一译码电路200连接，用于对前导码译码获得的第二脉冲序列处理、回复出所述传输数据的时钟。第二译码电路400与所述第二锁相回路300和所述传输数据的通道连接，用于采用回复的时钟译码所述传输数据，回复出传输数据中的音频数据、用户信息以及声道等信息。

参照图2，AES/EBU接口的传输数据的组成包括音讯区块(block)、音框(frame)及子音框(sub-frame)；每个音讯区块内有192个音框，每个音框内传送2个子音框，每个子音框内则是由前导码(Preamble,Z或X、Y)及音频数据(声道1或声道2)组成；前导码的使用是在音讯区块第0音框的声道1子音框使用Z前导码外，其余的子音框内则是声道1子音框使用X前导码，及声道2子音框使用Y前导码。

参照图3，AES/EBU接口音频数据传输格式内的子音框，订定有2种数据传输格式。传输格式(A)为24位音频数据传输方式，其包括前导码、24位音频数据、正确标示位、用户信息位、声道状态信息位及奇偶校验位。传输格式(B)则为20位音频数据传输方式，除音频数据(24bits)由4位辅助数据+20位音频数据取代外，其余位定义与格式(A)相同。

至于AES/EBU接口音频数据传输是经过双相标志码(Bi-phase Mask Code,BMC)的编码方式，属于一种相位调变(phase modulation)的编码方法，是将时钟讯号和数据讯号混合在一起传输的编码方法。其原理是使用一个两倍于传输比特率的时钟频率做为基准，把原本一个位数据拆成两部份，当数据为1时在其时钟周期内进行一次电位转变，让数据变成两个不同电位的资料，变成10或01(根据前一数据位编码后的第2个数值做转变，0→1或1→0)，而当数据为0时则不转变电位，变成11或00；同时前一个位结尾电平与下一个位开头的电平是要不同的，这样接收端才能判别每一个位的边界。

参照图4，定义AES/EBU接口音频数据传输中前导码的编码方式(即前导码的数据结构)。在AES/EBU接口中，前导码是用来表示一个子音框的开头，其包含有X、Y、Z三种不同的字节态，分别代表不同的意义。X代表此时是传送声道1的子音框、Y代表此时是传送声道2的子音框、而Z比较特别，是代表此时是传送声道1，且是一个音讯区块的起始子音框。

此外，观察附图4中前导码字节的波形，可以发现每个前导码组态都有两处是不符合双相标志码的编码方式，即”前一个位结尾电平与下一个位开头的电平是要不同”的定义，尤其是一开头的000或111就不符合BMC编码的定义了，这样的设计是要让接收端能在前导码译码后，就能清楚的得知每个子音框的起始点。另外，除了有附图4波型的X、Y、Z三种组态之外，附图4下方表列出另外一组与原本数据相位相反的数值，其使用的方式是当前一组子音框最尾端的电平为0时，用左边那一组X、Y、Z数值，为1的时则使用右边那一组X、Y、Z数值，这样接收端才能正确处理。

参照图5，在一种实施例中，所述第一译码电路200包括：边缘检测电路201、时间计数电路202、前导码检测电路203。时间计数电路202分别连接所述边缘检测电路201和所述第一锁相回路100的输出端。前导码检测电路203与所述时间计数电路202的输出端连接。

边缘检测电路201用于处理传输数据，当检测到电平变换时输出一个第一脉冲。在传输数据的数据序列中当有电平正缘转换(0→1)或负缘转换(1→0)时，边缘检测电路201就会产生一个第一脉冲204，传送到时间计数电路202中，启动对第一锁相回路100产生的高频时钟的计数。

在时间计数电路202的设计上采用四个时间计数器，分别对应前导码8位的检测分组。若定义双相标志码编码的传输一个BMC位的时间长度为1单位时间(Unit Interval，UI)，则前导码X、Y、Z三种组态的时间长度，分别为X：3UI-3UI-1UI-1UI；Y：3UI-2UI-1UI-2UI；Z：3UI-1UI-1UI-3UI。而第一锁相回路100所产生的时钟，则是使用频率12.288MHz的系统时钟进行16倍倍频，产生的196.608MHz的时钟作为时间计数电路202的工作时钟(HFCLK)。

时间计数电路202内的第1个时间计数器，会在边缘检测电路201传送到一个第一脉冲时开始计数HFCLK，当接续的下一个第一脉冲到达时就停止计数，并检测第1个时间计数器的数值是否符合前导码3UI的特性。若不符合前导码3UI的特性时，就重设第1个时间计数器的数值为0，重新开始计数；若符合前导码3UI的特性时，则开启第2个时间计数器及设定前导码检测电路203内的检测旗标缓存器，当接续的再下一个第一脉冲到达，第2个时间计数器停止计数。同样，后面接续的第一脉冲会开启第3个时间计数器、停止第3个时间计数器、开启第4个时间计数器、停止第4个时间计数器。依据各时间计数器的数值即可判断前导码中各高电平和低电平的长度，即几个UI。然后设定前导码检测电路203内的检测旗标缓存器。当前导码检测电路203内有检测到三种前导码X、Y、Z组态时间长度的其中一种时，其检测旗标缓存器使用AND逻辑闸，使在有正确前导码判断时产生一个第二脉冲，其即为子音框的起始位置。

当时间计数电路202和前导码检测电路203持续正确检测出前导码时，就会持续产生第二脉冲，形成第二脉冲序列205，两个第二脉冲间隔的时间长度为1/2的取样时间，即第二脉冲序列205的频率等于2倍取样频率Fs。

该第二脉冲序列205则会传送到第二锁相回路300，经过第二锁相回路300产生512倍取样频率Fs的时钟信号，然后经由时钟除频电路300’处理，最后产生一个由传输数据回复的时钟信号RMCLK，时钟信号RMCLK＝256倍取样频率Fs。作为另一实施例，第二锁相回路300为256倍倍频电路，且不包括上述的时钟除频电路300’。

最后，将回复的时钟信号RMCLK传送给双相标志码译码电路(第二译码电路400)，进行AES/EBU接口数据结构的内容译码，获得音频数据、声道及用户信息等信息，分别储存在译码数据缓存器400’内。

经由上述数字音频接口的时钟及数据回复电路处理后，可以有效地获得AES/EBU接口传输的音频数据、声道及用户信息等信息。

一种实施例数字音频接口的时钟及数据回复方法如下：通过第一译码电路200处理传输数据，识别并译码传输数据中的前导码；采用前导码译码结果通过第二锁相回路300回复出所述传输数据的时钟；以及采用回复的时钟通过第二译码电路400处理所述传输数据，回复出音频数据、用户信息以及声道信息。

其中，通过第一译码电路200处理传输数据、识别并译码传输数据中的前导码的方法如下：用边缘检测电路201处理传输数据，当检测到电平变换时输出一个第一脉冲；利用所述第一脉冲控制时间计数电路202，获取前导码中各高电平和低电平的长度；以及通过前导码检测电路203对获取的前导码中各高电平和低电平的长度进行判断，当判断为正确的前导码时输出一个第二脉冲。

上述通过具体实施例对本发明进行了详细的说明，这些详细的说明仅仅限于帮助本领域技术人员理解本发明的内容，并不能理解为对本发明保护范围的限制。本领域技术人员在本发明构思下对上述方案进行的各种润饰、等效变换等均应包含在本发明的保护范围内。

Claims (5)

1.一种数字音频接口的时钟及数据回复电路，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据，其特征在于，包括：

第一译码电路(200)，用于处理传输数据、识别并译码其中的前导码；所述第一译码电路(200)包括：边缘检测电路(201)，用于处理传输数据，当检测到电平变换时输出一个第一脉冲；时间计数电路(202)，分别连接所述边缘检测电路和第一锁相回路的输出端；以及前导码检测电路(203)，与所述时间计数电路的输出端连接，当检测到正确的前导码时输出一个第二脉冲；

第一锁相回路(100)，用于处理系统时钟、生成所述第一译码电路的工作时钟；

第二锁相回路(300)，与所述第一译码电路连接，用于对前导码译码获得的脉冲序列处理、回复出所述传输数据的时钟；以及

第二译码电路(400)，与所述第二锁相回路和所述传输数据的通道连接，用于采用回复的时钟译码所述传输数据。

2.根据权利要求1所述的数字音频接口的时钟及数据回复电路，其特征在于，所述传输数据的编码方式为双相标志码，所述传输数据的前导码由8位二进制数组成，所述时间计数电路包括四个时间计数器。

3.根据权利要求1所述的数字音频接口的时钟及数据回复电路，其特征在于，所述第一锁相回路(100)为16倍倍频电路。

4.根据权利要求1所述的数字音频接口的时钟及数据回复电路，其特征在于，所述第二锁相回路(300)为256倍倍频电路。

5.一种数字音频接口的时钟及数据回复方法，用于在音频数据接收端进行传输时钟的回复及正确地译码传输数据，其特征在于，包括：

通过第一译码电路处理传输数据、识别并译码传输数据中的前导码；

采用前导码译码结果通过第二锁相回路回复出所述传输数据的时钟；以及

采用回复的时钟通过第二译码电路处理所述传输数据，回复出音频数据、用户信息以及声道信息；

其中，通过第一译码电路处理传输数据、识别并译码传输数据中的前导码的方法包括：

用边缘检测电路处理传输数据，当检测到电平变换时输出一个第一脉冲；

利用所述第一脉冲控制时间计数电路，获取前导码中各高电平和低电平的长度；以及

通过前导码检测电路对获取的前导码中各高电平和低电平的长度进行判断，当判断为正确的前导码时输出一个第二脉冲。