CN101079264A

CN101079264A - 一种数字音频控制装置

Info

Publication number: CN101079264A
Application number: CNA2007101182492A
Authority: CN
Inventors: 曹弋; 温小勇; 张倩; 高晓宇
Original assignee: Vimicro Corp
Current assignee: Vimicro Corp
Priority date: 2007-07-03
Filing date: 2007-07-03
Publication date: 2007-11-28
Anticipated expiration: 2027-07-03
Also published as: CN100533552C

Abstract

本发明公开了一种数字音频控制装置，该装置中的控制单元根据接收自外部的状态信息，向编解码单元输出控制信号，将接收自所述编解码单元的比特时钟输出至数字音频处理单元；所述编解码单元根据接收的控制信号，分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，向所述控制单元输出比特时钟，或者停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出；使用本发明能够降低数字音频控制装置的静态功耗和动态功耗，避免跨异步时钟域信号的同步问题，减少了硬件设计的复杂程度，并且增加了并行音频处理能力。

Description

一种数字音频控制装置

技术领域

本发明涉及音频处理技术，具体涉及一种低功耗数字音频控制装置。

背景技术

在现代多媒体系统设计中，数字音频控制装置应用非常广泛。图1为目前常用的数字音频控制装置的结构示意图，如图1所示，该数字音频控制装置100通过通用串行总线(USB，Universal Serial Bus)接口模块130与个人电脑(PC，Personal Computer)140相连，模拟音频信号经数字音频控制装置100处理后通过USB接口模块130输出至PC140；相应的，PC140输出的数字音频信号也可以通过USB接口模块130输出至数字音频控制装置100，经处理后输出模拟音频信号。

具体来说，该数字音频控制装置100包括一个符合AC’97规范的AC’97编解码模块(CODEC，Coder and Decoder)110和数字音频处理单元120。

其中，AC’97CODEC110是业界音频处理的标准器件。该AC’97CODEC110中主要包括模数转换(ADC)模块和数模转换(DAC)模块，因此AC’97CODEC110最主要的工作有二个，其一是将从外部采集的声波从模拟音频信号转换成1比特(bit)码流的数字音频信号，将该1bit码流的数字音频信号输出至数字音频处理单元120；其二是接收来自数字音频处理单元120的1bit码流的数字音频信号，将1bit码流的数字音频信号转换为模拟音频信号输出至外部。

AC’97CODEC的工作需要依靠电源和输入时钟。在电源打开的情况下，AC’97CODEC接收作为工作时钟源的输入时钟，也称AC’97clock，依靠其内部的锁相环(PLL，Phase-Locked Loop)将接收的输入时钟分频，产生比特时钟(bit clock)。输入时钟一般由晶振提供，通常采用24.576kHz的晶振，经AC’97CODEC内部分频后，将得到的12.288kHz的信号作为bit clock。该bit clock是AC’97CODEC芯片音频接口上信号的同步时钟，所有进入AC’97CODEC芯片的数据信号、同步使能信号和音频帧间隔信号都要经bitclock的同步。

数字音频处理单元120对接收自AC’97CODEC110的1bit码流的数字音频信号进行转换、同步等处理，将生成的标准脉冲编码调制(PCM，PulseCode Modulation)16bit数字音频信号输出，对接收自USB接口模块130的PCM数字音频信号进行同步、转换等处理，生成1bit码流的数字音频信号，输出至AC’97CODEC 101。

该数字音频处理单元120具体包括数字接口模块121、输入解析模块122、输出生成模块123和缓存控制模块124，其中，

数字接口模块121将接收自AC’97CODEC 110的1bit码流数字音频信号输出至输入解析模块122，将接收自输出生成模块123的1bit码流的数字音频信号输出至AC’97CODEC 110。

输入解析模块122将接收自数字接口模块121的1bit码流的数字音频信号转换为PCM数字音频信号，输出至缓存控制模块124。

输出生成模块123将接收自缓存控制模块124的PCM数字音频信号转换为1bit码流的数字音频信号，输出至数字接口模块121。

缓存控制模块124缓存接收的PCM数字音频信号，将其缓存的接收自输入解析模块122的PCM数字音频信号输出至USB接口模块130；将其缓存的PC140通过USB接口模块130发送来PCM数字音频信号输出至输出生成模块123。具体来说，该缓存控制模块124中主要包括先进先出(FIFO，First In First Out)寄存器，用于将输入/输出数字音频控制器100的信号进行同步处理，获得与数字音频控制装置100/USB接口模块130同步的信号。该缓存控制模块还用于处理USB接口模块130输出的USB操作指令，在USB操作指令为读指令时，将接收自输入解析模块122的数据经FIFO寄存器同步后输出至USB接口模块130，在USB操作指令为写指令时，将接收自USB接口模块130的数据经FIFO寄存器同步后，输出至输出生成模块123。

现有的数字音频控制装置具有如下缺点：

首先，当数字音频控制装置100所连接的PC140处于工作状态但没有录音或放音等音频信号的操作，或者当PC140处于休眠状态时，数字音频控制装置100没有音频信号的输入输出，但是数字音频控制装置100中各个模块的控制时钟依然存在，控制时钟的存在使得各个模块的寄存器在没有数据的情况下不断空翻，产生了不必要的静态功耗。可见，现有的数字音频控制装置静态功耗较大。

其次，数字音频控制装置100中的AC’97CODEC110工作在一个时钟Clock1，即bit clock；输入解析模块122、输出生成模块123和缓存控制模块124工作在另一个时钟Clock2；数字接口模块121工作在又一个时钟Clock3，或者部分工作在Clock1、部分工作在Clock2。可见，数字音频控制装置100中的时钟方案复杂。并且，由于数字音频控制装置100中的各个模块工作在不同时钟域，因此，数字音频控制装置100中还需要具有对跨异步时钟域的信号进行同步处理的硬件电路。

另外，数字音频控制装置100只能处理一路音频输入输出。可见，现有的数字音频控制装置不支持音频信号的并行处理。

发明内容

有鉴于此，本发明提供了一种数字音频控制装置，能够降低功耗。

该数字音频控制装置包括编解码单元和数字音频处理单元，还包括控制单元，其中，

所述控制单元根据接收自外部的状态信息，向编解码单元输出控制信号，将接收自所述编解码单元的比特时钟输出至数字音频处理单元；

所述编解码单元根据接收的控制信号，分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，向所述控制单元输出比特时钟，或者停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出；

所述数字音频处理单元根据接收的比特时钟，分别对输入的串行数字音频信号和PCM数字音频信号进行处理并相应输出。

其中，所述接收自外部的状态信息为：工作状态和非工作状态；

所述控制信号为：电源开信号、电源关信号和输入时钟；

所述状态信息为工作状态时，所述控制单元输出电源开信号和输入时钟；

所述状态信息为非工作状态时，所述控制单元输出电源关信号。

其中，所述编解码单元在接收电源开信号和输入时钟时，将所述输入时钟生成比特时钟，开始分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，并将比特时钟输出至所述控制单元，在接收电源关信号时，停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出。

其中，所述编解码单元包括多个符合AC’97规范的编解码模块；

所述任一编解码模块在接收所述电源开信号和输入时钟时，将所述输入时钟生成比特时钟，开始分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，并将比特时钟输出至所述控制单元，在接收电源关信号时，停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出；

所述任一以外的编解码模块在接收所述电源开信号和输入时钟时，将输入时钟生成比特时钟，开始分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，在接收电源关信号时，停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出。

所述任一编解码模块在接收所述电源开信号和输入时钟时，将输入时钟生成比特时钟，开始分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，并将比特时钟输出至所述控制单元和所述任一以外的编解码模块，在接收电源关信号时，停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出；

所述任一以外的编解码模块在接收所述电源开信号和比特时钟时，开始分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，在接收电源关信号时，停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出。

其中，所述数字音频处理单元包括数字接口模块、输入解析模块、输出生成模块和缓存控制模块，其中，

所述数字接口模块在所述比特时钟的控制下，将来自所述编解码模块的串行数字音频信号输出至所述输入解析模块，将来自所述输出生成模块的串行数字音频信号输出至所述编解码模块；

所述输入解析模块在所述比特时钟的控制下，将来自所述数字接口模块的串行数字音频信号转换为PCM数字音频信号，输出至所述缓存控制模块；

所述输出生成模块在所述比特时钟的控制下，将来自所述缓存控制模块的PCM数字音频信号转换为串行数字音频信号，输出至所述数字接口模块；

所述缓存控制模块在所述比特时钟的控制下，将来自所述输入解析模块的PCM数字音频信号经缓存同步后输出，将来自外部的PCM数字音频信号经缓存同步后输出至所述输出生成模块。

其中，所述输入解析模块包括与所述编解码模块个数一致的输入解析通道，所述输入解析通道用于在所述比特时钟的控制下，将接收的单通道串行数字音频信号转换为PCM数字音频信号。

其中，所述输出生成模块包括与所述编解码模块个数一致的输出生成通道，所述输出生成通道用于在所述比特时钟的控制下，将接收的单通道PCM数字音频信号转换为串行数字音频信号。

优选的，该装置进一步包括通用接口模块，将来自外部的状态信息输出至所述控制单元，将来自所述缓存控制模块的PCM数字音频信号输出，将接收自外部的PCM数字音频信号输出至所述缓存控制模块。

其中，所述通用接口模块为通用串行总线接口模块。

与现有技术相比，本发明所提供的数字音频控制装置增加了控制单元，该控制单元根据接收自外部的状态信息向编解码单元输出控制信号，控制其上电开始工作和断电停止工作。编解码单元在上电工作时，将生成的比特时钟输出至控制单元，控制单元采用该比特时钟为数字音频处理单元提供工作时钟；在断电不工作时，编解码单元中的AC’97编解码模块的寄存器不再翻转，降低了各个AC’97编解码模块的静态功耗。同时，编解码单元在断电状态下也不输出比特时钟，因此控制单元也不能向数字音频处理单元输出比特时钟，使得数字音频处理单元中依靠时钟触发工作的模块也停止工作，从而降低了这些模块的静态功耗。可见，本发明可以在没有录音、放音等音频操作时，停止数字音频控制装置中各个组成单元的工作，避免了在没有数据的情况下因寄存器空翻而引起的静态功耗，从而降低了数字音频控制装置的功耗。

同时，数字音频控制装置中的各个组成单元工作在同一个比特时钟下，由于比特时钟的频率较低，在一定程度上降低了数字音频控制装置的动态功耗，从而进一步降低了数字音频控制装置的功耗。

其次，本发明的数字音频控制装置包括至少一个AC’97编解码模块，使得数字音频控制装置可以同时处理多通道的音频信号，提供了数字音频控制装置的并行数据处理能力。

另外，当本发明的数字音频控制装置包含一个以上的AC’97编解码模块时，这些编解码模块可以都工作在“主”模式下，或者这些编解码模块之一工作在“主”模式下，其余工作在“从”模式下，从而增加了本发明实现数字音频控制装置的灵活程度。

附图说明

图1为目前数字音频控制装置的结构示意图。

图2为本发明一种数字音频控制装置的结构示意图。

图3为本发明实施例一中数字音频控制装置的结构示意图。

图4为本发明实施例二中数字音频控制装置的结构示意图。

图5为本发明实施例三中数字音频控制装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明进一步详细说明。

本发明提供了一种数字音频控制装置，该数字音频控制装置中的控制单元根据接收自外部的状态信息控制编解码单元上电开始工作或断电停止工作。编解码单元在上电工作时，将生成的比特时钟输出至控制单元，控制单元采用该比特时钟为数字音频处理单元提供工作时钟；在断电不工作时，比特时钟消失，工作在该比特时钟的数字音频处理单元也停止工作，避免了数字音频控制装置在没有音频处理操作时产生的静态功耗，从而降低数字音频控制装置的功耗。同时，数字音频控制装置中的各个组成单元工作在同一比特时钟下，由于比特时钟的时钟频率较低，在一定程度上降低了数字音频控制装置动态功耗，而且采用同步的比特时钟可以避免跨异步时钟域信号的同步问题，减少了硬件设计的复杂程度。

图2示出了本发明一种数字音频控制装置的结构示意图。如图2所示，该数字音频控制装置包括控制单元201、AC’97编解码单元202和数字音频处理单元203，其中，

控制单元201根据接收自外部的状态信息，向AC’97编解码单元202输出控制信号；将接收自AC’97编解码单元202的bit clock输出至数字音频处理单元203。

AC’97编解码单元202根据接收的控制信号，分别对输入的模拟音频信号和1比特码流的数字音频信号进行处理并相应输出，向控制单元201输出bit clock，或者停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出。

数字音频处理单元203根据接收的bit clock，分别对输入的1bit码流的数字音频信号和PCM数字音频信号进行处理并相应输出。

以下举多个实施例对本发明数字音频控制装置的多种实施方式进行详细描述。

图3为本发明实施例一中数字音频控制装置的结构示意图。如图3所示，该数字音频控制装置300包括控制单元301、AC’97CODEC302～305、数字接口模块306、输入解析模块307、输出生成模块308和缓存控制模块309。

其中，控制单元301接收来自外部的状态信息，根据接收到的状态信息向AC’97CODEC302～305输出发送控制信号，该控制信号包括电源开关信号和输入时钟。控制单元301还接收来自AC’97CODEC302的bit clock，并将该bit clock输出至数字接口模块306、输入解析模块307、输出生成模块308和缓存控制模块309。令该数字音频控制装置的各个组成模块工作在相同的bit clock下。

其中，状态信息由该数字音频控制装置300所在系统或者所连接的系统提供，用于控制数字音频控制装置的工作状态。数字音频控制装置所在系统/所连接系统正常工作且有录音或放音等音频操作时，控制单元301接收的状态信息为工作状态，此时控制单元301输出的控制信号包括打开电源信号和提供的输入时钟；当所在系统/所连接系统正常工作但没有录音或放音等音频操作时，控制单元301接收的状态信息为非工作状态，此时，控制单元301撤销输入时钟，其输出的控制信号包括关闭电源信号；当所在系统/所连接系统进入休眠时，接收的状态信息为休眠状态，此时，控制单元301撤销输入时钟，其输出的控制信号同样包括关闭电源信号。

该控制单元301输出的输入时钟可以采用晶振得到，或者由数字音频控制装置300所在系统或者所连接的系统提供。

AC’97CODEC302～305组成了数字音频控制装置300的AC’97编解码单元。AC’97CODEC302～305分别与数字接口模块306相连，实现并行音频处理，可以同时支持四通道的音频信号输入/输出。每个AC’97CODEC接收来自控制单元301的控制信号，在该控制信号的控制下上电开始工作或断电停止工作。具体来说，在控制信号的电源开关信号为打开电源时，各个AC’97CODEC的电源被打开，根据控制信号提供的输入时钟产生bit clock，并在bit clock控制下开始工作，将来自外部的模拟音频信号经模数转换输出至数字接口模块306，将接收自数字接口模块306的1bit码流的数字音频信号经数模转换输出；在控制信号的电源开关信号为关闭电源时，各个AC’97CODEC电源被关闭，bit clock消失，停止工作。

上述AC’97CODEC302～305中的任意一个在上电开始工作时将产生的bit clock输出至控制单元301。本实施例中，向控制单元301提供bit clock的是AC’97CODEC302。则，AC’97CODEC302在上电开始工作时，将根据输入时钟产生的bit clock输出至控制单元301；在断电停止工作时，不输出bit clock。

本实施例中，数字接口模块306、输入解析模块307、输出生成模块308和缓存控制模块309组成了数字音频信号处理单元。

其中，数字接口模块306接收来自控制单元301的bit clock，在该bitclock的控制下工作，将接收自AC’97CODEC302～305的1bit码流的数字音频信号输出至输入解析模块307，将接收自输出生成模块308的1bit码流的数字音频信号输出至AC’97CODEC302～305。该数字接口模块306还在接收到休眠命令时，按照现有的处理操作，从AC’97CODEC的寄存器读取当前数值并保存，在接收到唤醒命令时，对AC’97CODEC进行热重置(WarmReset)处理，即，将其在休眠之前保存的数值返回给AC’97CODEC，使其寄存器恢复休眠之前的数值。这里，寄存器的数据可能表明AC’97CODEC的状态，可能表明AC’97CODEC的音效。

输入解析模块307接收来自控制单元301的bit clock，在该bit clock的控制下工作，将接收自数字接口模块306的1bit码流的数字音频信号转换为PCM数字音频信号，输出至缓存控制模块309。该输入解析模块307是具有至少一个输入解析通道的输入解析模块，每一个输入解析通道对来自一个AC’97CODEC的数据进行处理。

输出生成模块308，接收来自控制单元301的bit clock，在该bit clock的控制下工作，将接收自缓存控制模块309的PCM数字音频信号转换为1bit码流的数字音频信号输出至数字接口模块306。该输出生成模块308是具有至少一个输出生成通道的输出生成模块，每一个输出生成通道对向一个AC’97CODEC输出的数据进行处理。

缓存控制模块309缓存接收的PCM数字音频信号，将输入数字音频控制装置300的PCM数字音频信号经缓存同步后输出至输出生成模块308，将接收自输入解析模块307的PCM数字音频信号经缓存同步后并输出。其中，缓存同步主要是该缓存控制模块309中的FIFO来完成的。

下面对本实施例中数字音频控制装置的工作过程进行详细说明。

当数字音频控制装置300所在系统/所连接系统正常工作且有录音或放音等音频操作时，控制单元301接收的状态信息为工作状态，此时控制单元301向AC’97CODEC302～305输出打开电源信号和提供的输入时钟，AC’97CODEC302～305产生bit clock，并在该bit clock下开始进行ADC/DAC转换。同时AC’97CODEC302将其产生的bit clock输出至控制单元301，控制单元301再将接收到的bit clock输出至数字接口模块306、输入解析模块307、输出生成模块308和缓存控制模块309，使得这些接收到bit clock的模块在bit clock的控制下工作。此时，数字音频控制装置300进入工作状态。

当数字音频控制装置300所在系统/所连接系统正常工作但没有录音或放音等音频操作时，控制单元301接收的状态信息为非工作状态，则控制单元301关闭AC’97CODEC302～305的电源并撤销输入时钟，AC’97CODEC302～305断电停止工作。由于AC’97CODEC302不输出bit clock，数字音频控制装置300中工作在该bit clock的各个模块停止工作。此时，数字音频控制装置300进入非工作状态。此时，静态功耗为零。

当数字音频控制装置300所在系统/所连接系统又开始有录音或放音操作时，控制单元301又接到显示为工作状态的状态信息，控制单元301根据该状态信息控制数字音频控制装置300恢复工作状态。

当数字音频控制装置300所在系统/所连接系统休眠时，控制单元301接收的状态信息为非工作状态，则控制单元301关闭AC’97CODEC302～305的电源并撤销输入时钟，AC’97CODEC302～305断电停止工作，AC’97CODEC302不输出bit clock，数字音频控制装置300中工作在该bit clock的各个模块也停止工作。此时，数字音频控制装置进入休眠状态。此时，静态功耗为零。与现有的处理方式相同，在休眠之前，数字接口模块306会接收到休眠命令，该模块分别从AC’97CODEC302～305的寄存器中读取当前值并保存。

当数字音频控制装置300所在系统/所连接系统从休眠状态恢复时，控制单元301又接收到显示为工作状态的状态信息，控制单元301控制该数字音频控制装置300恢复工作状态。同时，数字接口模块306会接收到唤醒命令，该模块将其保存的数值写入AC’97CODEC302～305的寄存器，使其恢复休眠之前的寄存器数值。被唤醒后，如果数字音频控制装置300所在系统/所连接系统有录音或放音等操作，则数字音频控制装置300保持工作状态；否则控制单元301控制数字音频控制装置300进入非工作状态。

在实际中，本实施例的数字音频控制装置300还可以通过减少或增加连接于数字接口模块306的AC’97CODEC的数量，以实现小于四个，或者大于四个AC’97CODEC的并行工作。与实施例一相同，这多个AC’97CODEC中，只要有其中任意一个AC’97CODEC向控制单元301输出bit clock，就可以为整个数字音频处理器300提供同步工作时钟。相应的，当增加了AC’97CODEC的数量后，输入解析模块307和输出生成模块308中的处理通道也需要相应增加。

本实施例一中的数字音频控制装置300可以直接应用于各种需要进行录音、放音等音频处理的电子设备中，例如录音笔、mp3播放器、USB外接声卡等。此时，本发明的数字音频控制装置300可以与电子设备的控制单元相连，根据电子设备中控制单元输出的状态信息控制数字音频控制装置300的工作状态。本实施例一中的数字音频控制装置300还可以作为各种电子设备的外围设备连接于电子设备上，此时，数字音频控制装置300中还需要增加与缓存控制模块309相连的诸如USB接口模块的通用接口模块。选择的通用接口模块需要视所连接电子设备支持的接口类型而定。

图4为本发明实施例二中数字音频控制装置的结构示意图。如图4所示，该数字音频控制装置400包括控制单元401、AC’97CODEC402～405、数字接口模块406、输入解析模块407、输出生成模块408、缓存控制模块409、和USB接口模块410。

该数字音频控制装置中各组成模块的功能与实施例一的同名模块相同。与实施例一的区别在于，本实施例的数字音频控制装置400进一步包括与缓存控制模块409相连的USB接口模块410。数字音频控制装置400通过该USB接口模块410与PC420相连。那么，数字音频控制装置400就成为PC420的外围设备。控制单元401接收的状态信息是PC420通过USB接口模块410发送来的。缓存控制模块409将接收自输入解析模块407的PCM数字音频信号通过USB接口模块410输出至PC420，将通过USB接口模块410接收的来自于PC420的PCM数字音频信号输出至输出生成模块408。

在前述两个实施例中，各个AC’97CODEC都是根据来自控制单元的控制信号上电开始工作和断电停止工作，该控制信号包括电源开关信号和提供的输入时钟。由于AC’97CODEC输出bit clock的时钟端也可以接收bitclock，因此，AC’97CODEC也可以在上电后，工作在接收的bit clock下。此时，AC’97CODEC的工作模式称为“从”模式。相应的，如果AC’97CODEC根据接收的输入时钟产生bit clock，并工作在自身产生的bit clock下，此时其工作模式称为“主”模式。因此，本发明中多个并行AC’97CODEC中只要有一个工作“主”模式下，并向工作在“从”模式的AC’97CODEC以及其它组成模块提供作为工作时钟的bit clock，本发明的数字音频控制装置就可以开始工作。下面就对这种采用工作在主/从模式下的AC’97CODEC的数字音频控制装置进行具体说明。

图5为本发明实施例三数字音频控制装置的结构示意图。如图5所示，该数字音频控制装置500包括控制单元501、AC’97CODEC502～505、数字接口模块506、输入解析模块507、输出生成模块508和缓存控制模块509。其中，数字接口模块506、输入解析模块507、输出生成模块508和缓存控制模块509与实施例一中的同名模块功能相同。

AC’97CODEC502与实施例一中的AC’97CODEC302相同，在控制单元501的控制下打开电源后，根据控制单元501提供的输入时钟生成bit clock在该bit clock下开始工作，并将生成的bit clock输出至控制单元501和AC’97CODEC503～505，使得AC’97CODEC503～505工作在“从”模式下。

控制单元501与实施例一中控制单元301的不同之处在于，本实施例中，控制单元501不向包括AC’97CODEC502～505的所有AC’97CODEC提供输入时钟，而是只向AC’97CODEC502提供输入时钟，使得AC’97CODEC502工作在“主”模式下。可见，控制单元501向AC’97CODEC输出的控制信号根据AC’97CODEC所处工作模式的不同而有所区别，对于工作在“主”模式下的AC’97CODEC，控制信号包括电源开关信号和提供的输入时钟，对于工作在“从”模式下的AC’97CODEC，控制信号不包括输入时钟。

AC’97CODEC503～505与实施例一中的AC’97CODEC303～305不同之处在于，本实施例中，AC’97CODEC503～505不接收来自控制单元501的输入时钟，而是在接收自AC’97CODEC502的bit clock的控制下，工作在“从”模式。而实施例一中的AC’97CODEC303～305都是工作在“主”模式下。

当然，在实际中，只要将至少一个AC’97CODEC中的任意一个设置为工作在“主”模式，其它AC’97CODEC工作在“从”模式即可，不必局限于图5示出的主/从模式。例如，可以将图5中的AC’97CODEC503、AC’97CODEC504、AC’97CODEC505中的任意一个设置为“主”，相应的其它AC’97CODEC为“从”。

与实施例二相同，本实施例也可以通过增加或减少AC’97CODEC的数量来满足不同的并行音频信号处理需要。

另外，还可以在图5示出的数字音频控制装置500中增加与缓存控制模块509相连的通用接口模块，使得该数字音频控制装置500可以作为外围设备，通过通用接口模块与电子设备相连。

对于具有工作于主/从模式的AC’97CODEC的数字音频控制装置来说，AC’97CODEC503～505的工作时钟bit clock也可以来自于控制单元501，那么AC’97CODEC502不需要向AC’97CODEC503～505输出bit clock。

可见，本发明实施例三同样能够实现本发明的低功耗数字音频控制装置，并为实现该数字音频控制装置提供了更加灵活的实现方式。

由以上所述可以看出，本发明提供的数字音频控制装置能够降低静态功耗和动态功耗，避免跨异步时钟域信号的同步问题，减少了硬件设计的复杂程度，并且增加了并行音频处理能力，支持一个以上AC’97CODEC的并行工作。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1、一种数字音频控制装置，该装置包括编解码单元和数字音频处理单元，其特征在于，还包括控制单元，其中，

2、如权利要求1所述的数字音频控制装置，其特征在于，

所述接收自外部的状态信息为：工作状态和非工作状态；

所述控制信号为：电源开信号、电源关信号和输入时钟；

3、如权利要求2所述的数字音频控制装置，其特征在于，

所述编解码单元在接收电源开信号和输入时钟时，将所述输入时钟生成比特时钟，开始分别对输入的模拟音频信号和串行数字音频信号进行处理并相应输出，并将比特时钟输出至所述控制单元，在接收电源关信号时，停止分别对输入的模拟音频信号和串行数字音频信号进行的处理和相应输出。

4、如权利要求2所述的数字音频控制装置，其特征在于，所述编解码单元包括多个符合AC’97规范的编解码模块；

5、如权利要求2所述的数字音频控制装置，其特征在于，所述编解码单元包括多个符合AC’97规范的编解码模块；

6、如权利要求4或5所述的数字音频控制装置，其特征在于，所述数字音频处理单元包括数字接口模块、输入解析模块、输出生成模块和缓存控制模块，其中，

7、如权利要求6所述的数字音频控制装置，其特征在于，所述输入解析模块包括与所述编解码模块个数一致的输入解析通道，所述输入解析通道用于在所述比特时钟的控制下，将接收的单通道串行数字音频信号转换为PCM数字音频信号。

8、如权利要求6所述的数字音频控制装置，其特征在于，所述输出生成模块包括与所述编解码模块个数一致的输出生成通道，所述输出生成通道用于在所述比特时钟的控制下，将接收的单通道PCM数字音频信号转换为串行数字音频信号。

9、如权利要求6所述的数字音频控制装置，其特征在于，该装置进一步包括通用接口模块，将来自外部的状态信息输出至所述控制单元，将来自所述缓存控制模块的PCM数字音频信号输出，将接收自外部的PCM数字音频信号输出至所述缓存控制模块。

10、如权利要求9所述的数字音频控制装置，其特征在于，所述通用接口模块为通用串行总线接口模块。