JPH0265318A - 信号送受信装置 - Google Patents
信号送受信装置Info
- Publication number
- JPH0265318A JPH0265318A JP21516688A JP21516688A JPH0265318A JP H0265318 A JPH0265318 A JP H0265318A JP 21516688 A JP21516688 A JP 21516688A JP 21516688 A JP21516688 A JP 21516688A JP H0265318 A JPH0265318 A JP H0265318A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delayed
- clock
- clock signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 33
- 230000000630 rising effect Effects 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims description 17
- 230000001934 delay Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分骨〕
本発明は簡易な構成でデータ信号とそれに伴うクロック
信号を送受信できる信号送受信装置に関するものである
。
信号を送受信できる信号送受信装置に関するものである
。
データ信号とそれに伴うクロック信号全送受信するため
には、２本の伝送Ｃ路によってそれぞれを送受信するこ
とになるが、伝送機略？減らすためデータ信号にクロッ
ク成分を重量した符号形式を用い１本の伝送線路で送る
のが一般的である。
には、２本の伝送Ｃ路によってそれぞれを送受信するこ
とになるが、伝送機略？減らすためデータ信号にクロッ
ク成分を重量した符号形式を用い１本の伝送線路で送る
のが一般的である。
第５図は従来の信号送受信装置の構成例を示すブロック
図、である。
図、である。
送信側装置ではＮＲＺ符号から成るデータ信号とクロッ
ク信号を符号化回路１１に入力し、クロック成分を含ん
だ符号形式に変換する。クロック成分′ｔ−含んだ従来
の符号形式としてはバイフェーズ符号、 ＣＭ ｉ （
Ｃｏｄｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ ）符号など
がある。受信側装置では送られてきた信号をタイミング
抽出回路１４に取り込みクロック成分の抽出を行いクロ
ック信号全再生し、そのクロック信号を月いて入力した
データ信号を識別回路１２で識別再生し、識別再生した
４１号は復号化回路１３に入力され元のＮＲＺ符号のデ
ータ信号に変換される。このようにしてデータ信号の送
受信が実行される。
ク信号を符号化回路１１に入力し、クロック成分を含ん
だ符号形式に変換する。クロック成分′ｔ−含んだ従来
の符号形式としてはバイフェーズ符号、 ＣＭ ｉ （
Ｃｏｄｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ ）符号など
がある。受信側装置では送られてきた信号をタイミング
抽出回路１４に取り込みクロック成分の抽出を行いクロ
ック信号全再生し、そのクロック信号を月いて入力した
データ信号を識別回路１２で識別再生し、識別再生した
４１号は復号化回路１３に入力され元のＮＲＺ符号のデ
ータ信号に変換される。このようにしてデータ信号の送
受信が実行される。
上述した従来技術においてはタイミング抽出回路が必要
である上、符号化回路、復号化回路が複雑で小形化しに
くく経済的にも不利であるという欠点がある。
である上、符号化回路、復号化回路が複雑で小形化しに
くく経済的にも不利であるという欠点がある。
本発明の目的は、タイミング抽出回路が不要で複雑な符
号化回路、復号化回路も要らず、構成が簡単な信号送受
信装置を提供することにある。
号化回路、復号化回路も要らず、構成が簡単な信号送受
信装置を提供することにある。
上記目的達成のため本発明では、互いに位相の一致して
いるデータ信号とクロック信号’ｔ−ｆ畳して１本の伝
送路を介して送受信する信号送受信装置において、 送信装Ｈは、前記クロック信号を入力されてその周期Ｔ
の１／４又は３／４だけ遅延させ遅延クロック信号とし
て出力する遅延回路と、遅延せざる前記クロック信号と
位相の一致している前記データ信号を第１の入力端子（
、前記遅延回路からの遅延クロック信号をＭ２の入力端
子に、それぞれ入力され、遅延せざる前記クロック信号
の信号レベルの高、低に応じて前記第１の入力端子又は
第２の入力端子の何れか一方の信号を選択して伝送路上
に送信信号として出力するセレクタと、から構成され る装置は、伝送路からの送信信号を人力され前記周期Ｔ
の１７２だけ遅延させ遅延信号として出力する遅延回路
と、伝送路からの送信信号全入力端子に入力され前記遅
延回路からの遅延信号全クロック端子に入力され、該遅
延信号の立上がりタイミングで伝送路からの送信信号を
ラッチするフリップフロップ回路と、から構成した。
いるデータ信号とクロック信号’ｔ−ｆ畳して１本の伝
送路を介して送受信する信号送受信装置において、 送信装Ｈは、前記クロック信号を入力されてその周期Ｔ
の１／４又は３／４だけ遅延させ遅延クロック信号とし
て出力する遅延回路と、遅延せざる前記クロック信号と
位相の一致している前記データ信号を第１の入力端子（
、前記遅延回路からの遅延クロック信号をＭ２の入力端
子に、それぞれ入力され、遅延せざる前記クロック信号
の信号レベルの高、低に応じて前記第１の入力端子又は
第２の入力端子の何れか一方の信号を選択して伝送路上
に送信信号として出力するセレクタと、から構成され る装置は、伝送路からの送信信号を人力され前記周期Ｔ
の１７２だけ遅延させ遅延信号として出力する遅延回路
と、伝送路からの送信信号全入力端子に入力され前記遅
延回路からの遅延信号全クロック端子に入力され、該遅
延信号の立上がりタイミングで伝送路からの送信信号を
ラッチするフリップフロップ回路と、から構成した。
本発明は送信側装置でクロック信号を遅延させ、遅延さ
せたクロック信号と遅延前のクロック信号と位相が一致
しているデータ信号をセレクタに入力し、遅延前のクロ
ック信号の高低レベルによって遅延させたクロック信号
かデータ信号を該セレクタ（おいて選択することＫより
、周期Ｔの半分子／２の区間に立上り点を含むクロック
信号、残りの半分のＴ／２の区間にデータ信号を挿入し
て送信し、受信側装置では、送られてきた信号をＴ／２
だけ遅延させ、その遅延した信号のクワツク信号区間の
立上り点で、送られてきた遅延前の信号のデータ信号区
間をラッチすることによりデータ信号を再生する。
せたクロック信号と遅延前のクロック信号と位相が一致
しているデータ信号をセレクタに入力し、遅延前のクロ
ック信号の高低レベルによって遅延させたクロック信号
かデータ信号を該セレクタ（おいて選択することＫより
、周期Ｔの半分子／２の区間に立上り点を含むクロック
信号、残りの半分のＴ／２の区間にデータ信号を挿入し
て送信し、受信側装置では、送られてきた信号をＴ／２
だけ遅延させ、その遅延した信号のクワツク信号区間の
立上り点で、送られてきた遅延前の信号のデータ信号区
間をラッチすることによりデータ信号を再生する。
送信側装置でクロック信号の立上り点がデータ信号から
Ｔ／４遅れた位置にくるように遅延回路で遅延させた場
合には、セレクタにより周期Ｔの前半のＴ／２の区間に
クロック信号を、後半のＴ／２の区間にデータ信号を挿
入し受信側装置へ向けて送田することになる。
Ｔ／４遅れた位置にくるように遅延回路で遅延させた場
合には、セレクタにより周期Ｔの前半のＴ／２の区間に
クロック信号を、後半のＴ／２の区間にデータ信号を挿
入し受信側装置へ向けて送田することになる。
また送信側装置でクロック信号の立上り点がデータ信号
から３Ｔ／４遅れた位置にくるように遅延回路で遅延さ
せた場合にはセレクタにより周期Ｔの前半のＴ／２の区
間にデータ信号を、後半のＴ／２の区ｒｄＪＫクロック
信号を挿入し受信側装置へ送出することになる。
から３Ｔ／４遅れた位置にくるように遅延回路で遅延さ
せた場合にはセレクタにより周期Ｔの前半のＴ／２の区
間にデータ信号を、後半のＴ／２の区ｒｄＪＫクロック
信号を挿入し受信側装置へ送出することになる。
第１図は本発明の一実施例を示す構成図である。
同図において１は遅延時間τ１の遅延回路、２は遅延時
間τ２の遅延回路、３はセレクタ、４はフリップ７０ツ
ブ、である。
間τ２の遅延回路、３はセレクタ、４はフリップ７０ツ
ブ、である。
送信側装置では、図示せざる装置からＮ几２符号形式の
データ信号こと、それに位相が同期したクロック信号す
が送られてくる。送られてきたクロック信号すは遅延回
路１に入力され、遅延回路１で遅延時間で１だけ遅延さ
れる。遅延されたクロック信号Ｃの立上り点がデータ信
号ａよりもＴ／４または３Ｔ／４遅れた点にくるように
遅延時間が設定されている（但しＴはデータ信号の周期
である）。セレクタ３にはデータ信号ａと遅延したクロ
ック信９ｃが人力され、遅延されざるクロック信号すの
信号レベルの高低により２つの入力の何れか一方を選択
して出力信号ｄとして出力する。
データ信号こと、それに位相が同期したクロック信号す
が送られてくる。送られてきたクロック信号すは遅延回
路１に入力され、遅延回路１で遅延時間で１だけ遅延さ
れる。遅延されたクロック信号Ｃの立上り点がデータ信
号ａよりもＴ／４または３Ｔ／４遅れた点にくるように
遅延時間が設定されている（但しＴはデータ信号の周期
である）。セレクタ３にはデータ信号ａと遅延したクロ
ック信９ｃが人力され、遅延されざるクロック信号すの
信号レベルの高低により２つの入力の何れか一方を選択
して出力信号ｄとして出力する。
出力された信号ｄの波形は周期Ｔの半分の区間にクロッ
ク信号の立上りの部分、残りの半分の区間にデータ信号
が入っている。
ク信号の立上りの部分、残りの半分の区間にデータ信号
が入っている。
受信側装置ではセレクタ３の出力信号ｄが入力され遅延
回路２と、フリップフロップ４ Ｏ人力ｆｉ子りに入力
される。遅延回路２では、遅延時間τ２はＴ／２に設定
されており遅延された信号ｅＶｉフリップフロップ４の
クロック端子Ｃに入力される。
回路２と、フリップフロップ４ Ｏ人力ｆｉ子りに入力
される。遅延回路２では、遅延時間τ２はＴ／２に設定
されており遅延された信号ｅＶｉフリップフロップ４の
クロック端子Ｃに入力される。
フリッププロップ４の入力端子りとクロック端子Ｃに人
力された信号はＴ／２だけ位相がずれてお９入力端子り
に人力された信号のデータ信号の区間とクロック端子Ｃ
に入力された信号ｅのクロック信号の立上りの部分の区
間と一致しており、該クロック信号の立上り点でデータ
信号音ラッチすることができる。ラッチして再生された
ＮＲＺ符号形式のデータ信号とクロック信号は図示せざ
る受信側装置に送出される。
力された信号はＴ／２だけ位相がずれてお９入力端子り
に人力された信号のデータ信号の区間とクロック端子Ｃ
に入力された信号ｅのクロック信号の立上りの部分の区
間と一致しており、該クロック信号の立上り点でデータ
信号音ラッチすることができる。ラッチして再生された
ＮＲＺ符号形式のデータ信号とクロック信号は図示せざ
る受信側装置に送出される。
第２図は第１図の実施例の動作を示すタイミングチャー
トであるが、以下第１図の実施例の動作を第２図のタイ
ミングチャートを併せ参照して脱ＦＪＡする。
トであるが、以下第１図の実施例の動作を第２図のタイ
ミングチャートを併せ参照して脱ＦＪＡする。
周期Ｔのデータ信号ａとクロック信号すは位相が一致し
ている。クロック信号すはデユーティ比５０％である。
ている。クロック信号すはデユーティ比５０％である。
クロック信号すは遅延回路１で３Ｔ／４だけ遅延される
。セレクタ３によ’）りに７ツク信号すがＬレベルの時
は遅延したクロック信号Ｃを、クロック信号すがＨレベ
ルの時はデータ信号ａを選択し、周期Ｔの前半にクロッ
ク信号、後手にデータ信号を持った信号ｄを生成する。
。セレクタ３によ’）りに７ツク信号すがＬレベルの時
は遅延したクロック信号Ｃを、クロック信号すがＨレベ
ルの時はデータ信号ａを選択し、周期Ｔの前半にクロッ
ク信号、後手にデータ信号を持った信号ｄを生成する。
この信号ｄのデータの論理値に対する波形？示せばＷｃ
３図に示す様になる。受信側装置では、人力された信号
ｄを遅延回路２で／Ｔ／２遅延させ、遅延させたクロッ
ク信号ｅの立上り点で人力された信号ｄをラッチする。
３図に示す様になる。受信側装置では、人力された信号
ｄを遅延回路２で／Ｔ／２遅延させ、遅延させたクロッ
ク信号ｅの立上り点で人力された信号ｄをラッチする。
クロック信号ｅの立上り点の周期は必ずＴになるからデ
ータ信号を再生することができる。
ータ信号を再生することができる。
遅延回路１の遅延時間で１がＺＴ／ｌＫ設定される場合
は、信＠ｄのデータの論理値に対する波形ＦｉＫ４図に
示す様になり上述した所と同様にして受信信号からｆ−
夕信号を再生することができる。
は、信＠ｄのデータの論理値に対する波形ＦｉＫ４図に
示す様になり上述した所と同様にして受信信号からｆ−
夕信号を再生することができる。
以上説明したように本発明では、送信側装置でクロック
信号を遅延させて、セレクタでデータ（１号と遅延させ
たクロック信号を遅延されないクロック信号の高低レベ
ルによって切り替えて出力することにより、周期の半分
の区間に立上り点を含んだクロック信号を残りの半分の
区間にデータ信ｆｔ−持つ符号全作成し、受信側装置で
受信信号を遅延させ、遅延させた受信信号のクロック信
号区間のクロック信号の立上り点で受信信号のデータ信
号区間のデータ信号をラッチすることにより、データ信
号を再生することができるので、従来技術において要し
たタイミング抽出回路は不要で、複雑な符号化回路、復
号化回路もいらず構成が簡単であるという利点がある。
信号を遅延させて、セレクタでデータ（１号と遅延させ
たクロック信号を遅延されないクロック信号の高低レベ
ルによって切り替えて出力することにより、周期の半分
の区間に立上り点を含んだクロック信号を残りの半分の
区間にデータ信ｆｔ−持つ符号全作成し、受信側装置で
受信信号を遅延させ、遅延させた受信信号のクロック信
号区間のクロック信号の立上り点で受信信号のデータ信
号区間のデータ信号をラッチすることにより、データ信
号を再生することができるので、従来技術において要し
たタイミング抽出回路は不要で、複雑な符号化回路、復
号化回路もいらず構成が簡単であるという利点がある。
第１図は本発明の一実施例を示す構成図、第２図は第１
図の回路動作を示すタイミングチャート、第３図、第４
図はそれぞれ送信側装置の出方の論理値の波形例を示す
説明図、第５図は従来の信号送受信装置の一例を示す構
成図、である。 符号の説明 １．２°曲・遅延回路、３・・・・・・セレクタ、４り
曲フリップ７０ツブ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 、清 １ 図 ｄ
図の回路動作を示すタイミングチャート、第３図、第４
図はそれぞれ送信側装置の出方の論理値の波形例を示す
説明図、第５図は従来の信号送受信装置の一例を示す構
成図、である。 符号の説明 １．２°曲・遅延回路、３・・・・・・セレクタ、４り
曲フリップ７０ツブ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 、清 １ 図 ｄ
Claims (1)
- 【特許請求の範囲】 １）互いに位相の一致しているデータ信号とクロック信
号を重畳して１本の伝送路を介して送受信する信号送受
信装置において、 送信装置は、前記クロック信号を入力されてその周期Ｔ
の１／４又は３／４だけ遅延させ遅延クロック信号とし
て出力する遅延回路と、遅延せざる前記クロック信号と
位相の一致している前記データ信号を第１の入力端子に
、前記遅延回路からの遅延クロック信号を第２の入力端
子に、それぞれ入力され、遅延せざる前記クロック信号
の信号レベルの高、低に応じて前記第１の入力端子又は
第２の入力端子の何れか一方の信号を選択して伝送路上
に送信信号として出力するセレクタと、から成り、 受信装置は、伝送路からの送信信号を入力され前記周期
Ｔの１／２だけ遅延させ遅延信号として出力する遅延回
路と、伝送路からの送信信号を入力端子に入力され前記
遅延回路からの遅延信号をクロック端子に入力され、該
遅延信号の立上がりタイミングで伝送路からの送信信号
をラッチするフリップフロップ回路と、から成ることを
特徴とする送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21516688A JPH0265318A (ja) | 1988-08-31 | 1988-08-31 | 信号送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21516688A JPH0265318A (ja) | 1988-08-31 | 1988-08-31 | 信号送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265318A true JPH0265318A (ja) | 1990-03-06 |
Family
ID=16667750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21516688A Pending JPH0265318A (ja) | 1988-08-31 | 1988-08-31 | 信号送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265318A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252099A (ja) * | 2001-02-20 | 2002-09-06 | Ge Medical Systems Global Technology Co Llc | 絶縁油注入口キャップ及びその容器 |
| WO2007013443A1 (ja) * | 2005-07-27 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | 通信装置 |
| WO2013153922A1 (ja) * | 2012-04-09 | 2013-10-17 | 三菱電機株式会社 | 信号伝送装置 |
-
1988
- 1988-08-31 JP JP21516688A patent/JPH0265318A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252099A (ja) * | 2001-02-20 | 2002-09-06 | Ge Medical Systems Global Technology Co Llc | 絶縁油注入口キャップ及びその容器 |
| JP4549554B2 (ja) * | 2001-02-20 | 2010-09-22 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | 絶縁油注入口キャップ及びその容器 |
| WO2007013443A1 (ja) * | 2005-07-27 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | 通信装置 |
| JP2007036671A (ja) * | 2005-07-27 | 2007-02-08 | Matsushita Electric Ind Co Ltd | １線式データ通信方式における通信装置 |
| WO2013153922A1 (ja) * | 2012-04-09 | 2013-10-17 | 三菱電機株式会社 | 信号伝送装置 |
| JP5701449B2 (ja) * | 2012-04-09 | 2015-04-15 | 三菱電機株式会社 | 信号伝送装置 |
| US9385900B2 (en) | 2012-04-09 | 2016-07-05 | Mitsubishi Electric Corporation | Signal transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62269443A (ja) | 並列伝送方式 | |
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| US3968328A (en) | Circuit for automatically correcting the timing of clock pulse in self-clocked pulse signal decoders | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| JPH0265318A (ja) | 信号送受信装置 | |
| US4230903A (en) | Data transmission system | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPS58195350A (ja) | デ−タ伝送方式 | |
| JPS60165853A (ja) | デ−タ受信回路における信号復元回路 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JPS5841704B2 (ja) | ダイコ−ドフゴウデンソウホウシキ | |
| JPH0715426A (ja) | データ伝送システムならびにこのシステムで用いられるデータ送信回路およびデータ受信回路 | |
| JPH0697759B2 (ja) | デジタル信号の同期化方式 | |
| JPS6075152A (ja) | Ｃｍｉ受信器 | |
| RU2010439C1 (ru) | Устройство для передачи данных по вокодерному тракту | |
| JP2834246B2 (ja) | 相関符号伝送システム | |
| KR900005237B1 (ko) | Pwm 코딩/디코딩에 의한 디지탈 데이타 전송회로 | |
| JP2600575B2 (ja) | 変復調装置 | |
| SU758533A1 (ru) | Импульсна система передачи двоичных сигналов | |
| SU1283975A2 (ru) | Устройство св зи с дельта-модул цией | |
| JPS6322503B2 (ja) | ||
| JPH11177638A (ja) | マンチェスタ符号受信回路 | |
| SU1223385A1 (ru) | Система св зи с многоосновным кодированием | |
| SU1290556A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
| JPS5931903B2 (ja) | 位相変調通信装置 |