JPH0715426A - データ伝送システムならびにこのシステムで用いられるデータ送信回路およびデータ受信回路 - Google Patents

Abstract

(57)【要約】 【目的】同期情報を専用の信号線を用いることなしに伝
送することが可能で、かつ同期情報の検出を簡易に行う
ことを可能とする。 【構成】送信回路１では送信データ生成部１１により、
データ信号Ｓ１における各フレームの先頭の１タイムス
ロットの前半の論理を反転した伝送データ信号Ｓ４を生
成し、信号線３へと送出する。受信回路２ではフレーム
パルス再生部３１により、前半の論理が反転しているタ
イムスロットを検出し、それに同期したフレームパルス
Ｓ７を生成することによってフレーム同期をとる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】ＰＣＭ等の２値符号系列からなる
データ信号をフレームを構成して伝送するデータ伝送シ
ステムならびにこのシステムで用いられるデータ送信回
路およびデータ受信回路に関する。

【０００２】

【従来の技術】データ信号をフレームを構成して伝送す
る場合、データ信号およびクロック信号に加えて、フレ
ームの位置を示すフレーム同期情報を伝送する必要があ
る。このような場合、最も単純には、３本の信号線を設
けてデータ信号、クロック信号およびフレーム同期情報
としてのフレームパルスをそれぞれ別に伝送する。この
ように構成すれば、フレームパルスの立上がりを検出す
ることによってフレームの位置を識別することができ
る。従って、受信側ではごく簡単な回路で容易にフレー
ム同期を取ることができる。しかしながら、データ信
号、クロック信号およびフレームパルスをそれぞれ伝送
するための信号線を設けていると、信号線数が多いため
に配線が複雑になるという不具合がある。

【０００３】そこで、送信側ではフレーム同期情報とし
ての特定パターンのビット列（同期パターン）をフレー
ム中の所定位置に一定規則で挿入し、受信側でそのビッ
ト列を検出することによりフレーム同期を実現する構成
がある。この構成によれば、フレームパルスを伝送する
ための信号線を削除することができ、信号線数を低減で
きる。しかし、同期パターンを検出・認識するために複
雑な構成の回路が必要になるために、回路規模の増大を
招く。

【０００４】

【発明が解決しようとする課題】以上のように従来は、
データ信号をフレームなどのブロック単位で伝送する場
合、データ信号およびクロック信号に加えて、ブロック
の位置を示す同期情報を伝送する必要があるが、この同
期情報としてのフレームパルスを独立した専用の信号線
で伝送するようにすると信号線数が増加して配線が複雑
になってしまい、また同期情報としての同期パターンを
データ信号中に挿入してデータ信号とともに伝送するよ
うにすると同期パターンを検出・認識するための構成が
複雑になるために回路規模が増大してしまうという不具
合があった。

【０００５】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、同期情報を専
用の信号線を用いることなしに伝送することが可能で、
かつ同期情報の検出を簡易に行うことができるデータ伝
送システムならびにこのシステムで用いられるデータ送
信回路およびデータ受信回路を提供することにある。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、例えば送信回路などのデータ送信回路に
は、例えばフレームなどの各ブロックの先頭の１タイム
スロットの先頭側の一部の論理を反転する例えば送信デ
ータ生成部などの論理反転手段を備えた。

【０００７】また例えば受信回路などのデータ受信回路
には、先頭側の一部の論理が反転したタイムスロットを
ブロックの先頭のタイムスロットとしてブロック同期を
とる例えばフレームパルス再生回路などのブロック同期
手段を備えた。

【０００８】

【作用】このような手段を講じたことにより、データ送
信回路からは、各ブロックの先頭の１タイムスロットの
先頭側の一部の論理が反転されたデータ信号が送信され
る。そしてデータ受信回路では、先頭側の一部の論理が
反転されたタイムスロットをブロックの先頭のタイムス
ロットとしてブロック同期がとられる。従って、ブロッ
クの同期を取るための同期情報がデータ中に付加されて
伝送される。

【０００９】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係るデータ伝送システム
の要部構成を示す機能ブロック図である。図中、１は送
信回路、２は受信回路であり、２本の信号線３，４を介
して接続されている。

【００１０】送信回路１は、送信データ生成部１１およ
び送信クロック生成部１２を具備してなる。また送信回
路１には、外部からデータ信号Ｓ１、フレームパルスＳ
２およびクロック信号Ｓ３が与えられている。

【００１１】送信データ生成部１１は、２入力セレクタ
付きフリップフロップ１１ａおよび反転回路１１ｂより
構成されている。２入力セレクタ付きフリップフロップ
１１ａには、データ信号Ｓ１がデータ入力端子Ａに、反
転回路１１ｂによってデータ信号Ｓ１の論理を反転した
信号Ｓ１１がデータ入力端子Ｂに、フレームパルスＳ２
がセレクト信号入力端子Ｓに、そしてクロック信号Ｓ３
がクロック信号入力端子にそれぞれ入力されている。そ
して非反転出力端子Ｑ_A が信号線３に接続されており、
その出力が伝送データ信号Ｓ４として信号線３へと送出
される。

【００１２】送信クロック生成部１２は、２入力セレク
タ付きフリップフロップ１２ａ、Ｄ−フリップフロップ
１２ｂおよび反転回路１２ｃより構成されている。２入
力セレクタ付きフリップフロップ１２ａには、自己の反
転出力端子Ｑ_B からの出力信号Ｓ１２がデータ入力端子
Ａに、フレームパルスＳ２がセレクト信号入力端子Ｓ
に、そしてクロック信号Ｓ３がクロック信号入力端子に
それぞれ入力されている。また２入力セレクタ付きフリ
ップフロップ１２ａのデータ入力端子Ｂは、ハイレベル
に相当する所定電位にプルアップされている。

【００１３】Ｄ−フリップフロップ１２ｂには、２入力
セレクタ付きフリップフロップ１２ａの非反転出力端子
Ｑ_A からの出力信号Ｓ１３がデータ入力端子Ｄに、また
反転回路１２Ｃによってクロック信号Ｓ３の論理を反転
した信号Ｓ１４がクロック信号入力端子にそれぞれ入力
されている。そしてＤ−フリップフロップ１２ｂの反転
出力端子Ｑ_B が信号線４に接続されており、その出力が
伝送クロック信号Ｓ５として信号線４へと送出される。

【００１４】一方受信回路２は、データ再生部２１、ク
ロック逓倍部２２およびフレームパルス再生部２３を具
備してなり、信号線３，４を介して到来した伝送データ
信号Ｓ４および伝送クロック信号Ｓ５から、データ信号
Ｓ６、フレームパルスＳ７およびクロック信号Ｓ８を再
生し、外部に出力する。なお受信回路２は、クロック信
号Ｓ８については、信号線４を介して到来した伝送クロ
ック信号Ｓ５をそのまま出力する。

【００１５】データ再生部２１は、Ｄ−フリップフロッ
プ２１ａからなる。Ｄ−フリップフロップ２１ａには、
信号線３を介して到来した伝送データ信号Ｓ４がデータ
入力端子Ｄに、また信号線４を介して到来した伝送クロ
ック信号Ｓ５がクロック信号入力端子にそれぞれ入力さ
れる。そして非反転出力端子Ｑ_A の出力がデータ信号Ｓ
６として外部に出力される。

【００１６】クロック逓倍部２２は、遅延線２２ａ、排
他的論理和回路２２ｂおよび反転回路２２ｃより構成さ
れている。遅延線２２ａには、信号線４を介して到来し
た伝送クロック信号Ｓ５が入力されている。

【００１７】排他的論理和回路２２ｂには、信号線４を
介して到来した伝送クロック信号Ｓ５が一方の入力端子
に、また遅延線２２ａの出力信号Ｓ２１が他方の入力端
子にそれぞれ入力されている。この排他的論理和回路２
２ｂの出力は、逓倍クロック信号Ｓ２２としてフレーム
パルス再生部２３へと与えられる。

【００１８】反転回路２２ｃには、排他的論理和回路２
２ｂから出力される逓倍クロック信号Ｓ２２が入力され
る。この反転回路２２ｃの出力は、反転逓倍クロック信
号Ｓ２３としてフレームパルス再生部２３へと与えられ
る。

【００１９】フレームパルス再生部２３は、Ｄ−フリッ
プフロップ２３ａ，２３ｂ、２３ｄおよび排他的論理和
回路２３ｃより構成されている。Ｄ−フリップフロップ
２３ａには、信号線３を介して到来した伝送データ信号
Ｓ４がデータ入力端子Ｄに、またクロック逓倍部２２か
ら与えられる逓倍クロック信号Ｓ２２がクロック信号入
力端子にそれぞれ入力されている。

【００２０】Ｄ−フリップフロップ２３ｂには、Ｄ−フ
リップフロップ２３ａの非反転出力端子Ｑ_A からの出力
信号Ｓ２４がデータ入力端子Ｄに、またクロック逓倍部
２２から与えられる反転逓倍クロック信号Ｓ２３がクロ
ック信号入力端子にそれぞれ入力されている。

【００２１】排他的論理和回路２３ｃには、信号線３を
介して到来した伝送データ信号Ｓ４が一方の入力端子
に、またＤ−フリップフロップ２３ｂの非反転出力端子
Ｑ_A からの出力信号Ｓ２５が他方の入力端子にそれぞれ
入力されている。

【００２２】Ｄ−フリップフロップ２３ｄには、排他的
論理和回路２３ｃの出力信号Ｓ２６がデータ入力端子Ｄ
に、また信号線４を介して到来した伝送クロック信号Ｓ
５がクロック信号入力端子にそれぞれ入力されている。
そしてこのＤ−フリップフロップ２３ｄの非反転出力端
子Ｑ_A の出力は、フレームパルスＳ７として出力され
る。

【００２３】次に以上のように構成されたデータ伝送シ
ステムの動作を説明する。まず送信回路１に入力される
データ信号Ｓ１、フレームパルスＳ２およびクロック信
号Ｓ３は、図２に示すような関係にある。すなわち、フ
レームパルスＳ２は、データ信号Ｓ１の伝送レートをｆ
bps 、４ビットで１フレームを構成する場合、４／ｆ秒
周期で１／２ｆ秒間に亙りハイレベルのパルスが生じる
信号であり、パルスの立ち上がりがデータ信号Ｓ１の変
化タイミングに同期している。またクロック信号Ｓ３
は、２ｆHzの周波数を有し、立ち下がりがデータ信号Ｓ
１の変化タイミングに同期している。

【００２４】さて送信データ生成部１１は、以上のよう
なデータ信号Ｓ１、フレーム信号Ｓ２およびクロック信
号Ｓ３を受けて、以下のようにして伝送データ信号Ｓ４
を生成する。すなわち、２入力セレクタ付きフリップフ
ロップ１１ａは、クロック信号入力端子のレベルがロー
レベルからハイレベルに立ち上がる時点において、セレ
クト信号入力端子Ｓがローレベルであるときにはデータ
入力端子Ａの入力を、またハイレベルであるときにはデ
ータ入力端子Ｂの入力をそれぞれ取り込む。

【００２５】ところでデータ信号Ｓ１は具体的にはＮＲ
Ｚ信号であり、例えば図２にＳ１′で示すような信号が
入力されているとする。この場合、２入力セレクタ付き
フリップフロップ１１ａの非反転出力端子Ｑ_A から出力
される信号は、フレームパルスＳ２がローレベルである
期間にはデータ信号Ｓ１がそのまま出力されるので、図
２にＳ４′で示す如く、ほぼデータ信号Ｓ１と同一であ
る。しかし、フレームパルスＳ２がハイレベルである期
間、すなわち１フレームの先頭のタイムスロットにおけ
る前半のみは、反転回路１１ｂによってデータ信号Ｓ１
の論理を反転した信号Ｓ１１が選択されるので、データ
信号Ｓ１のレベルとは反対のレベルに反転されている。

【００２６】かくして送信データ生成部１１では、１フ
レームの先頭のタイムスロットにおける前半のみをデー
タ信号Ｓ１から論理を反転してヘッダを形成した、Ｓ４
で示すような伝送データ信号を生成している。なお伝送
データ信号Ｓ４は、データ信号Ｓ１に比較して１／４ｆ
秒（クロック信号Ｓ３の１／２周期分）に亙って遅延し
ている。

【００２７】一方送信クロック生成部１２は、フレーム
信号Ｓ２およびクロック信号Ｓ３を受けて、以下のよう
にして伝送クロック信号Ｓ５を生成する。すなわち、２
入力セレクタ付きフリップフロップ１２ａは、クロック
信号入力端子のレベルがローレベルからハイレベルに立
ち上がる時点において、セレクト信号入力端子Ｓがロー
レベルであるときにはデータ入力端子Ａの入力を、また
ハイレベルであるときにはデータ入力端子Ｂの入力をそ
れぞれ取り込む。従って２入力セレクタ付きフリップフ
ロップ１２ａの非反転出力端子Ｑ_A から出力される信号
Ｓ１３は、フレームパルスＳ２がハイレベルであるとき
におけるクロック信号Ｓ３の立ち上がりに同期してハイ
レベルとなり、以降クロック信号Ｓ３の立ち上がりに同
期して論理が反転する。かくして信号Ｓ１３は、図３に
示すように１フレーム期間における最初のクロック信号
Ｓ３の立ち上がりに同期して立ち上がるｆHzの信号とな
る。

【００２８】このような信号Ｓ１３は、Ｄ−フリップフ
ロップ１２ｂによって、反転回路１２ｃによりクロック
信号Ｓ３の論理を反転した信号Ｓ１４によって取り込ま
れる。従ってＤ−フリップフロップ１２ｂの反転出力端
子Ｑ_B から出力される伝送クロック信号Ｓ５は、図３に
示すようにフレームパルスＳ２の立ち上がりに同期して
立ち上がるｆHzの信号となる。

【００２９】ところで伝送データ信号Ｓ４は前述の如
く、データ信号Ｓ１に比較して１／４ｆ秒（クロック信
号Ｓ３の１／２周期分）に亙って遅延している。従っ
て、伝送クロック信号Ｓ５の立ち上がりは、伝送データ
信号Ｓ４の変化点に同期しておらず、伝送データ信号Ｓ
４の変化点に比較して１／４ｆ秒（クロック信号Ｓ３の
１／２周期分）に亙って進んでいる。以上のようにして
送信回路１で生成された伝送データ信号Ｓ４および伝送
クロック信号Ｓ５は、信号線３，４をそれぞれ介して受
信装置２へと到達する。

【００３０】受信回路２では、まずデータ再生部２１が
伝送データ信号Ｓ４を伝送クロック信号Ｓ５の立ち上が
りに同期してＤ−フリップフロップ２１ａに取り込むこ
とによりデータ信号を再生する。具体的には、伝送デー
タ信号Ｓ４が図４にＳ４′で示す信号であるとき、この
信号Ｓ４′が図４に示すように伝送クロック信号Ｓ５の
立ち上がりに同期して、Ｓ６′で示す信号としてＤ−フ
リップフロップ２１ａに取り込まれる。ここで伝送クロ
ック信号Ｓ５の立ち上がりは、伝送データ信号Ｓ４の変
化点に比較して１／４ｆ秒（クロック信号Ｓ３の１／２
周期分）に亙って進んでいるので、伝送データ信号Ｓ４
の変化点から１／２ｆ秒の間に存在するヘッダは伝送ク
ロック信号Ｓ５の立ち上がりには一致しない。従ってＤ
−フリップフロップ２１ａにはヘッダ部分は取り込まれ
ず、ヘッダは廃棄される。かくしてＤ−フリップフロッ
プ２１ａの出力、すなわちデータ信号Ｓ６は、図４に示
すように、送信回路１に入力されたデータ信号Ｓ１と同
一の信号となる。

【００３１】一方クロック逓倍部２２では、伝送クロッ
ク信号Ｓ５を受け、以下のようにしてフレームパルスの
再生に用いるための逓倍クロック信号Ｓ２２および反転
逓倍クロック信号Ｓ２３を生成している。すなわち、伝
送クロック信号Ｓ５を遅延線２２ａに入力し、この遅延
線２２ａで１／４ｆ秒に亙って遅延することにより、図
５に示す信号Ｓ２１を生成する。そしてこの信号Ｓ２１
と伝送クロック信号Ｓ５との排他的論理和を排他的論理
和回路２２ｂにて演算することにより、図５に示すよう
に伝送クロック信号Ｓ５の周波数を２倍に逓倍した、周
波数２ｆHzの逓倍クロック信号Ｓ２２が生成される。ま
たこの逓倍クロック信号Ｓ２２の論理が反転回路２２ｃ
で反転され、反転逓倍クロック信号Ｓ２３が生成され
る。

【００３２】さて、フレームパルス再生部２３では、伝
送データ信号Ｓ４、伝送クロック信号Ｓ５、逓倍クロッ
ク信号Ｓ２２および反転逓倍クロック信号Ｓ２３を受
け、以下のようにフレームパルスを再生している。すな
わち、まずＤ−フリップフロップ２３ａは、逓倍クロッ
ク信号Ｓ２２の立ち上がりに同期して伝送データ信号Ｓ
４を取り込む。かくして伝送データ信号Ｓ４が図６にＳ
４′で示す信号であるとき、Ｄ−フリップフロップ２３
ａの出力信号Ｓ２４は、図６に示すように逓倍クロック
信号Ｓ２２の１／２周期分、すなわち１／４ｆ秒に亙っ
て伝送データ信号Ｓ４を遅延させた信号となる。

【００３３】続いてＤ−フリップフロップ２３ｂが、反
転逓倍クロック信号Ｓ２３の立ち上がりに同期してＤ−
フリップフロップ２３ａの出力信号Ｓ２４を取り込む。
かくしてＤ−フリップフロップ２３ｂの出力信号Ｓ２５
は、Ｄ−フリップフロップ２３ａの出力信号Ｓ２４を、
さらに反転逓倍クロック信号Ｓ２３の１／２周期分、す
なわち１／４ｆ秒に亙って遅延させた信号となる。すな
わち、Ｄ−フリップフロップ２３ｂの出力信号Ｓ２５
は、伝送データ信号Ｓ４を１／２ｆ秒（１／２タイムス
ロット分）に亙って遅延させた信号となる。

【００３４】そして排他的論理和回路２３ｃにより、Ｄ
−フリップフロップ２３ｂの出力信号Ｓ２５と伝送デー
タ信号Ｓ４（Ｓ４′）との排他的論理和を演算する。こ
こでＤ−フリップフロップ２３ｂの出力信号Ｓ２５は伝
送データ信号Ｓ４（Ｓ４′）を１／２ｆ秒（１／２タイ
ムスロット分）に亙って遅延させた信号であるので、伝
送データ信号Ｓ４として前半が反転されたタイムスロッ
トの後半が到来しているとき、信号Ｓ２５にはヘッダ部
分が現れている。従って排他的論理和回路２３ｃの２つ
の入力は互いにレベルが反転しており、その出力は必ず
ハイレベルになる。これに対して、伝送データ信号Ｓ４
として論理の反転がなされていないタイムスロットの後
半が到来しているとき、信号Ｓ２５には当該タイムスロ
ットの前半が現れている。従って排他的論理和回路２３
ｃの２つの入力は互いにレベルが同じであり、その出力
は必ずローレベルになる。かしくて排他的論理和回路２
３ｃの出力信号Ｓ２６は図６に示すように、伝送データ
信号Ｓ４として各タイムスロットの後半の１／２スロッ
ト分が到来している期間には、各タイムスロットがヘッ
ダが挿入されたタイムスロットであるか否かに応じてハ
イレベルまたはローレベルである信号となる。

【００３５】Ｄ−フリップフロップ２３ｄは、排他的論
理和回路２３ｃの出力信号Ｓ２６を、伝送クロック信号
Ｓ５の立ち上がりに同期して取り込む。ここで伝送クロ
ック信号Ｓ５の立ち上がりは、伝送データ信号Ｓ４の変
化点に比較して１／４ｆ秒に亙って進んでいるので、各
タイムスロットの後半の１／２スロット分が到来してい
る期間に存在する。かくしてＤ−フリップフロップ２３
ｄは、各タイムスロットがヘッダが挿入されたタイムス
ロットであるか否かに応じてハイレベルまたはローレベ
ルとなっている部分を取り込むことになる。この結果、
Ｄ−フリップフロップ２３ｄの非反転出力端子Ｑ_A の出
力、すなわちフレームパルスＳ７は、図７に示すように
ヘッダが挿入されているタイムスロット期間における伝
送クロック信号Ｓ５の立ち上がりにのみ同期して立ち上
がる信号となる。

【００３６】以上のように本実施例によれば、送信回路
１では、フレームの先頭に相当するタイムスロットの前
半においてデータ信号Ｓ１の論理を反転することによ
り、ヘッダを挿入した伝送データ信号Ｓ４を生成し、こ
の伝送データ信号Ｓ４を信号線３へと送出する。そして
受信回路２では、伝送データ信号Ｓ４中の前半の論理が
反転しているタイムスロットを検出することにより、フ
レームの先頭を認識し、フレームパルスＳ７を再生す
る。

【００３７】従って、フレームパルスをデータ信号と同
一の信号線を用いて伝送することができ、フレームパル
スを伝送するための専用の信号線を設ける必要がない。
これにより信号線数を減少することができ、配線を簡潔
にすることができる。また受信回路２では、前半の論理
が反転しているタイムスロットを検出することによりフ
レーム同期を取ることができるので、データ信号中に挿
入された特定パターンのビット列を検出するのに比べて
検出処理が非常に簡易であり、そのための回路も図１に
示す如く極めて簡易な構成とすることが可能である。

【００３８】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、データ信号をフレー
ム単位で伝送するシステムを例示しているが、１ブロッ
クはフレームには限らず、任意であって良い。例えば、
断続的にデータを送信する場合においては、一通信で伝
送するデータ信号を１ブロックとして取り扱ってもよ
い。

【００３９】また上記実施例では、１タイムスロットの
１／２の論理を反転してヘッダを生成しているが、論理
を反転する割合は任意であってよい。また上記実施例で
は、送信回路１では、送信データ信号Ｓ４の各タイムス
ロットの後半に立ち上がりが位置する伝送クロック信号
Ｓ５を生成しているが、通常のクロック信号のように伝
送データ信号Ｓ４の変化点に同期する伝送クロック信号
を生成・伝送し、受信回路２でこの伝送クロック信号に
基づいて、データ信号の再生およびフレームパルスの再
生に必要なタイミングを発生するようにしてもよい。こ
のほか、本発明の要旨を逸脱しない範囲で種々の変形実
施が可能である。

【００４０】

【発明の効果】本発明によれば、送信回路などのデータ
送信回路には、例えばフレームなどの各ブロックの先頭
の１タイムスロットの先頭側の一部の論理を反転する例
えば送信データ生成部などの論理反転手段を備え、また
例えば受信回路などのデータ受信回路には、先頭側の一
部の論理が反転したタイムスロットをブロックの先頭の
タイムスロットとしてブロック同期をとる例えばフレー
ムパルス再生回路などのブロック同期手段を備えたの
で、同期情報を専用の信号線を用いることなしに伝送す
ることが可能で、かつ同期情報の検出を簡易に行うこと
ができるデータ伝送システムならびにこのシステムで用
いられるデータ送信回路およびデータ受信回路となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るデータ伝送システムの
要部構成を示す機能ブロック図。

【図２】図１中の送信データ生成部１１の動作を説明す
るタイミングチャート。

【図３】図１中の送信クロック生成部１２の動作を説明
するタイミングチャート。

【図４】図１中のデータ再生部２１の動作を説明するタ
イミングチャート。

【図５】図１中のクロック逓倍部２２の動作を説明する
タイミングチャート。

【図６】図１中のフレームパルス再生部２３の動作を説
明するタイミングチャート。

【符号の説明】

１…送信回路 ２…受信回路 １１…送信データ生成部 １２…送信クロック生成部 ２１…データ再生部 ２２…クロック逓倍部 ２３…フレームパルス再生部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２値符号系列からなるデータ信号を所定
   のブロック単位で伝送するデータ伝送システムにおい
   て、 データ送信回路は、各ブロックの先頭の１タイムスロッ
   トの先頭側の一部の論理を反転する論理反転手段を備
   え、 またデータ受信回路は、先頭側の一部の論理が反転した
   タイムスロットをブロックの先頭のタイムスロットとし
   てブロック同期をとるブロック同期手段を備えることを
   特徴とするデータ伝送システム。
2. 【請求項２】 ２値符号系列からなるデータ信号を所定
   のブロック単位で伝送するデータ伝送システムに用いら
   れるデータ送信回路おいて、 各ブロックの先頭の１タイムスロットの先頭側の一部の
   論理を反転する論理反転手段を備えたことを特徴とする
   データ送信回路。
3. 【請求項３】 ２値符号系列からなるデータ信号を所定
   のブロック単位で伝送するデータ伝送システムに用いら
   れるデータ受信回路おいて、 先頭側の一部の論理が反転したタイムスロットをブロッ
   クの先頭のタイムスロットとしてブロック同期をとるブ
   ロック同期手段を備えることを特徴とするデータ受信回
   路。