JP2693758B2 - フレームパルス発生方式 - Google Patents
フレームパルス発生方式Info
- Publication number
- JP2693758B2 JP2693758B2 JP62001426A JP142687A JP2693758B2 JP 2693758 B2 JP2693758 B2 JP 2693758B2 JP 62001426 A JP62001426 A JP 62001426A JP 142687 A JP142687 A JP 142687A JP 2693758 B2 JP2693758 B2 JP 2693758B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- pulse
- pattern
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
技術分野
本発明はフレームパルス発生方式に関し、特に無線デ
ィジタル伝送通信システムにおけるフレームパルスの発
生方式に関するものである。 従来技術 従来のフレーム同期パルスの発生方式においては、第
４図にそのフレーム同期パルスの発生パターンの例を示
す如く、当該フレームパターンが１フレームを単位とし
て固定となっている。この例では、１フレーム期間内に
等間隔に発生するフレーム同期パルスが８個配列された
構成であり、その固定パターンが「11010110」となる様
になっている。 この様に、従来のフレームパルスの発生方式では、フ
レーム同期パターンが１フレームを単位として固定とな
っているので、試験伝送等を行う際に、ある種の特定の
固定パターンを伝送する必要がある場合等において、入
力信号列とフレーム同期パターンとの間に非常に強い相
関性が生じることがある。そのために、当該入力信号列
に対して擬似同期引込み現象を生じ易く、よって正確な
フレーム同期を確立することが不可能になるという欠点
を有している。 発明の目的 そこで、本発明は従来の如き上述した欠点を解決すべ
くなされたものであって、その目的とするところは、フ
レーム同期パターンと非常に強い相関性を有して擬似同
期引込み現象を招来する様なケースをできるだけ少なく
し得るようにしたフレームパルス発生方式を提供するこ
とにある。 発明の構成 本発明によれば、１フレームがｎ個（ｎは２以上の整
数）のフレーム同期パルスを伝送するフレームパルス発
生方式であって、 フレーム同期パルスの基本パターンを発生するフレー
ム同期パルス発生回路と、 １フレーム中の特定のＮ個（Ｎはｎ＞Ｎ≧１を満足す
る整数）のフレーム同期パルスの位置においてＭフレー
ム（Ｍは２以上の整数）を周期とする制御信号を発生す
る制御信号発生回路と、 前記基本パターンを有するフレーム同期パルスと前記
制御信号とを入力して１フレーム中の特定のＮ個のフレ
ーム同期パルスがＭフレームを周期として変化するフレ
ームパルスを発生する論理回路とを有することを特徴と
するフレームパルス発生方式が得られる。 実施例 以下に図面を用いて本発明の実施例を説明する。 第１図は本発明の実施例のフレームパルスを発生する
送信側のブロック図であり、第３図は第１図のブロック
の動作タイムチャートの１例である。尚、本実施例では
説明の便宜上Ｎ＝2,M＝４とし、フレーム構成は従来例
（第４図）と同様に１フレーム中に８個のフレーム同期
パルスを等間隔に配列した場合について説明するものと
する。 図において、分周回路101は多重化クロック10を入力
としてフレーム同期パルスの位置情報である分周信号11
を出力する。同期パターン発生回路102はこの分周信号1
1を基に１フレームを周期とする同期パターン信号12を
発生する（第３図参照）。パルス発生回路103はこの同
期パターン信号12を基に１フレーム中のＮ（＝２）個の
特定の同期パルス位置においてＭ（＝４）フレームを周
期とする制御信号13を出力する。 EX−OR（Exclusive−OR）ゲート104は同期パターン信
号12と制御信号13との排他的論理和をとった同期パター
ン信号14（第３図参照）を出力する。すなわち、１フレ
ーム中のＮ（＝２）個の特定のフレーム同期パルスがＭ
（＝４）フレームを周期として変化する信号となる。多
重化回路105は入力信号15に当該同期パターン信号14を
分周信号11の制御に基づき多重化を行い、多重化信号16
として出力する。 第２図はかかる同期パターン信号を含んだ多重化信号
を受信する受信回路のブロック図である。この受信側回
路において、分離回路201は分周回路201の出力信号21す
なわち、受信入力信号28の中のフレーム同期パルスの位
置を示す信号を基に受信入力信号28よりフレーム同期パ
ルスを分離し、受信同期パターン信号25を出力する。比
較回路26は受信同期パターン信号25と受信側にて発生さ
せた同期パターン信号24とを比較して比較信号26を出力
する。判定回路207は比較信号26を基にフレーム同期が
確立したかどうかの判定を行い、判定信号27を出力す
る。すなわち、受信したフレーム同期パターンと受信側
にて発生させたフレーム同期パターンとを比較すること
により、フレーム同期が確立したかどうかの判定として
いる。分周回路201は比較信号26と判定信号27の制御の
もとに受信入力クロック20より、受信入力信号28の中の
フレーム同期パルスの位置を示す分周信号21を出力す
る。 同期パターン発生回路202は分周信号21を基に１フレ
ームを周期とする同期パターン信号22を発生する。制御
信号発生回路203はフレーム同期引込み過程の最初のフ
レームにおいては、１フレーム中の特定の同期パルスの
位置における分離信号25を初期値として、上記以外の過
程においては、１フレーム前の自回路内での値を基準と
して同期パターン信号22を基に１フレーム中のＮ（＝
２）個の特定の同期パルスの位置でＭ（＝４）フレーム
を周期とした制御信号23を出力する。EX−ORゲート204
は同期パターン信号22と制御信号23との排他的論理和を
とった同期パターン信号24を出力する。 こうすることにより、１フレーム中の特定のＮ個のフ
レーム同期パルスがＭフレームを周期として変化するパ
ターンを有するフレーム同期信号が得られることにな
る。このことは、換言すれば、フレーム同期信号が実質
上基本フレーム同期パターンの周期のＭ倍（４倍）だけ
長くなった周期を有することになり、従来におけるフレ
ーム同期パターンと非常に相関性の強い入力信号列に対
しても、実質的に相関性がなくなることになるので、擬
似的な同期引込みが防止可能となるものである。 尚、Ｍ及びＮの値や１フレーム中の同期パルスの個数
等については、上記実施例に限定されることなく種々の
改変が可能であることは明白である。 発明の効果 叙上の如く、本発明によれば、１フレーム中の特定の
Ｎ個のフレーム同期パルスをＭフレームを周期とするパ
ターン信号とすることにより、非常に相関性の強い固定
パターンの信号伝送に対しても、擬似同期引込み動作を
回避できるという効果がある。
ィジタル伝送通信システムにおけるフレームパルスの発
生方式に関するものである。 従来技術 従来のフレーム同期パルスの発生方式においては、第
４図にそのフレーム同期パルスの発生パターンの例を示
す如く、当該フレームパターンが１フレームを単位とし
て固定となっている。この例では、１フレーム期間内に
等間隔に発生するフレーム同期パルスが８個配列された
構成であり、その固定パターンが「11010110」となる様
になっている。 この様に、従来のフレームパルスの発生方式では、フ
レーム同期パターンが１フレームを単位として固定とな
っているので、試験伝送等を行う際に、ある種の特定の
固定パターンを伝送する必要がある場合等において、入
力信号列とフレーム同期パターンとの間に非常に強い相
関性が生じることがある。そのために、当該入力信号列
に対して擬似同期引込み現象を生じ易く、よって正確な
フレーム同期を確立することが不可能になるという欠点
を有している。 発明の目的 そこで、本発明は従来の如き上述した欠点を解決すべ
くなされたものであって、その目的とするところは、フ
レーム同期パターンと非常に強い相関性を有して擬似同
期引込み現象を招来する様なケースをできるだけ少なく
し得るようにしたフレームパルス発生方式を提供するこ
とにある。 発明の構成 本発明によれば、１フレームがｎ個（ｎは２以上の整
数）のフレーム同期パルスを伝送するフレームパルス発
生方式であって、 フレーム同期パルスの基本パターンを発生するフレー
ム同期パルス発生回路と、 １フレーム中の特定のＮ個（Ｎはｎ＞Ｎ≧１を満足す
る整数）のフレーム同期パルスの位置においてＭフレー
ム（Ｍは２以上の整数）を周期とする制御信号を発生す
る制御信号発生回路と、 前記基本パターンを有するフレーム同期パルスと前記
制御信号とを入力して１フレーム中の特定のＮ個のフレ
ーム同期パルスがＭフレームを周期として変化するフレ
ームパルスを発生する論理回路とを有することを特徴と
するフレームパルス発生方式が得られる。 実施例 以下に図面を用いて本発明の実施例を説明する。 第１図は本発明の実施例のフレームパルスを発生する
送信側のブロック図であり、第３図は第１図のブロック
の動作タイムチャートの１例である。尚、本実施例では
説明の便宜上Ｎ＝2,M＝４とし、フレーム構成は従来例
（第４図）と同様に１フレーム中に８個のフレーム同期
パルスを等間隔に配列した場合について説明するものと
する。 図において、分周回路101は多重化クロック10を入力
としてフレーム同期パルスの位置情報である分周信号11
を出力する。同期パターン発生回路102はこの分周信号1
1を基に１フレームを周期とする同期パターン信号12を
発生する（第３図参照）。パルス発生回路103はこの同
期パターン信号12を基に１フレーム中のＮ（＝２）個の
特定の同期パルス位置においてＭ（＝４）フレームを周
期とする制御信号13を出力する。 EX−OR（Exclusive−OR）ゲート104は同期パターン信
号12と制御信号13との排他的論理和をとった同期パター
ン信号14（第３図参照）を出力する。すなわち、１フレ
ーム中のＮ（＝２）個の特定のフレーム同期パルスがＭ
（＝４）フレームを周期として変化する信号となる。多
重化回路105は入力信号15に当該同期パターン信号14を
分周信号11の制御に基づき多重化を行い、多重化信号16
として出力する。 第２図はかかる同期パターン信号を含んだ多重化信号
を受信する受信回路のブロック図である。この受信側回
路において、分離回路201は分周回路201の出力信号21す
なわち、受信入力信号28の中のフレーム同期パルスの位
置を示す信号を基に受信入力信号28よりフレーム同期パ
ルスを分離し、受信同期パターン信号25を出力する。比
較回路26は受信同期パターン信号25と受信側にて発生さ
せた同期パターン信号24とを比較して比較信号26を出力
する。判定回路207は比較信号26を基にフレーム同期が
確立したかどうかの判定を行い、判定信号27を出力す
る。すなわち、受信したフレーム同期パターンと受信側
にて発生させたフレーム同期パターンとを比較すること
により、フレーム同期が確立したかどうかの判定として
いる。分周回路201は比較信号26と判定信号27の制御の
もとに受信入力クロック20より、受信入力信号28の中の
フレーム同期パルスの位置を示す分周信号21を出力す
る。 同期パターン発生回路202は分周信号21を基に１フレ
ームを周期とする同期パターン信号22を発生する。制御
信号発生回路203はフレーム同期引込み過程の最初のフ
レームにおいては、１フレーム中の特定の同期パルスの
位置における分離信号25を初期値として、上記以外の過
程においては、１フレーム前の自回路内での値を基準と
して同期パターン信号22を基に１フレーム中のＮ（＝
２）個の特定の同期パルスの位置でＭ（＝４）フレーム
を周期とした制御信号23を出力する。EX−ORゲート204
は同期パターン信号22と制御信号23との排他的論理和を
とった同期パターン信号24を出力する。 こうすることにより、１フレーム中の特定のＮ個のフ
レーム同期パルスがＭフレームを周期として変化するパ
ターンを有するフレーム同期信号が得られることにな
る。このことは、換言すれば、フレーム同期信号が実質
上基本フレーム同期パターンの周期のＭ倍（４倍）だけ
長くなった周期を有することになり、従来におけるフレ
ーム同期パターンと非常に相関性の強い入力信号列に対
しても、実質的に相関性がなくなることになるので、擬
似的な同期引込みが防止可能となるものである。 尚、Ｍ及びＮの値や１フレーム中の同期パルスの個数
等については、上記実施例に限定されることなく種々の
改変が可能であることは明白である。 発明の効果 叙上の如く、本発明によれば、１フレーム中の特定の
Ｎ個のフレーム同期パルスをＭフレームを周期とするパ
ターン信号とすることにより、非常に相関性の強い固定
パターンの信号伝送に対しても、擬似同期引込み動作を
回避できるという効果がある。
【図面の簡単な説明】
第１図は本発明の実施例のフレームパルス発生方式に適
用される送信回路ブロック図、第２図は同じく受信回路
ブロック図、第３図は第１図のブロックの動作を示すタ
イムチャート、第４図は従来のフレームパルスの発生態
様を示すタイムチャートである。 主要部分の符号の説明 102……同期パターン発生回路 103……パルス発生回路 104……EX−ORゲート 105……多重化回路
用される送信回路ブロック図、第２図は同じく受信回路
ブロック図、第３図は第１図のブロックの動作を示すタ
イムチャート、第４図は従来のフレームパルスの発生態
様を示すタイムチャートである。 主要部分の符号の説明 102……同期パターン発生回路 103……パルス発生回路 104……EX−ORゲート 105……多重化回路
Claims (1)
- (57)【特許請求の範囲】 １．１フレームがｎ個（ｎは２以上の整数）のフレーム
同期パルスを伝送するフレームパルス発生方式であっ
て、 フレーム同期パルスの基本パターンを発生するフレーム
同期パルス発生回路と、 １フレーム中の特定のＮ個（Ｎはｎ＞Ｎ≧１を満足する
整数）のフレーム同期パルスの位置においてＭフレーム
（Ｍは２以上の整数）を周期とする制御信号を発生する
制御信号発生回路と、 前記基本パターンを有するフレーム同期パルスと前記制
御信号とを入力して１フレーム中の特定のＮ個のフレー
ム同期パルスがＭフレームを周期として変化するフレー
ムパルスを発生する論理回路とを有することを特徴とす
るフレームパルス発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001426A JP2693758B2 (ja) | 1987-01-07 | 1987-01-07 | フレームパルス発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001426A JP2693758B2 (ja) | 1987-01-07 | 1987-01-07 | フレームパルス発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169846A JPS63169846A (ja) | 1988-07-13 |
| JP2693758B2 true JP2693758B2 (ja) | 1997-12-24 |
Family
ID=11501129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001426A Expired - Fee Related JP2693758B2 (ja) | 1987-01-07 | 1987-01-07 | フレームパルス発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693758B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408960B1 (en) | 1999-01-20 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data transmission, and method and apparatus for data reception |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292841A (ja) * | 1987-05-26 | 1988-11-30 | Hitachi Ltd | フレ−ム同期方式 |
| JPH0273740A (ja) * | 1988-09-09 | 1990-03-13 | Nippon Hoso Kyokai <Nhk> | フレーム同期方式 |
| WO1993026106A1 (en) * | 1992-06-18 | 1993-12-23 | Oki Electric Industry Co., Ltd. | Maximum likelihood sequence estimating device and method therefor |
| JP2694807B2 (ja) * | 1993-12-16 | 1997-12-24 | 日本電気株式会社 | データ伝送方式 |
| JPH08195740A (ja) * | 1995-01-18 | 1996-07-30 | Nec Corp | ビット同期回路 |
| JP3678303B2 (ja) | 1999-04-01 | 2005-08-03 | セイコーエプソン株式会社 | 非吸収性記録媒体に対するインクジェット記録方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610040U (ja) * | 1979-07-04 | 1981-01-28 | ||
| JPS5726946A (en) * | 1980-07-24 | 1982-02-13 | Fujitsu Ltd | Frame synchronizing system |
-
1987
- 1987-01-07 JP JP62001426A patent/JP2693758B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408960B1 (en) | 1999-01-20 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data transmission, and method and apparatus for data reception |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169846A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| KR880003494A (ko) | 비트 동기화 회로 및 그 방법 | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| US5708685A (en) | Frame synchronous signal detector | |
| US4498167A (en) | TDM Communication system | |
| JP3251464B2 (ja) | クロック再生回路 | |
| JPH0275240A (ja) | 伝送スクランブル方式 | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| JP2871644B2 (ja) | Ｐｈｓコードレスホン | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JP3268335B2 (ja) | 付加情報多重化装置および方法 | |
| JPH02121541A (ja) | チャンネルアクセス方式 | |
| JP2021111886A (ja) | 有線通信システム | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JP2730519B2 (ja) | スタッフ同期回路 | |
| JP2944322B2 (ja) | データ多重化装置 | |
| JPH0273740A (ja) | フレーム同期方式 | |
| JPH06125356A (ja) | 同期回路 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JPH0723483A (ja) | 同期信号伝送装置 | |
| JPH07183882A (ja) | 送信装置と受信装置 | |
| JPH05304522A (ja) | 同期検出制御装置 | |
| JPH05235927A (ja) | データ再生タイミング発生方法 | |
| JPH02226932A (ja) | Ｃｍｉ符号の受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |