JPH02121541A - チャンネルアクセス方式 - Google Patents

チャンネルアクセス方式

Info

Publication number
JPH02121541A
JPH02121541A JP63275296A JP27529688A JPH02121541A JP H02121541 A JPH02121541 A JP H02121541A JP 63275296 A JP63275296 A JP 63275296A JP 27529688 A JP27529688 A JP 27529688A JP H02121541 A JPH02121541 A JP H02121541A
Authority
JP
Japan
Prior art keywords
data
channel
phase difference
multiplexed
way
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63275296A
Other languages
English (en)
Inventor
Minoru Ishikawa
稔 石川
Nobuki Nakada
信樹 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63275296A priority Critical patent/JPH02121541A/ja
Priority to CA002001781A priority patent/CA2001781C/en
Priority to DE68922182T priority patent/DE68922182T2/de
Priority to US07/429,478 priority patent/US5220558A/en
Priority to EP89120187A priority patent/EP0367221B1/en
Publication of JPH02121541A publication Critical patent/JPH02121541A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/08Intermediate station arrangements, e.g. for branching, for tapping-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 ドロップインサートマルチプレクサにおけるチャンネル
アクセス方式に関し、 実装上の問題を解決することを目的とし、1方向のPC
M信号と2方向のPCM信号に対しチャンネルデータの
ドロップ/インサートを行なうドロップインサートマル
チプレクサにおけるチャンネルアクセス方式において、
1方向と2方向の受信タイミング信号および受信データ
に対し所定の位相差を設定するタイムスロット位相差設
定部と、該位相差を設定されたタイミング信号を受けて
これらより作成し且つ多重化したチャンネルパルスヲ出
カスる受信チャンネルパルス発生部と、該多重化したチ
ャンネルパルスを受けてこれをデコードし、PCMコー
ダを動作させる同期信号を出力する受信チャンネルパル
スデコード部と、前記位相差を設定された受信データを
多重化された同期信号に応じて選択してPCMデコーダ
へ入力する受信選択部と、1方向と2方向の送信側タイ
ミング信号に所定の位相差を設定し、送信データの位相
を該設定した位相差に応して修正するタイムスロット位
相差修正部と、該位相差を設定された送信側タイミング
信号を入力されて、これらより作成しかつ多重化したチ
ャンネルパルスを出力する送信チャンネルパルス発生部
と、該多重化したチャンネルパルスをデコードしてPC
Mコーダを動作させる同期信号を出力する送信チャンネ
ルパルスデコード部と、PCMコーダが出力する送信デ
ータを多重化したタイミング信号に従って1方向/2方
向送信データに振り分け、前記修正部で位相修正させる
送信選択部とを備え、前記受信チャンネルパルス発生部
と同デコード部との間および送信チャンネルパルス発生
部と同デコード部との間は1方向、2方向各チャンネル
パルスを多重化して伝送するよう構成する。
〔産業上の利用分野〕
本発明は、二方向からPCM信号を受信し、それぞれの
方向からのあるチャンネルと自己のあるチャンネルを接
続し、また片方向からのPCM信号中のチャンネルの一
部を他方向へのPCM信号中のあるチャンネルに直接接
続するドロップインサートマルチプレクサにおけるチャ
ンネルアクセス方式に関する。
ドロップインサートMUX (マルチプレクサ)の機能
原理図を第5図に示す、 RPC?11. SPC旧は
一方向(1方向)の受信、送信PCM信号、SPCM2
、 PRCM2は他方向(2方向)の送信、受信pcM
信号、MULDEMI、  2はこれらの信号のマルチ
プレクサ/デマルチプレクサ、10はスルースイッチで
ある。スイッチS1.S2を接点a側に切替えればスル
ー状態になり、PRCM 1がSPCM 2に、またR
PCM 2がSPCM 1になる。この状態では図示し
ない1方向側の局と2方向側の局との間で会話ができる
。スイッチS1、S2を接点す側にすれば、SPCMI
、  2はチャンネル部12から送出された信号になる
。この状態では、RPCM1、  2は常時チャンネル
部12側へ取込まれているから、該チャンネル部12側
の図示しない局が、上記1方向/2方向側の局と会話可
能である。本発明はこのスルースイッチ10とチャンネ
ル部12との間の斜線ブロック14の構成に係るもので
ある。
このドロップインサートMUXでは、チャンネル部12
の任意のチャンネルを1方向対向にも2方向対向にも自
由に設定できることが望まれる。
従来は第7図に示すようにチャンネルパルスを■(1方
向のR側)、@l(2方向のR側)、■(1方向(7)
S側)、o(2方向(7) S (11)の4組、それ
ぞれR(受信)データ1、同2、S(送信)データ1、
同2専用に持っている。
〔発明が解決しようとする課題〕
しかしこれでは、MIILDEM(I11とチャンネル
(CH)側との間の配線数が多くなる。また、実装上も
第6図talに示すように、1方向のチャンネル実装空
間と2方向のチャンネル実装空間が専用に必要となるた
め、場合によってはチャンネルスロットが大幅に余る、
フレキシビリティに欠けるなどの問題がある。
例えばPCM−30方式の場合、1方向の対向チャンネ
ルをICH12方向の対向チャンネルを10CH11方
向←2方向スルーチヤンネルを19 CHと設定しよう
とする場合は、1方向用チヤンネルスロツトが大幅に余
る。例えば1チヤンネル1スロツトとし、全チャンネル
分用意すると仮定すると、第6図のスロットは30×2
スロツト設けられ、1方向用はlスロットしか使わない
から29スロツト余る(2方向用は20スロツト余る)
。実際には、1シート1スロツトとして1シートに数チ
ャンネルのせる、またスロットは全チャンネル分だけ用
意せずその一部にどどめる、等の措置をとるのが普通で
ある。それでも、1゜2方向ともスロット数は同じとす
ると、29CHを1方向と対向し、ICHをスルーにす
るなどの場合は、2方向用スロツトも29CH分設ける
必要がある等、フレキシビリティに問題がある。
本発明は、これら実装上の問題を解決することを目的と
するものである。
〔課題を解決するための手段〕
第1図に示すように本発明ではMULDEM l用チャ
ンネルアクセス信号とMULDEM 2用チャンネルア
クセス信号を1つに纏める(多重化する)。RFP1、
RFP2などの添字1,2はインタフェースするMUL
DEMが1か2かを示す。RFPは受信フレームの先頭
など受信フレーム中のある特定の位置を知らせるタイミ
ング信号、SFPは送信側のそれである。
MULDEM側には受信側のタイムスロッl−(TS)
位相差設定部21、受信チャンネル(RCH)パルス発
生部22、送信側のTS位相差修正部23、および送信
チャンネル(SCH)パルス発生部24を設ける。
またC H側にはRCHパルスデコード部31、Rデー
タ11.22の選択部32、PCMデコーダ33を設け
、更にSCHパルスデコード部34、Sデータ11.2
2を振分けるS選択部35、およびPCMコーダ36を
設ける。
〔作用〕 TS位相差設定部21はタイミング信号RFP1.2を
受けて、Rデータ1とRデータ2との間のフレームまた
はタイムスロットの位相差を検出し、これをもとにRデ
ータ1とRデータ2との間に1/2タイムスロフト程度
の位相差(時間差)を与える。この位相差を与えた後の
Rデータ1゜2をRデータ11.22とする。また該設
定部21は、これに伴なう新しい(該位相差を与えた)
タイミング信号RFPII、RFP22を出力する。
RCHパルス発生部22はこれらのタイミング信号RF
PII、22を受け、これらより作成しかつ多重化した
チャンネルパルスRCPと、1方向、2方向のどちらで
あるかを示すパルスRDPを発生する。以上がMULD
E?I受信側である。
CH受信側ではRCHパルスデコード部31が上記チャ
ンネルパルスRCPをバフクボードCHアドレスCHA
に従ってデコードし、受信同期パルスR3YNCおよび
R選択部32で自CHに対するRDPを取り込ませるた
めのタイミング信号(RLT)を発生する。R選択部3
2は該RLTとRDPによりRデータ11.Rデータ2
2のいずれかを選択し、選択したものをRデータとして
PCMデコーダ33に送る。該デコーダ33はR3YN
Cを用いてRデータをデコードし、例えば音声信号を再
生する。
送信側、ではSCHパルス発生部24、SCHパルスデ
コード部34は受信側のそれ22.31と同様に動作し
、1,2方向に対するそして多重化したCHパルスSC
Pと1,2方向のどちらかを示すパルスSDP、SDP
取り込みタイミング信号SLT、送信同期パルス5SY
NCを出力する。S選択部35ではPCMコーダ36か
らのSデータを、上記信号SDPとSLTによって振り
分けてSデータ11またはSデータ22として出力する
TS位相差修正部23は、タイミング信号5FP1.5
FP2に対して行なった位相差設定に応じた修正を行な
ってSデータ11.Sデータ22を元に戻してSデータ
1.Sデータ2とし、これらをMULDEMI、 MU
LDEM2へ出力する。
この構成では、第1図から明らかなように、CH部には
1方向用、2方向用の区別がなく、これらは1つに纏め
られている。
このため第6図(alの1,2方向用スロツトは同図(
blの如く1,2方向共用スロツトとなり、スロット数
の大幅な低減が可能である。例えばPCM−30で1チ
ヤンネル1スロツトとすると、(a)では60スロツト
であるものが(blでは30スロツトでよい。1,2方
向で使用スロット数が異なる場合も、多数の空スロツト
発生などの問題がない。
またMULDEM側のRCH/SCHパルス発生部22
/24とCH側のRCH/SCHパルスデコード部31
/34との間は1方向/2方向側チャンネルパルスを多
重化して伝送するから、信号線数を半減することができ
る。
〔実施例〕
第2図に、PCM−30方式に適用した本発明の実施例
を示す。全図を通してそうであるが、他の図と同じ部分
には同し符号が付しである。この第2図の受信側、送信
側各部の信号のタイムチャートを第3図、第4図に示す
タイミング信号RFP1.RFP2  (この周期は1
25μs)は、主/従選択スイッチ41に入力し、この
スイッチで「主」に選ばれた方が4ビツトシフタ42に
人力する。本例ではRFPIが主、RFP2が従とされ
、RFP 1がシフタ42に入って4ビツトシフトされ
(第2図ではクロックは省略している)、その4ビツト
シフトされたもの(RCLR)が8進カウンタ43に入
力して該カウンタをリセットする。従って以後カウンタ
43はR側りロフクに同期したその1/2.1/4.1
/8分周出力QIR,Q2R,Q3Rを生じる。なおこ
\では1タイムスロツトを8ビツトとしているから、シ
フタ42の4ビツトは1/2タイムスロツトを示してい
る。
ラッチ回路44はRCLRとRFP2との位相差を検出
するもので、カウンタ出力QIR〜Q3RをRFP2で
ラッチすることにより該位相差を検出する。第3図では
RFPlとRFP2は14クロツク差を持ち、従ってR
FPIを4ビツトシフトしたもの(RCLR)とRFP
2とは10クロツク差である。このRFP2の立下り時
のQIR,Q2R,Q3Rの出力は0,1.Oであり、
これは工0−8=2を示している。ラッチ44はこの0
1.0を取込むことにより、前記位相差は8×n+2 
 (n=o、1,2,3.・・・・・・)であることを
示す。本例では1タイムスロツトを8ビツトとしている
から、RCLRとRFP2との位相差はタイムスロット
レベルで考えると2ビツトであることがわかる。
また45.47は7ビツトシフトレジスタであり、スイ
ッチ41で従に選択されたRデータ2及びRFP2をシ
フトして7相の信号φ1〜φ7を発生する。この7ビツ
トの根拠は、タイムスロットレベルでRデータ1、Rデ
ータ2を位相同期させるにある。46.48は8人力の
セレクタで、ラッチ44で検出した位相差に従って、シ
フトレジスタ45.47で発生した7相の信号とスイッ
チ41から直接取込んだ遅れなしの信号を加えた合計8
相の信号中からその1つを選択し、出力0UTI及び5
YNCSとする。これにより、従側のRFP2とRデー
タ2を、主側のRFPIとRデータ1に対しタイムスロ
ットレベルで4ビット遅れにすることができる。
即ち、本例では14クロツク差があるが、1タイムスロ
ツトは8ビツトであるからこれは148=6ビツト差と
して扱ってよく、そしてラッチ44に取込んだ前記2で
セレクタ46.48を選択させる(端子2の人力φ6を
出力させる)ことで主、従を4ビツト差とすることがで
きる(例えばRFP2はRFPlより14+6=20ビ
ツト遅れたことになり、これは2O−8X2=4で4ビ
ット遅れに等しい) これらの回路素子41〜48が第1図のTS位相設定部
21を構成する。この設定部21の出力Rデータ11は
スイッチ41で直接取出したRデータ1そのものであり
、出力Rデータ22はセレクタ46の出力0UTI、タ
イミング出力RFP11はスイッチ41から直接取出し
たRFP 1そのもの、そしてタイミング出力RFP2
2はセレクタ48の出力5YNC3である。5YNCS
はSYNCMに対して(8n + 4)ビット遅れの形
になる(nは0、 1. 2.・・・・・・)。第3図
のTSORI、TSIR1、・・・・・・はタイムスロ
ット0のRデータ1、タイムスロット1のRデータ1、
・・・・・・を示しており、TS30R2、TS31R
2、・・・・・・はタイムスロット30のRデータ2、
タイムスロット31のRデータ2、・・・・・・を示し
ている。1フレームのタイムスロット数は32である。
RCHパルス発生回路は22aと22bの2個設けられ
、SYNCM 、 5YNC5で指定されたタイミング
を基準として、チャンネルのPCMデコーダ33を動作
させるためのR5YNCを発生するに必要なパルスRC
P 1〜RCP 5をそれぞれ発生する。
RCHパルス発生回路22bは更に、自己が発生したR
CP 1〜RCP 5は従側のものであることを示すパ
ルスRDPを発生する。RCHパルス発生回路22a、
22bが発生したRCP1〜RCP5は互いに4ビツト
の位相差があるからこれらは多重化することができる。
オアゲート群49はこの多重化を行なう (論理和をと
る)ものであり、こうして?IIJLDEMからCI(
へのタイミングパルスRCPI〜RCP5用信号線を半
減することができる。
第3図のRCP 1〜RCP 5で点線は従(2方向)
側、実線は主(1方向)側を示す。図ではRDPはRC
Pより進めであるが、これは同じタイミングでもよい。
RCHパルスデコード回路31はバックボードCHアド
レスに従ってRCP 1〜RCP 5をデコードし、R
3YNCパルスを出力する。(自チャンネルに相当する
チャンネルパルスを取出し、これを11sYNcとする
)ラッチ回路32aはR3YNCの発生タイミングで従
側識別パルスRDPをラッチして、該RDPが存在する
/しないで110の出力を生じ、これで切替スイッチ3
2bを切替える。これにより主側のときRデータ11が
、従側のときRデータ22がPCMデコーダ33に入力
する。PCMデコーダ33は選択されたR5YNCによ
り、交互にくるRデータR11、Rデータ22のうちか
ら自CHに対応するひとつのデータをデコードし、再生
した例えば音声信号を後続のチャンネル側機器へ出力す
る。なお第3図の■は1方向のTS2R1をデコードす
るとき、■は2方向のTS31R2をデコードするとき
のR3YNC,RDS、Rデータを示す。
送信側の第1図のTS位相差修正部23は第2図では切
替スイッチ51.4ビフトシフタ52.8進カウンタ5
3、ラッチ回路54.7ビツトシフトレジスタ57、セ
レクタ56、ロード付き256進カウンタ5Bで構成さ
れる。タイミングパルス5FP1、SFP2には受信側
のそれRFP2、RFPIが転用される。切替スイッチ
51は同41と同様に主/従を選択するスイッチであり
、本例ではRFP 1である5FP2を主、RFP2で
あるSFP 1を従に選択している。スイッチ51で主
に選択された5FP2はシフタ52に入り、従に選択さ
れたSFP 1はラッチ54のトリガになり、52〜5
4でこれらのタイミングパルスの位相差を検出する。こ
の点は受信側のそれと同じであり、本例では第4図に示
すようにラッチ54には010即ち2がラッチされたと
する。これら52〜54は42〜44と同様であるから
42〜44で代用してもよいが、主/従を逆にする場合
は52〜54が必要になる。
主に選択されたタイミング信号5FP2は、主側の同期
パルスSYNCMとしてSCHパルス発生回路24aに
入る。256進(8ビツトつまり1フレーム)カウンタ
58は従側の5FPIが入力したときラッチ54にラン
チされた位相差を初期値として取込み、それよりクロッ
ク計数を開始してキャリーとして従側同期パルス5YN
CSを出力する。
これで、これらのパルス5YNC3とSYNCMとの間
にはやはり(8n + 4)ビットの位相差が与えられ
る。SCHパルス発生回路24a、24bはこれらの同
期パルスSYNCM 、 5YNC3を入力され、パル
スSCP 1〜5CP5をそれぞれ発生する。これらの
回路24a、24bが発生するパルス5CP1〜5CP
5は互いに4ビツトの位相差を持ち、従って多重化が可
能である。オアゲート群59はこの多重化を行なう。こ
れによりMULDEM側からCHII+へのタイミング
パルスSCP l−3CP5用の信号線数が半減する。
SCHパルスデコード回路34はバンクボードCHアド
レスに従ってSCP 1〜SCP 5をデコードし、5
SYNCを出力する。ラッチ回路35aはこのSSY’
NCの入力タイミングで従識別パルスSDPをラッチし
、スイッチ35bを切替える。PCMコーデータはCH
1ul1機器からの例えば音声信号をPCM信号に変換
し、これ(Sデータ13)をスイッチ35bにより、主
/従に従って、主のときSデータ11、従のときSデー
タ22として出力する。
Sデータ22はセレクタ56とシフトレジスタ57へ入
力し、ラッチ54にラッチされた位相差により修正され
る。(ランチに取込まれた値2によりセレクタ56の端
子2の入力φ2を選択して出力する)即ち、従側のSデ
ータ22はSCHパルス発生回路24bの出力パルスに
同期しているため、本来の従側のSFPに比べて、カウ
ンタ58で設定した分だけ(本例では2ビツトだけ)発
生する時期が早まっている。この設定分だけの遅延をシ
フトレジスタ57及びセレクタ56で与えれば、本来の
時期に戻すことができる。セレクタ56の出力即ち上記
タイミング修正したSデータ22はスイッチ51により
Sデータ1として、またSデータ11はSデータ2とし
て送出される。
なお第4図の■は2方向のTS2S2に挿入するとき、
また■は1方向のTSISIに挿入するときの5SYN
C、S D S、  Sデータを示す。
〔発明の効果〕
以上説明したように、本発明ではチャンネルパルス(S
CHI〜5.RCHI〜5)を1方向と2方向で時間的
に多重しているのでMULDEM部とCH部との間の配
線が少なくて済む他、1方向と2方向で使用するチャン
ネルスロットが共用できるため、チャンネルの方向別の
割振りに大きな自由度ができ、実装上極めて有利である
【図面の簡単な説明】
第1図は本発明の原理説明用ブロック図、第2図は本発
明の実施例を示すブロック図、第3図は第2図の受信側
の動作説明用タイムチャート、 第4図は同送信側の動作説明用タイムチャート、第5図
はドロップインサートMUXの説明図、第6図は実装形
式の説明図、 第7図は従来方式を説明するブロック図である。 FPIは1方向の送信タイミング信号、5FP2は2方
向の送信タイミング信号、RFPII、RFP22は位
相差を設定されたRFPI、RFP2、また5FPI1
.5FP22は位相差を設定された5FP1、SFP2
、またRCP、SCPは多重化されたチャンネルパルス
、RDP、SDPは主/従(1方向/2方向)を示す信
号、R5YNC5SYNCは同期信号である。

Claims (1)

  1. 【特許請求の範囲】 1、1方向のPCM信号(RPCM1、SPCM1)と
    2方向のPCM信号(SPCM2、RPCM2)に対し
    チャンネルデータのドロップ/インサートを行なうドロ
    ップインサートマルチプレクサにおけるチャンネルアク
    セス方式において、 1方向と2方向の受信タイミング信号(RFP1、RF
    P2)および受信データ(Rデータ1、Rデータ2)に
    対し所定の位相差を設定するタイムスロット位相差設定
    部(21)と、 該位相差を設定されたタイミング信号(RFP11、R
    FP22)を受けてこれらより作成し且つ多重化したチ
    ャンネルパルス(RCP)を出力する受信チャンネルパ
    ルス発生部(22)と、該多重化したチャンネルパルス
    (RCP)を受けてこれをデコードし、PCMコーダ(
    33)を動作させる同期信号(RSYNC)を出力する
    受信チャンネルパルスデコード部(31)と、 前記位相差を設定された受信データ(Rデータ11、R
    データ22)を多重化された同期信号(RSYNC)に
    応じて選択してPCMデコーダへ入力する受信選択部(
    32)と、 1方向と2方向の送信側タイミング信号(SFP1、S
    FP2)に所定の位相差を設定し、送信データ(Sデー
    タ11、Sデータ22)の位相を該設定した位相差に応
    じて修正するタイムスロット位相差修正部(23)と、 該位相差を設定された送信側タイミング信号(SFP1
    1、SFP22)を入力されて、これらより作成しかつ
    多重化したチャンネルパルス(SCP)を出力する送信
    チャンネルパルス発生部(24)と、 該多重化したチャンネルパルス(SCP)をデコードし
    てPCMコーダ(36)を動作させる同期信号(SSY
    NC)を出力する送信チャンネルパルスデコード部(3
    4)と、 PCMコーダが出力する送信データを多重化したタイミ
    ング信号(SSYNC)に従って1方向/2方向送信デ
    ータ(Sデータ11、Sデータ22)に振り分け、前記
    修正部(23)で位相修正させる送信選択部(35)と
    を備え、 前記受信チャンネルパルス発生部(22)と同デコード
    部(31)との間および送信チャンネルパルス発生部(
    24)と同デコード部(34)との間は1方向、2方向
    各チャンネルパルスを多重化して伝送することを特徴と
    するチャンネルアクセス方式。
JP63275296A 1988-10-31 1988-10-31 チャンネルアクセス方式 Pending JPH02121541A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63275296A JPH02121541A (ja) 1988-10-31 1988-10-31 チャンネルアクセス方式
CA002001781A CA2001781C (en) 1988-10-31 1989-10-30 Drop/insert multiplexer for data channel access units
DE68922182T DE68922182T2 (de) 1988-10-31 1989-10-31 Multiplexer mit Einfügung und Ausblenden von Kanälen für Datenkanal-Zugriffseinheiten.
US07/429,478 US5220558A (en) 1988-10-31 1989-10-31 Drop/insert multiplexer for data channel access units
EP89120187A EP0367221B1 (en) 1988-10-31 1989-10-31 Drop/insert multiplexer for data channel access units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275296A JPH02121541A (ja) 1988-10-31 1988-10-31 チャンネルアクセス方式

Publications (1)

Publication Number Publication Date
JPH02121541A true JPH02121541A (ja) 1990-05-09

Family

ID=17553456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275296A Pending JPH02121541A (ja) 1988-10-31 1988-10-31 チャンネルアクセス方式

Country Status (5)

Country Link
US (1) US5220558A (ja)
EP (1) EP0367221B1 (ja)
JP (1) JPH02121541A (ja)
CA (1) CA2001781C (ja)
DE (1) DE68922182T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216666A (en) * 1991-12-12 1993-06-01 Alcatel Network Systems, Inc. 1:n ring-type signal protection apparatus
US8704010B2 (en) 2010-05-07 2014-04-22 Celanese International Corporation Alcohol production process with impurity removal
WO2013070216A1 (en) 2011-11-09 2013-05-16 Celanese International Corporation Integrated ethanol production from methanol via carbonylation and hydrogenation by extracting halides from acetic acid

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434485A (en) * 1980-11-13 1984-02-28 Rockwell International Corporation Drop and insert channel bank with reduced channel units
JPS57143953A (en) * 1981-03-02 1982-09-06 Nec Corp Signal transmitting and receiving circuit for time- division multidirectional multiple communication system
US4468767A (en) * 1981-12-07 1984-08-28 Coastcom Drop-and-insert multiplex digital communications system
FI64874C (fi) * 1982-05-03 1984-01-10 Nokia Oy Ab Digital multiplexanordning
JPS6025355A (ja) * 1983-07-22 1985-02-08 Fujitsu Ltd 位相補正回路
JPS61107837A (ja) * 1984-10-30 1986-05-26 Mitsubishi Electric Corp 時分割多重通信装置
US4989199A (en) * 1988-10-31 1991-01-29 At&T Bell Laboratories Photonic switch architecture utilizing code and wavelength multiplexing

Also Published As

Publication number Publication date
EP0367221B1 (en) 1995-04-12
EP0367221A2 (en) 1990-05-09
US5220558A (en) 1993-06-15
DE68922182D1 (de) 1995-05-18
EP0367221A3 (en) 1992-05-20
CA2001781C (en) 1994-09-06
CA2001781A1 (en) 1990-04-30
DE68922182T2 (de) 1995-09-14

Similar Documents

Publication Publication Date Title
EP0346896B1 (en) A parallel-to-serial converter
US4151373A (en) Data transmission system
JPH04211534A (ja) データ伝送方法
JPH0828691B2 (ja) フレーム同期方式
US5442636A (en) Circuit and method for alignment of digital information packets
US5550874A (en) Clock synchronizing circuit of data transmission system
CA1299784C (en) High-speed demultiplexer circuit
US4977558A (en) Demultiplexing device of synchronous multiplexing system
US4933955A (en) Timing generator
JPH02121541A (ja) チャンネルアクセス方式
JP2693758B2 (ja) フレームパルス発生方式
US6539034B1 (en) Method and apparatus for time-division multiplexing and demultiplexing
US6307863B1 (en) Transmission method and communication system employing the method
JPH0568013A (ja) デジタル信号多重通信システム
JPS6125340A (ja) 速度変換回路
JPS615640A (ja) フレ−ム同期方式
KR940010201B1 (ko) 전송장치의 병렬처리 방식에 의한 ds3/ds4 신호의 다중화 회로
KR100456976B1 (ko) 시분할 다중화 버스를 이용한 데이터 송수신 시스템 및 방법
JP3082793B2 (ja) 並列光伝送装置のタイミング調整方法
JP2730519B2 (ja) スタッフ同期回路
JPS615641A (ja) フレ−ム同期制御方式
JPH0371732A (ja) データ多重分離回路
JPH05268207A (ja) フレーム同期システム
JPH05268184A (ja) 多重通信方式
JPH0834642B2 (ja) デジタル交換機間の通信システム