JPS63292841A - フレ−ム同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信装置におけるフレーム同期方式
に係り、特にデータ中の固定パターンによる誤同期を防
止するのに好適なフレーみ同期方式に関する。

（従来の技術〕 従来のフレーム同期方式におけるフレーム同期パターン
ｐ構成・配置には第５図（ａ）に示すように固定のフレ
ーム同期パターンＦｒ、Ｆｚ、Ｆｉをフレームの特定位
相に集中配置するものと、第５図（ｂ）に示すように、
各々固定のフレーム同期パターンＦ＋、Ｆｇ、Ｆｓを１
ビツトづつ等間隔に分散配置したものがある。このよう
に配置されたフレーム同期パターンＦ　１．　Ｆ　ｚ、
　Ｆ　ｓを検出するフレーム同期方式においては、フレ
ーム中の固定データを誤ってフレーム同期パターンと見
なす事による誤同期が発生する。めのため、従来技術に
おいては、この様な誤同期を防止する方法として、例え
ば昭６１年度　電子通信学会総合全国大会　予稿集　１
９８７ｒＣＲＣに基づくフレーム誤同期防止法」上田裕
己等にあるように、フレームに付加されたＣＲＣ（Ｃｙ
ｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）の連続
誤りによって検出する手段をフレーム同期回路に付加し
、誤同期検出時において強制再ハンチングをとるように
している。

〔発明が解決しようとする問題点〕

上記従来技術は、本来フレーム内の符号誤りを検出する
為に付加したＣＲＣを誤同期検出に用いているので、フ
レーム内の符号誤りによるＣＲＣの誤りと、誤同期によ
ってＣＲＣが挿入されている位相と異なる位相をＣＲＣ
と見なしているために発生している疑似的なＣＲＣ誤り
とを区別するため、長い時間ＣＲＣの監視を行わねばな
らない。

従って、誤同期が発生してから該誤同期を検出して強制
再ハンチングを行い、さらに真の同期復帰に到るまでの
間に、大量のデータが同期外れのため失われるという問
題点がある。

本発明の目的は、フレーム内の固定データをフレーム同
期パターンであるとして誤検出することがないフレーム
同期方式を提供することにある。

〔問題点を解決するための手段〕

上記目的は、入力データのフレームの特定位相に挿入さ
れたフレーム同期パターンを検出し、データ系列のフレ
ーム同期をとるフレーム同期方式において、毎フレーム
同一のビット系列から成る固定パターンと、特定の周期
で毎フレーム変化するビット系列からなる遷移パターン
とをもって前記フレーム同期パターンを構成することで
、達成される。

（作　　用〕 フレーム同期パターンの一部を構成する遷移パターンの
ビット系列がフレーム毎に変化するために、フレーム毎
に異なったフレーム同期パターンとの照合を行うことに
なり、フレーム中の固定データを誤ってフレーム同期パ
ターンと見なす事がなくなる。

〔実　施　例〕

以下、本発明の一実施例を第１図〜第３図により説明す
る。第１図は、本廃明の一実施例にかかるフレーム同期
方式におけるフレーム同期パターン構成図である。第１
図に示す実施例では、フレーム同期パターンのうち固定
パターンＦ　Ｉ−Ｆ　ｓがフレームの先頭に集中配置さ
れ、３ビツトからなる遷移パターンがその後に集中配置
されている。

遷移パターンの変化の周期は８フレームであり、第１フ
レームの′″０．０．０″（２進）から、第８フレーム
の１１，１．１″（２進）まで、フレーム毎に１づつ歩
進するようになっている。

第２図は、本発明の一実施例にかかるフレーム同期方式
のフレーム同期回路の構成図である。入力データは、固
定パターン検出回路１および遷移パターン検出回路３に
入力される。固定パターン検出回路ｌからは、固定パタ
ーンの検出・未検出を示す信号が出力され、−敗・不一
致判定回路６に入力される。遷移パターン検出回路３か
らは、フレーム同期パターンから抜き取られた遷移パタ
ーンのビット系列が出力され、遷移パターン発生回路４
と比較回路５とに入力される。遷移パターン発生回路４
は、該回路４内で発生したパターン比較用の遷移パター
ンのビット系列を比較回路５に出力する。比較回路５は
、遷移パターン検出回路３と遷移パターン発生回路４か
ら入力してきた２つのビット系列を比較し、その比較結
果を一致・不一致判定回路６に出力する。また、入力し
てきたクロックは、フレームカウンタ２に入力され、該
フレームカウンタ２は、フレーム同期パターン検出位相
信号を遷移パターン発生回路４および一致・不一致判定
回路６に入力する。一致・不一致判定回路６は、フレー
ム同期パターンの一致・不一致を示す信号を同期保護回
路７に出力し、同期保護回路７はハンチング動作指定信
号をフレームカウンタ２．遷移パターン発生回路４およ
び一致・不一致判定回路６に出力するようになっている
。

次に、第３図のフローチャートを珀いて、第１図に示す
フレーム同期パターンを第２図に示すフレーム同期回路
によって検出し、データ系列に対口でフレーム同期をと
る場合の動作について説明する。

フレーム同期外れが発生した場合、該フレーム同期外れ
発生時点において後方保護機能を有する同期保護回路７
を初期化し、ハンチング動作に移る。ハンチング動作時
においては、入力データを監視し、第１図に示す固定パ
ターンＦ　Ｉ””　Ｆ　ｓを入力データ中から検出する
。このとき、同期保護回路７からはハンチング動作指定
信号が発せられ、該信号によりフレームカウンタ２はカ
ウントアツプ動作を停止している。また、−敗・不一致
判定回路６にもハンチング動作指定信号が入力され、比
較回路５から受信した遷移パターンの比較結果を示す信
号が、パターンの一致・不一致の判定に影響を与えぬよ
う制御している。この動作状態は、固定パターン検出回
路１が固定パターンＦ、〜Ｆ。

を検出するまで続く、固定パターンＦ、〜ｐｓが検出さ
れると、前記ハンチング動作指定信号が消え、その消え
るタイミングをもって、遷移パターン検出回路３が検出
した遷移パターンを遷移パターン発生回路４にプリセッ
トする。このようにして、遷移パターン発生回路４が発
生すべき遷移パターンのビット系列を与える位相が定ま
り、フレーム同期回路は後方保護動作に移行し、フレー
ムカウンタ２が歩進を開始する。それと同時に、タイミ
ングをとって遷移パターン発生回路４の動作位相をシフ
トさせ、比較回路５に対して出力するパターン比較用の
遷移パターンのビット系列を１歩進させ、出力させる。

さらに、一致・不一致判定回路６は、後述する理由によ
り、比較回路５から受信する遷移パターンの一致・不一
致情報をもフレーム同期パターンの一敗・不一致を判定
する条件に加えるよう動作モードを変える。

以後、フレームカウンタ２が歩進し、フレーム同期パタ
ーンを検出する位相までに到り、フレームカウンタ２か
ら一致・不一致判定回路６にフレーム同期パターン検出
信号が出力されたとき、一致・不一致判定回路６は固定
パターン検出回路１から受信した固定パターンの一致・
不一致情報と、比較回路５から受信した遷移パターンの
一致・不一致情報とによってフレーム同期パターンの一
致・不一致を判定し、両者共に一致の場合にパターンの
一致を示す信号を同期保護回路７に出力し、その他の場
合には不一致を示す出力を出力する。

遷移パターンの一致・不一致情報の判定条件に加えるの
は、次の理由による。

固定パターン検出回路ｌが検出したパターンＦｌｕＦ！
、Ｆ３が真のフレーム同期用の固定パターンであるなら
ば、遷移パターン検出回路３が受信したパターンと、遷
移パターン発生回路４が発生したパターンとは、同様の
遷移（歩道）をしているので一致するはずである。これ
に対し、固定パターン検出回路１が検出したパターンＦ
、、Ｆｔ、Ｆｓがフレーム同期パターンの固定パターン
ではなく固定のデータ信号であるならば、遷移パターン
検出回路３が受信したパターンは、遷移パターン発生回
路４から出力されたパターンとは異なる遷移をしている
ので多くの場合不一致となるはずである。

従って、後方保護動作に移行した場合、遷移パターンの
一敗・不一致情報を判定条件に加えることで、誤同期を
起こす率が著しく低減する。

同期保護回路７では、不一致を示す信号を受信した場合
には、−敗・不一致判定回路６、フレームカウンタ２お
よび遷移パターン発生回路４に対してハンチング動作指
定信号を出力し、先に述べたハンチング動作状態に移行
する。それに対して、−敗を示す信号を受信した場合に
は、遷移パターン発生回路４の動作位相をシフトさせて
、比較回路５に対して出力するビット系列を１歩進させ
たのち、後方保護動作終了の判定を行う、後方保護動作
が終了したと判定された場合には、同期保護回路７から
の同期外れ表示信号の送信を停止し同期確立状態の動作
モードに移行し、未終了と判定された場合には、以上述
べた後方保護動作を１！続する。

以上のように、本実施例によれば、従来技術において最
も誤同期が発生しやすかった場合、つまりフレーム中に
固定されたデータがある場合についても、後方保護動作
中において、フレーム同期パターン中の遷移パターンが
予め定めた遷移の系列と一致するか否かを検出する事に
より誤同期の発生を防止する事ができる。

第４図は、本発明のフレーム同期方式におけるフレーム
同期パターンの第２の構成例を示したものである。第４
図に示す実施例では、第１図に示す実施例の場合と同様
、固定パターンＦ１〜Ｆｓがフレームの先頭に集中配置
され、３ビツトからなる遷移パターンがその後に集中配
置されている。

本実施例における遷移パターンは、原始多項式Ｘ’＋Ｘ
＋１に対応するＭ系列の信号と、その信号を１ビツトシ
フトした信号および２ビツトシフトさせた信号の３つの
信号を組み合わせたものである。従って、Ｍ系列の周期
の式２”−１（ｋは原始多項式の最高次数）にに＝３を
代入して求まる７フレームを周期として遷移パターンが
変化する。

第４図のフレーム同期パターンを用いた場合のフレーム
同期回路の構成およびその動作については、基本的には
第２図および第３図を用いて説明した第１図のフレーム
同期パターンの場合と同じである。異なる点は、第２図
の遷移パターン発生回路４から出力される遷移パターン
比較のためのビット系列のフレー、ム毎の遷移が、原始
多項式Ｘ’＋Ｘ＋１に対応するＭ系列となる点だけであ
る。

〔発明の効果〕

本発明によれば、データ信号中に含まれる疑似的なフレ
ーム同期パターンによる誤同期発生を防止でき、フレー
ム同期回路の性能向上に効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るフレーム同期パターン
構成図、第２図は第１図に示すフレーム同期パターンに
対するフレーム同期回路の構成図、第３図は第２図に示
すフレーム同期回路の動作を説明するフローチャート、
第４”図は本発明の第２実施例に係るフレーム同期パタ
ーン構成図、第５図（ａ）、（ｂ）は従来技術における
フレーム同期パターン構成図である。 １・・・固定パターン検出回路、２・・・フレームカウ
ンタ、３・・・遷移パターン検出回路、４・・・遷移パ
ターン発生回路、５・・・比較回路、６・・・−敗・不
一致判定回路、７・・・同期保護回路 代理人　弁理士　　秋　本　　正　実 旨　チ　　　　≦　厨 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １、入力データのフレームの特定位相に挿入されたフレ
   ーム同期パターンを検出し、データ系列のフレーム同期
   をとるフレーム同期方式において、毎フレーム同一のビ
   ット系列からなる固定パターンと、特定の周期で毎フレ
   ーム変化するビット系列からなる遷移パターンとをもっ
   て前記フレーム同期パターンを構成したことを特徴とす
   るフレーム同期方式。 ２、前記遷移パターンは、Ｍ系列信号であることを特徴
   とする特許請求の範囲第１項記載のフレーム同期方式。 ３、前記遷移パターンは、フレーム毎に特定値増加もし
   くは減少する２進値信号であることを特徴とする特許請
   求の範囲第１項記載のフレーム同期方式。 ４、ハンチング動作時にはフレーム同期パターン中の固
   定パターンのみを検出することを特徴とする特許請求第
   １項記載のフレーム同期方式。