JPS63311665A - 同期信号検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は直列型ディジタルデータを記録再生する場合の
同期信号検出方法に関するものである。

従来の技術 従来より、直列型ディジタルデータの記録再生は多くの
分野で幅広く用いられており、最近での例としては、デ
ィジタルオーディオテープレコーダ（ＤＡＴ）がある。

今、−例として、回転ヘッド方式ディジタルオーディオ
テープレコーダ（Ｒ−ＤＡＴ）ｉ考えれば、その記録信
号は第２図に示す如く、直列型ディジタルデータ、Ｄｏ
、・・・・・・Ｄｎに対し、時間的に等間隔なブロック
周期Ｂｔで特定パターンの同期信号５ＹＮＣを挿入し、
その他に、直列型ディジタルデータへの記録内容等識別
用コードＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、プ０
７り周期単位でのアドレスコードＢ　Ａ　（Ｂｔｏｃｋ
　Ａｄｄｒｅｓｓ　）、そしてＩＤおよびＢＡに対する
誤り検出符号ＥＤＣ（Ｅｒｒｏｒ　Ｄｅｔｅｃｔｉｏｎ
　Ｃｏｄｅ　）　ｆ備えた構成となっている。そして各
コードは８ビット単位で構成され、シンボルと呼ばれて
いる。

再生側では、記録側の同期信号と同一パターンの発生器
に用意し、再生入力である直列型ディジタルデータと逐
次比較し、一致した場合を同期信号とみなし、以降の信
号処理の基準信号とする方法が広く一般的に用いられて
いる。

Ｒ−ＤＡＴの場合、記録再生には、８−１０変調と呼ば
れる変調方式を用い、同期信号５ＹＮＣ用のパターンに
は、通常のデータ中には現れ得ない特殊パターンを用い
ており、このため同期信号の検出精度はかなり高いもの
となっている。

しかしながら、記録信号の帯域制限等何らかの理由で特
殊パターンの存在する変調方式が使えない場合、同期信
号５ＹＮＣとしては、データ中に存在するパターンを使
わざる倉得なくなる。この場合、正しい同期信号以外の
擬似同期信号が発生する確率はかなり高くなり、正しい
信号処理を行うことは困難となる。これを防ぐには、同
期信号５ＹＮＣの語長全増せば良いが、記録周波数が上
がる、もしくは信号の伝送レートが下がるという欠点を
有している。

このため、従来の技術としては、例えば、特開昭６０−
１３７１５０号公報に示されている様に、同期信号の語
長を増さずに同期信号の検出を確実に行う方法として、
同期信号検出回路に加えて、順次続く２つのブロックの
アドレスコードＢＡの内容が所定の規則性を有すること
を検出して第２の同期信号とし、両者の論理積上とって
同期信号とする方法がある。

すなわちブロック周期単位のアドレスコードＢＡは、通
常零から連続的に増加する２進゛数が割り付けられるの
が普通であり、順次続く２つのアドレスコードの値の差
が所定値であることを検出することにより、同期信号検
出を確実化することが可能であった。

発明が解決しようとする問題点 しかしながら上記のような構成では、順次続く２つのア
ドレスデータ（直の規則性？用いているため、何らかの
理由で一方が欠除した場合、例えば、起動直後や再生デ
ータに発生した符号誤りからの復帰直後ではアドレスデ
ータ値による規則性検出が行えず、確実かつ迅速な同期
検出が困難となるものであった。

本発明は上記問題点に濫みてなされたものであり、従来
例の如く複数ブロック間の規則性を用いることなく、同
期信号による検出と同様、ブロック内で完結し、かつ精
度の高い同期信号検出方法？提供するものである。

問題点を解決するための手段 上記問題点を解決するために本発明の同期信号検出方法
は、同期信号パターンとの一致比較により検出される第
１の同期検出信号と、同期信号と共に付加された補助コ
ード・アドレスコードおよび誤り検出コードより所定の
演算で生成される誤り検出信号とを用い、誤り検出信号
が無誤り状態の時のみ、第１の同期検出信号を通過させ
第２の同期検出信号とするという構成を備えたものであ
る。

作　　　用 本発明は上記の構成により、同期パターンとの一致比較
により検出される第１の同期検出信号に加えて、誤り検
出コード系を一種の同期信号とみなし、両者の結果の論
理積？取ることにより同期信号の検出精度を高めるもの
である。同期検出信号欠落時の補助コード系の誤り検出
結果は有効性が少なく、かつ誤り検出コード系全体の語
長が比較的短い場合、符号誤りによる影響は少なく擬似
同期信号を選別するための基準信号としての役割りは十
分果たしうる。その結果、実質的に同期信号以外が伸び
たことと等価の効果が得られ、複数ブロック間の規則性
上用いることなく、ブロック内で完結した精度の高い同
期信号検出が行えることとなる。

実施例 以下本発明の一実施例の同期信号検出方法の構成につき
、図面を参照しながら説明する。

第１図は本発明の実施例における同期検出方法を具現化
する装置のイ４成を示すものである。

第１図において、１は直列型ディジタルデータの入力端
子、２ａ〜２ｄは直列並列変換用のシフトレジスタ、３
は再生側であらかじめ準備された記録側と同一の同期パ
ターン発生器、４はシフトレジスタ２ａで並列化され九
ディジタルデータと同期パターン発生器３で発生された
データとの一致比較を行い、第１同期信号＆を発生する
ための同期パターン比較器４．＼６はシフトレジスタ２
ｂおよび２Ｃで並列化されたデータから所定の演算によ
り、誤り検出符号を発生するだめのパリティ発生器、６
は再生側で発生したパリティと記録時に付加したパリテ
ィとの一致比較を行い誤り検出信号ｂ２発生させるため
のパリティ検査器、７は第１同期信号ａと誤り検出信号
すより第２同期信号Ｃを発生するためのＡＮＤ回路であ
る。

以上のように構成された同期信号検出方法を具現化する
装置の一実施例について、以下第１図および第２図を用
いてその動作を説明する。

第２図に示す形式の信号を、第１図において直列型ディ
ジタルデータ入力端子１に入力した場合、まず、シフト
レジスタ２ａ、同期パターン発生器３、同期パターン比
較器４により、直列型ディジタルデータ中より同期信号
と一致するパターン信号の検出を行い、第１の同期信号
とする。同期信号のパターン長が十分長ければ高い精度
で同期信号検出が可能であり、また同期信号が欠落して
もその周期性を用い、同期信号の補間が可能となる。

しかしながら、何らかの理由により十分に長いパターン
長を取れない場合、直列型ディジタルデータ中に含まれ
る同期信号と同一パターンのデータにより擬似同期信号
が発生する確率は非常に高くなり、正確な同期検出が困
難となる。このため、擬似同期信号？選別し、発生を抑
える手段として、本実施例では同一プロツク内での同期
信号と誤り検出信号の連続的な時間的配置Ｏ規則性を用
いている。

すなわち、第１の同期信号検出と同時に、同期信号と連
続的に配置された、補助コード・アドレスコードおよび
誤り検出コード各部の誤シ検出を、シフヒレジス１２ｂ
〜２ｄ、パリフ４発生器５゜ハリティ検査器６により行
う。そしてその結果としての誤り検出信号を一種の同期
信号とみなし、ＡＮＤ回路７で、第１の同期信号との論
理積をとることにより、擬似同期信号の選別を行い、同
期検出信号の精度向上を図るものである。第２図に示す
信号構成の場合、同期信号他の各コードは各々８ビツト
構成であるが、８ビツトの誤り検出コードによる誤検出
確率は２　であり、８ビツトの同期信号パターンと能力
的に等価であることが数学的に導ける。そして元々の同
期信号パターンの８ビツトと加えて、計１６ビツトの同
期検出精度を８ビツトの同期信号パターンによシ突現で
きるものである。また、誤り検出コードの種類としては
並列処理の可能な符号方式であれば何であっても良いが
、構成が簡単で誤り検出能力の高い方式として、例えば
第２図の符号構成においてＰ＝Ｗ　　■Ｗ２ または　Ｐ＝Ｗ、■Ｗ２ で表わせる、偶数または奇数・くリテイが挙げられる。

但し■は排他的論理和を示す。

符号誤りが発生した場合、データがすべて論理的に”Ｌ
ｏｗ”となる傾向がある場合、誤りを確実に検出できる
手段として奇数パリティが有効である。

以上のように本実施例によれば、８ビツトの同期信号に
付加された、補助コード・アドレスコード・誤り検出コ
ードによる誤り検出結果を等簡約に８ビツトの同期信号
とみなして処理することにより、同期信号長を増さず、
かつブロック内で完結した実質的に１６ビツトの能力を
有する同期信号検出方法を実現できるものである。

なお、本実施例においては、誤り検出コード等の符号長
１に８ビツトで定義したが、これはシステムの必要仕様
に合わせ、任意の値を用いてよい。

１だ、本実施例において同期信号検出方法は記録再生系
を例に挙げているが、通信機等ディジタル信号の伝送を
行う他の機器でも有効なことはもちろんのことである。

発明の効果 以上のように本発明は、同期信号とのパターン一致比較
による同期検出信号に加えて、同期信号と共に付加され
た補助コード・アドレスコード・誤り検出コードによる
誤り検出結果を一種の同期信号として用いることにより
、同期信号の語長を増さずに、ブロック内で完結し、か
つ実質高に精度の高い同期信号検出方法を実現しうるも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例における同期信号検出方法を
具現化する装置の構成を示すブロック図、第２図は第１
図における入力端子に加わる直列型ディジタルデータの
信号構成図である。 １・・・・・・直列型ディジタルデータ入力端子、２・
・・・・・シフトレジスタ、３・・・・・・同期パター
ン発生器、４・・・・・・同期パターン比較器、６・・
・・・・パリティ発生器、ｅ・・・・・・パリティ比較
器、７・・・・・・ＡＮＤ回路。

Claims (2)

【特許請求の範囲】
1. （１）時間的に等間隔なブロック周期毎に、同期信号と
   、補助コードと、前記ブロック周期のアドレス値を示す
   アドレスコードと、前記補助コードおよびアドレスコー
   ドより所定の演算により発生される誤り検出コードとを
   付加された直列型ディジタルデータから、前記同期信号
   とのパターン一致比較により検出される第１の同期信号
   と、前記補助コードとアドレスコードおよび誤り検出コ
   ードより所定の演算で生成される誤り検出信号とを検出
   し、前記誤り検出信号が誤り無しの場合のみ、前記第１
   の同期信号を取り出し、第２の同期信号とすることを特
   徴とする同期信号検出方法。
2. （２）誤り検出コードとして、補助コードおよびアドレ
   スコードの各々対応するビットの奇数パリテイまたは偶
   数パリテイを用いることを特徴とする特許請求の範囲第
   １項記載の同期信号検出方法。