JPH0418387B2 - - Google Patents
Info
- Publication number
- JPH0418387B2 JPH0418387B2 JP56181674A JP18167481A JPH0418387B2 JP H0418387 B2 JPH0418387 B2 JP H0418387B2 JP 56181674 A JP56181674 A JP 56181674A JP 18167481 A JP18167481 A JP 18167481A JP H0418387 B2 JPH0418387 B2 JP H0418387B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- bit
- digital signal
- words
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 101000706243 Homo sapiens Prominin-2 Proteins 0.000 description 1
- 102100031190 Prominin-2 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/935—Regeneration of digital synchronisation signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electrophonic Musical Instruments (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
本発明はデジタル信号処理に関し、制約するこ
となく、より具体的に言えば、デジタル・ビデ
オ・テープ・レコーダ（VTR）からの再生時の
シリアルなデジタル・テレビジヨン信号から同期
情報を抜き取り、そして、その同期信号に基づい
てデジタル信号をパラレル信号に変換する装置に
関する。
となく、より具体的に言えば、デジタル・ビデ
オ・テープ・レコーダ（VTR）からの再生時の
シリアルなデジタル・テレビジヨン信号から同期
情報を抜き取り、そして、その同期信号に基づい
てデジタル信号をパラレル信号に変換する装置に
関する。
テレビジヨン信号がデジタルVTRで記録され
るまえにどのように処理されコード化されるかに
ほとんど無関係に、実際に記録される信号は映像
データ、エラー保護情報、予備データ分（たとえ
ば日付、時刻、タイトル等の項目を記録するため
に用いる）および同期情報を含むシリアルなデー
タ系列を含む。同期情報は再生時のデータの復元
に重要である。たとえば、VTRがシステム・ビ
デオと同期するときには、VTRの機械的誤差の
ために再生タイミングをシステム・ビデオに応じ
て変化させる。したがつて、再生された同期情報
は再生プロセツサーがデータを復元するうえで大
切である。データは再生時に一時的に記憶装置に
記憶され、システム・ビデオに同期してその記憶
装置から読み出される。
るまえにどのように処理されコード化されるかに
ほとんど無関係に、実際に記録される信号は映像
データ、エラー保護情報、予備データ分（たとえ
ば日付、時刻、タイトル等の項目を記録するため
に用いる）および同期情報を含むシリアルなデー
タ系列を含む。同期情報は再生時のデータの復元
に重要である。たとえば、VTRがシステム・ビ
デオと同期するときには、VTRの機械的誤差の
ために再生タイミングをシステム・ビデオに応じ
て変化させる。したがつて、再生された同期情報
は再生プロセツサーがデータを復元するうえで大
切である。データは再生時に一時的に記憶装置に
記憶され、システム・ビデオに同期してその記憶
装置から読み出される。
さらに、記録・再生されるデータ系列はシリア
ルであり、かつ再生されたデータ系列は再生プロ
セツサでパラレル・データに変換されなければな
らないので、同期情報は再生されたシリアル・デ
ータ中の個々のワードを区別するために用いられ
る。
ルであり、かつ再生されたデータ系列は再生プロ
セツサでパラレル・データに変換されなければな
らないので、同期情報は再生されたシリアル・デ
ータ中の個々のワードを区別するために用いられ
る。
記録されたデータ系列は一般に複数ワードのブ
ロツクの形態であり、まとめて言えば、このた
め、再生時に同期情報は、各ワードの最初のビツ
トを区別し、これによりパラレル変換を行えるよ
うに要求される。また、同時にデータ・ワードか
らなる各ブロツクにおける最初のワードを区別す
るために同期情報が要求される。
ロツクの形態であり、まとめて言えば、このた
め、再生時に同期情報は、各ワードの最初のビツ
トを区別し、これによりパラレル変換を行えるよ
うに要求される。また、同時にデータ・ワードか
らなる各ブロツクにおける最初のワードを区別す
るために同期情報が要求される。
本発明によれば、ワード・ブロツクであつて、
それぞれがＮ個のｎビツト・ワードからなり、か
つ同期情報をなす所定のｍビツトのシリアルなグ
ループをそれぞれ含むワード・ブロツクの系列か
らなるシリアルな入力デジタル信号から、同期情
報を抜き取るための、かつその同期情報に基づい
て上記入力デジタル信号をパラレル変換する装置
が提供される。この装置は 上記入力デジタル信号がそのビツト・レイトさ
れていくｍビツトの第１のシフトレジスタを含む
第１のシフトレジスタ装置であつて、上記第１の
シフトレジスタが上記ｍビツトのシリアルなグル
ープをホールドしたときにパルスを送出するも
の；上記入力デジタル信号からワード・レイトの
クロツクを得る装置； 上記クロツクのそれぞれが上記入力デジタル信
号のビツト・レイトでシフトされるｎビツトの第
２のシフトレジスタと、この第２のシフトレジス
タのｎビツトの状態にそれぞれ応じたビツトのｎ
ビツトの位相ワードを得るために上記クロツクと
同期させられたラツチ回路とを含む第２のシフト
レジスタ装置； 上記位相ワードのそれぞれを、他の少なくとも
１つの位相ワードであつてＮワード期間またはそ
の整数倍の期間だけ先行している入力デジタル信
号から得られたものに、実質的に比較する比較回
路であつて、２個の位相ワードが一致し、かつ、
上記クロツクに対応したビツトであつてそのビツ
トの上記位相ワードにおける位置が上記入力デジ
タル信号に関連して上記クロツクの位相を指示す
るビツトをともに含むことを、上記比較の少なく
とも１つが指示したときにのみコントロール信号
を送出する比較装置； 上記コントロール信号のもとに上記入力デジタ
ル信号をパラレルなｎビツトのワードに変換する
装置 を有する。
それぞれがＮ個のｎビツト・ワードからなり、か
つ同期情報をなす所定のｍビツトのシリアルなグ
ループをそれぞれ含むワード・ブロツクの系列か
らなるシリアルな入力デジタル信号から、同期情
報を抜き取るための、かつその同期情報に基づい
て上記入力デジタル信号をパラレル変換する装置
が提供される。この装置は 上記入力デジタル信号がそのビツト・レイトさ
れていくｍビツトの第１のシフトレジスタを含む
第１のシフトレジスタ装置であつて、上記第１の
シフトレジスタが上記ｍビツトのシリアルなグル
ープをホールドしたときにパルスを送出するも
の；上記入力デジタル信号からワード・レイトの
クロツクを得る装置； 上記クロツクのそれぞれが上記入力デジタル信
号のビツト・レイトでシフトされるｎビツトの第
２のシフトレジスタと、この第２のシフトレジス
タのｎビツトの状態にそれぞれ応じたビツトのｎ
ビツトの位相ワードを得るために上記クロツクと
同期させられたラツチ回路とを含む第２のシフト
レジスタ装置； 上記位相ワードのそれぞれを、他の少なくとも
１つの位相ワードであつてＮワード期間またはそ
の整数倍の期間だけ先行している入力デジタル信
号から得られたものに、実質的に比較する比較回
路であつて、２個の位相ワードが一致し、かつ、
上記クロツクに対応したビツトであつてそのビツ
トの上記位相ワードにおける位置が上記入力デジ
タル信号に関連して上記クロツクの位相を指示す
るビツトをともに含むことを、上記比較の少なく
とも１つが指示したときにのみコントロール信号
を送出する比較装置； 上記コントロール信号のもとに上記入力デジタ
ル信号をパラレルなｎビツトのワードに変換する
装置 を有する。
以下、本発明の一実施例について図面を参照し
ながら説明しよう。
ながら説明しよう。
以下の具体的な実施例では、デジタルVTRか
らのPAL複合コード化映像信号を再生するため
に本発明が適用される。
らのPAL複合コード化映像信号を再生するため
に本発明が適用される。
第１図は、デジタルVTRの磁気テープに、複
合コード化映像信号をあらわすデータを記録する
場合に用いるフオーマツト例を示し、この図にお
いて、データは10ビツト・ワード64個のブロツク
を連続させている。これらワードに〜〓〓の番号
をつけると、これらはつぎのように割り当てられ
る。
合コード化映像信号をあらわすデータを記録する
場合に用いるフオーマツト例を示し、この図にお
いて、データは10ビツト・ワード64個のブロツク
を連続させている。これらワードに〜〓〓の番号
をつけると、これらはつぎのように割り当てられ
る。
ワードおよび 同期情報
ワード ライン・アドレス
ワード グループ・アイデンテイフアイア、
８フイールド・アイデンテイフアイ
アおよび余備ビツト ワード〜〓〓 映像データ 60個の映像データ・ワードは水平走査期間の部
分に対応する。テレビジヨン信号の水平走査線の
それぞれは408ポイントでサンプリングされ、そ
のサンプル結果のそれぞれは10ビツト・ワードに
コード化される。実際には、この手法は２つの態
様で変形される。第１には、それぞれのサンプル
がまず８ビツト・ワードをなすようコード化さ
れ、そのうち、８ビツト・ワードのそれぞれを10
ビツト・ワードに変換する。この変換は、遷移お
よびクロツク周波数成分を増大させるために適宜
できうるかぎり“０”と“１”との個数を等しく
かつ分散させることにより、磁気テープに記録さ
れる信号の直流成分を減少させるものである。こ
の手法は磁気テープの記録特性により適した信号
をもたらす。そして、さらにクロツク周波数をよ
り簡易に復元することに加えて、エラー検出訂正
の何らかの手法を再生映像データに採用しうるよ
うにする。
８フイールド・アイデンテイフアイ
アおよび余備ビツト ワード〜〓〓 映像データ 60個の映像データ・ワードは水平走査期間の部
分に対応する。テレビジヨン信号の水平走査線の
それぞれは408ポイントでサンプリングされ、そ
のサンプル結果のそれぞれは10ビツト・ワードに
コード化される。実際には、この手法は２つの態
様で変形される。第１には、それぞれのサンプル
がまず８ビツト・ワードをなすようコード化さ
れ、そのうち、８ビツト・ワードのそれぞれを10
ビツト・ワードに変換する。この変換は、遷移お
よびクロツク周波数成分を増大させるために適宜
できうるかぎり“０”と“１”との個数を等しく
かつ分散させることにより、磁気テープに記録さ
れる信号の直流成分を減少させるものである。こ
の手法は磁気テープの記録特性により適した信号
をもたらす。そして、さらにクロツク周波数をよ
り簡易に復元することに加えて、エラー検出訂正
の何らかの手法を再生映像データに採用しうるよ
うにする。
第２のものでは、それぞれのデータ・ブロツク
中の連続したデータ・ワードが必らずしも水平走
査線上の連続したサンプルに対応しない。たとえ
ば、もし、水平走査線またはフイールドを形成す
る連続したサンプルが記録に先だつて順序よく配
置がえされ、そののち再生時にもとにもどされれ
ば、磁気テープから再生するときのドロツプ・ア
ウトのようなエラーによつて、連続した系列のサ
ンプルが欠けることがない。ただし、水平走査線
またはフイールドにわたつて分散された個々のサ
ンプルの欠如はおこる。そして、そのようなエラ
ーを修正する修正方法はそのような個々のサンプ
ルに適用するほうが、連続した系列のサンプルに
適用するよりも実効がある。
中の連続したデータ・ワードが必らずしも水平走
査線上の連続したサンプルに対応しない。たとえ
ば、もし、水平走査線またはフイールドを形成す
る連続したサンプルが記録に先だつて順序よく配
置がえされ、そののち再生時にもとにもどされれ
ば、磁気テープから再生するときのドロツプ・ア
ウトのようなエラーによつて、連続した系列のサ
ンプルが欠けることがない。ただし、水平走査線
またはフイールドにわたつて分散された個々のサ
ンプルの欠如はおこる。そして、そのようなエラ
ーを修正する修正方法はそのような個々のサンプ
ルに適用するほうが、連続した系列のサンプルに
適用するよりも実効がある。
第２図はあるデータ・ワードのグループ中のワ
ードおよびをより詳細に示し、この図におい
て、実際の同期ワードはワードおよびにわた
つて配列された12ビツトのワードであるけれど
も、データ・ワードと同様に２個の同期ワード
およびはそれぞれ10ビツトである。本例ではこ
の同期ワードは実際には“000011001111”であ
る。そして、一般にワード〜〓〓がｎビツトであ
れば、ｍ≧ｎとして、同期ワードはｍビツトであ
る。
ードおよびをより詳細に示し、この図におい
て、実際の同期ワードはワードおよびにわた
つて配列された12ビツトのワードであるけれど
も、データ・ワードと同様に２個の同期ワード
およびはそれぞれ10ビツトである。本例ではこ
の同期ワードは実際には“000011001111”であ
る。そして、一般にワード〜〓〓がｎビツトであ
れば、ｍ≧ｎとして、同期ワードはｍビツトであ
る。
もし、データがデジタルVTRから常にエラー
をともなくことなく完壁に再生されるのであれ
ば、同期ワードを識別することは比較的単純なこ
とである。そして、それらを識別してあれば、そ
れらをパラレルなデータ・ワードに変換して供給
することも、また、データ・ワードのブロツクの
それぞれの最初のワードを識別することも単純な
ことである。
をともなくことなく完壁に再生されるのであれ
ば、同期ワードを識別することは比較的単純なこ
とである。そして、それらを識別してあれば、そ
れらをパラレルなデータ・ワードに変換して供給
することも、また、データ・ワードのブロツクの
それぞれの最初のワードを識別することも単純な
ことである。
しかしながら、実際には再生は一般的に完壁と
いいがたいので、つぎの要素を考慮に入れる必要
がある。
いいがたいので、つぎの要素を考慮に入れる必要
がある。
１ エラーがあるときには、擬似の同期ワードを
検出するおそれがある。
検出するおそれがある。
２ 複数のデータ・ワード中のビツトの所定の連
結が同期ワードを形成しうる。
結が同期ワードを形成しうる。
３ エラーがあるときに、同期ワードをまつたく
取りにがすことがある。
取りにがすことがある。
４ 同期ワードの欠如からの復帰が、データの欠
如を回避するために、できうるかぎり早くなけ
ればならない。
如を回避するために、できうるかぎり早くなけ
ればならない。
より実際的な問題としてはつぎのことがある。
すなわち、デジタル・テレビジヨン信号のために
必らず用いなければならない１秒あたり40〜120
メガ・ビツトのデータ・レイトにおいては、でき
れば複雑なシリアル処理を避けなければならない
のである。なぜならば、シリアルな処理は必然的
により大電力消費を要し、また比較的簡素な回路
であつて実行可能な処理に制約をなすものを用い
ざるを得ないからである。
すなわち、デジタル・テレビジヨン信号のために
必らず用いなければならない１秒あたり40〜120
メガ・ビツトのデータ・レイトにおいては、でき
れば複雑なシリアル処理を避けなければならない
のである。なぜならば、シリアルな処理は必然的
により大電力消費を要し、また比較的簡素な回路
であつて実行可能な処理に制約をなすものを用い
ざるを得ないからである。
以下述べられる実施例は、再生データを監視し
て同期ワードに応じ、かつ64ワード間隔おきのビ
ツト列を見い出すことによつて処理を行う。64ワ
ード間隔はデータ・ワード・ブロツクの期間であ
り、このため同期ワード間の期待される間隔であ
る。ある数、たとえばこの場合では５個の同期ワ
ードが識別されると、システムがロツクされる。
システムは、ロツク状態になると連続して同期ワ
ードが識別されなくても短い期間では“フリー・
ホイール”とされる。本実施例は遅延要素を含
み、これら遅延要素は、同期ワードをサーチする
ときに入力データをストアし、そのため、一般に
サーチ時にデータの欠けはない。
て同期ワードに応じ、かつ64ワード間隔おきのビ
ツト列を見い出すことによつて処理を行う。64ワ
ード間隔はデータ・ワード・ブロツクの期間であ
り、このため同期ワード間の期待される間隔であ
る。ある数、たとえばこの場合では５個の同期ワ
ードが識別されると、システムがロツクされる。
システムは、ロツク状態になると連続して同期ワ
ードが識別されなくても短い期間では“フリー・
ホイール”とされる。本実施例は遅延要素を含
み、これら遅延要素は、同期ワードをサーチする
ときに入力データをストアし、そのため、一般に
サーチ時にデータの欠けはない。
さて、本実施例は第３図において詳細に説明さ
れる。シリアルなデータ列は、たとえばデジタル
VTR（図示しない）により再生され、入力端子１
を介して12ビツトのシフトレジスタ２に連続して
供給される。シフトレジスタ２の12個の各段はそ
れぞれＱ出力端子を有し、また所定の段、具体的
には第５、第６、第９、第10、第11および第12段
は出力端子をも有する。シフトレジスタ２の第
１〜第４、第７および第８段のＱ出力端子および
第５、第６および第９〜第12段の出力端子から
出力が得られ、それぞれがナンド・ゲート３の12
個の入力端子が供給される。ここで、シフトレジ
スタ２が同期ワード“000011001111”をホールド
しているときにナンド・ゲート３の入力端子のそ
れぞれに“１”が供給され、そのため、ナンド・
ゲート３が１ビツト期間の単一のパルスを送出す
るようにされている。ナンド・ゲート３からのこ
れらパルスは10ビツトのシフトレジスタ４にクロ
ツクとして供給される。
れる。シリアルなデータ列は、たとえばデジタル
VTR（図示しない）により再生され、入力端子１
を介して12ビツトのシフトレジスタ２に連続して
供給される。シフトレジスタ２の12個の各段はそ
れぞれＱ出力端子を有し、また所定の段、具体的
には第５、第６、第９、第10、第11および第12段
は出力端子をも有する。シフトレジスタ２の第
１〜第４、第７および第８段のＱ出力端子および
第５、第６および第９〜第12段の出力端子から
出力が得られ、それぞれがナンド・ゲート３の12
個の入力端子が供給される。ここで、シフトレジ
スタ２が同期ワード“000011001111”をホールド
しているときにナンド・ゲート３の入力端子のそ
れぞれに“１”が供給され、そのため、ナンド・
ゲート３が１ビツト期間の単一のパルスを送出す
るようにされている。ナンド・ゲート３からのこ
れらパルスは10ビツトのシフトレジスタ４にクロ
ツクとして供給される。
実際には、ナンド・ゲート３として利用される
一般に入取可能なナンド・ゲートは13個の入力端
子を有する。この場合、同期ワードの直前のビツ
トはラツチ回路（図示しない）を介して、第13の
入力端子に供給される。このビツトは第２図に示
すように常に“１”である。これは動作の原理に
影響を及ぼさない。
一般に入取可能なナンド・ゲートは13個の入力端
子を有する。この場合、同期ワードの直前のビツ
トはラツチ回路（図示しない）を介して、第13の
入力端子に供給される。このビツトは第２図に示
すように常に“１”である。これは動作の原理に
影響を及ぼさない。
再生シリアル・データ列はシリアル・ビツト・
レイトでシフトレジスタ２に供給され続けるの
で、シフトレジスタ２は同期ワードを蓄積したの
ちパラレル変換すべき映像データ・ワードを蓄積
していく。シフトレジスタ２の第３〜第12段のＱ
出力端子はそれぞれラツチ回路５の10個の入力端
子に接続されている。ラツチ回路５の10個の出力
端子は256ワード期間遅延回路６を介してラツチ
回路７の10個の入力端子にそれぞれ接続されてい
る。
レイトでシフトレジスタ２に供給され続けるの
で、シフトレジスタ２は同期ワードを蓄積したの
ちパラレル変換すべき映像データ・ワードを蓄積
していく。シフトレジスタ２の第３〜第12段のＱ
出力端子はそれぞれラツチ回路５の10個の入力端
子に接続されている。ラツチ回路５の10個の出力
端子は256ワード期間遅延回路６を介してラツチ
回路７の10個の入力端子にそれぞれ接続されてい
る。
シリアルなビツト・クロツクは再生シリアル・
データ列から得られ、分周器９に接続されている
次段の入力端子８に供給されている。この分周器
９では、データ・ワード・レイトの出力クロツク
を生成するためシリアルなビツト・クロツクが
１／10に分周される。このワード・レイトのクロ
ツクの制御の下にパラレル変換が実行される。こ
のワード・レイトのクロツクはラツチ回路５およ
び７に供給される。簡単に言えば、シリアル・デ
ータ列の１ビツト期間ではラツチ回路５の入力端
子から出力端子へとデータが転送されることによ
り、そのパラレル変換が実行される。そののち、
ラツチ回路５の出力端子は、後続の９個のシリア
ルなビツト・レイトのクロツクについてはホール
ドされたままとなる。換言すれば、ラツチ回路５
の出力はワード・レイトのクロツクの間維持され
る。もちろん、このパラレル変換は、データ・ワ
ードのビツトに対して10個の実行可能な位相のい
ずれでも開始されうるという点で、ランダムであ
る。しかし、発生したエラーがどのようなもので
も、のちにビツト・シフトによつて訂正される。
このことは以下詳細に説明される。
データ列から得られ、分周器９に接続されている
次段の入力端子８に供給されている。この分周器
９では、データ・ワード・レイトの出力クロツク
を生成するためシリアルなビツト・クロツクが
１／10に分周される。このワード・レイトのクロ
ツクの制御の下にパラレル変換が実行される。こ
のワード・レイトのクロツクはラツチ回路５およ
び７に供給される。簡単に言えば、シリアル・デ
ータ列の１ビツト期間ではラツチ回路５の入力端
子から出力端子へとデータが転送されることによ
り、そのパラレル変換が実行される。そののち、
ラツチ回路５の出力端子は、後続の９個のシリア
ルなビツト・レイトのクロツクについてはホール
ドされたままとなる。換言すれば、ラツチ回路５
の出力はワード・レイトのクロツクの間維持され
る。もちろん、このパラレル変換は、データ・ワ
ードのビツトに対して10個の実行可能な位相のい
ずれでも開始されうるという点で、ランダムであ
る。しかし、発生したエラーがどのようなもので
も、のちにビツト・シフトによつて訂正される。
このことは以下詳細に説明される。
再び10ビツト・シフトレジスタ４について考え
る。ここで、12ビツトのシフトレジスタ２で同期
ワードがホールドされるときに、ナンド・ゲート
３からパルスが送出されることを思い出してほし
い。シフトレジスタ４はシリアルなビツト・レイ
トでシフトされ、この結果、ナンド・ゲート３か
ら供給されたパルスによる“０”がシリアルなビ
ツト．レイトでシフトレジスタ４の各段をシフト
していく。シフトレジスタ４の各段はそれぞれ１
個の出力端子を有し、これら出力端子はそれぞれ
ラツチ回路１０の10個の入力端子に接続されてい
る。このラツチ回路１０にはワード・レイトのク
ロツクが分周器９から供給され、このため、１デ
ータ・ワードに応じた間隔でシフトレジスタ４の
10ビツトの出力がラツチ回路１０でラツチされ、
プログラマブル・リード・オンリ・メモリ（以下
PROMとする）１１に供給するためにホールド
される。
る。ここで、12ビツトのシフトレジスタ２で同期
ワードがホールドされるときに、ナンド・ゲート
３からパルスが送出されることを思い出してほし
い。シフトレジスタ４はシリアルなビツト・レイ
トでシフトされ、この結果、ナンド・ゲート３か
ら供給されたパルスによる“０”がシリアルなビ
ツト．レイトでシフトレジスタ４の各段をシフト
していく。シフトレジスタ４の各段はそれぞれ１
個の出力端子を有し、これら出力端子はそれぞれ
ラツチ回路１０の10個の入力端子に接続されてい
る。このラツチ回路１０にはワード・レイトのク
ロツクが分周器９から供給され、このため、１デ
ータ・ワードに応じた間隔でシフトレジスタ４の
10ビツトの出力がラツチ回路１０でラツチされ、
プログラマブル・リード・オンリ・メモリ（以下
PROMとする）１１に供給するためにホールド
される。
もし、この期間のある時刻でシフトレジスタ２
に同期情報がホールドされるとすると、ラツチ回
路１０にホールドされている10ビツトは９個の
“１”および１個の“０”を有する。そして、こ
れら10ビツトにおける“０”の位置は入力デー
タ・ワードのパラレル変換に要求される位相を指
示する。このPROM１１は10個の実現しうる位
相を２進符号にあわせて０〜９の範囲の２進化10
進数にする。もし、対応した期間にシフトレジス
タ２に同期情報がホールドされていないとする
と、ラツチ回路１０でホールドされている10ビツ
ト中に“０”がなく、“０”がPROM１１に供給
されない。そして、この場合、PROM１１は
“1111”のコードを供給する（これは15またはＦ
に対応している）。
に同期情報がホールドされるとすると、ラツチ回
路１０にホールドされている10ビツトは９個の
“１”および１個の“０”を有する。そして、こ
れら10ビツトにおける“０”の位置は入力デー
タ・ワードのパラレル変換に要求される位相を指
示する。このPROM１１は10個の実現しうる位
相を２進符号にあわせて０〜９の範囲の２進化10
進数にする。もし、対応した期間にシフトレジス
タ２に同期情報がホールドされていないとする
と、ラツチ回路１０でホールドされている10ビツ
ト中に“０”がなく、“０”がPROM１１に供給
されない。そして、この場合、PROM１１は
“1111”のコードを供給する（これは15またはＦ
に対応している）。
PROM１１より供給され４ビツトのコード・
ワードは４個の直列接続された64ワード期間遅延
回路１２，１３，１４および１５に供給され、こ
のため、任意の時刻で、５個のコード・ワードが
比較のために同時に入取できる。遅延回路１２〜
１５の遅延量の合計は246ワード期間であり、こ
れは入力データが同様に遅延回路６で246ワード
期間だけ遅延され、このため、コード・ワードの
比較が行われる際にデータが欠けないようになつ
ているからである。
ワードは４個の直列接続された64ワード期間遅延
回路１２，１３，１４および１５に供給され、こ
のため、任意の時刻で、５個のコード・ワードが
比較のために同時に入取できる。遅延回路１２〜
１５の遅延量の合計は246ワード期間であり、こ
れは入力データが同様に遅延回路６で246ワード
期間だけ遅延され、このため、コード・ワードの
比較が行われる際にデータが欠けないようになつ
ているからである。
４つの同一の比較器１６，１７，１８および１
９がそれぞれ４ビツトのコード・ワードの対を比
較できるように配置されている。任意の時刻にお
いて、第１のコード・ワードが遅延回路１５の出
力端子から比較器１６〜１９のそれぞれに供給さ
れている。比較器１９は第１のコード・ワード
を、遅延回路１４の出力端子から供給された第２
のコード・ワードに比較する。比較器１８は遅延
回路１３の出力端子から供給される第３のコー
ド・ワードに第１のコード・ワードを比較する。
比較器１７は遅延回路１２の出力端子から供給さ
れる第４のコード・ワードに第１のコード・ワー
ドを比較する。比較器１６はPROM１１の出力
端子から供給される第５のコード・ワードに第１
のコード・ワードを比較する。ナンド・ゲート２
０は、供給されたコード・ワードが“Ｆ”であれ
ば、比較が無効であることを指示するようになさ
れている。通常は、もちろん、64ワード期間ごと
に63起こる。
９がそれぞれ４ビツトのコード・ワードの対を比
較できるように配置されている。任意の時刻にお
いて、第１のコード・ワードが遅延回路１５の出
力端子から比較器１６〜１９のそれぞれに供給さ
れている。比較器１９は第１のコード・ワード
を、遅延回路１４の出力端子から供給された第２
のコード・ワードに比較する。比較器１８は遅延
回路１３の出力端子から供給される第３のコー
ド・ワードに第１のコード・ワードを比較する。
比較器１７は遅延回路１２の出力端子から供給さ
れる第４のコード・ワードに第１のコード・ワー
ドを比較する。比較器１６はPROM１１の出力
端子から供給される第５のコード・ワードに第１
のコード・ワードを比較する。ナンド・ゲート２
０は、供給されたコード・ワードが“Ｆ”であれ
ば、比較が無効であることを指示するようになさ
れている。通常は、もちろん、64ワード期間ごと
に63起こる。
比較器１６〜１９はそれぞれ出力端子を有し、
これらはPROM２１の４個の入力端子のうちの
１つにそれぞれ接続されている。PROM２１は
比較器１６〜１９の出力を評価するようにプログ
ラムされている。この評価の厳密な態様はより多
く以下に詳細に説明される。満足な評価に達した
ときには、PROM２１はデータ・スタート・パ
ルスをその出力端子から供給する。このデータ・
スタート・パルスはラツチ回路２２に供給され、
またワードのフラグとして出力端子２３にも供
給される。
これらはPROM２１の４個の入力端子のうちの
１つにそれぞれ接続されている。PROM２１は
比較器１６〜１９の出力を評価するようにプログ
ラムされている。この評価の厳密な態様はより多
く以下に詳細に説明される。満足な評価に達した
ときには、PROM２１はデータ・スタート・パ
ルスをその出力端子から供給する。このデータ・
スタート・パルスはラツチ回路２２に供給され、
またワードのフラグとして出力端子２３にも供
給される。
コード・ワードは０〜９（およびＦ）のいずれ
もとりうるが、入力データが有効なときには、そ
れらの数の１つが速やかに確定し、たとえば大き
なドロツプアウトが起こるまで継続する。このド
ロツプアウトは分周器９の動作を中断させる。た
だし、ドロツプアウトが経過すると数は再び確定
し、または異なつた数が確定される。
もとりうるが、入力データが有効なときには、そ
れらの数の１つが速やかに確定し、たとえば大き
なドロツプアウトが起こるまで継続する。このド
ロツプアウトは分周器９の動作を中断させる。た
だし、ドロツプアウトが経過すると数は再び確定
し、または異なつた数が確定される。
したがつて、比較器１６〜１９で比較されてい
る５個のコード・ワードが一致しているかどうか
を監視することは正当である。しかし、PROM
２１が他のビツト列をチエツクするようにプログ
ラムすることも可能である。
る５個のコード・ワードが一致しているかどうか
を監視することは正当である。しかし、PROM
２１が他のビツト列をチエツクするようにプログ
ラムすることも可能である。
たとえば；
１ 比較器１６〜１９のすべてが一致しているこ
とを表示する。
とを表示する。
ここでは、連続して５個同期ワードが発生す
ると、これは、コード番号が同一として表わさ
れる。このようにPROM２１をプログラムす
ることはシステムを擬似の同期ワードに対し強
くする。ただし、検出を行いにくいこと、すな
わち、５個の同期ワードが連続してすべて正し
くエラーの影響を受けないことが必要であるた
め、システムがゆつくりとロツクされるという
欠点が予想される。そして、１個の同期ワード
がエラーであると、エラーのある同期ワードに
応じたコード・ワードが遅延回路１２〜１５に
伝達されていくので、５個のデータ・スター
ト・パルスが欠けることとなる。しかしなが
ら、遅延回路６での遅延補償により、欠けるの
は１つのデータ・ワード・ブロツクのほんの一
部である。
ると、これは、コード番号が同一として表わさ
れる。このようにPROM２１をプログラムす
ることはシステムを擬似の同期ワードに対し強
くする。ただし、検出を行いにくいこと、すな
わち、５個の同期ワードが連続してすべて正し
くエラーの影響を受けないことが必要であるた
め、システムがゆつくりとロツクされるという
欠点が予想される。そして、１個の同期ワード
がエラーであると、エラーのある同期ワードに
応じたコード・ワードが遅延回路１２〜１５に
伝達されていくので、５個のデータ・スター
ト・パルスが欠けることとなる。しかしなが
ら、遅延回路６での遅延補償により、欠けるの
は１つのデータ・ワード・ブロツクのほんの一
部である。
２ 比較器１６〜１９のうちの３つが同一を表示
する。これに適応してPROM２１がプログラ
ムされていると、擬似同期ワードの識別能力は
若干減少する。しかしながら、１つの同期ワー
ドがエラーであるときにはたつた１つのデー
タ・スタート・パルスが欠けるのみであり、た
ぶんその欠点は相殺される。対応したコード・
ワードが比較器１６〜１９のすべてに供給され
るので、その対応したコード・ワードが最終段
の遅延回路１５の出力端子にあるときに、その
ような欠けが起こる。
する。これに適応してPROM２１がプログラ
ムされていると、擬似同期ワードの識別能力は
若干減少する。しかしながら、１つの同期ワー
ドがエラーであるときにはたつた１つのデー
タ・スタート・パルスが欠けるのみであり、た
ぶんその欠点は相殺される。対応したコード・
ワードが比較器１６〜１９のすべてに供給され
るので、その対応したコード・ワードが最終段
の遅延回路１５の出力端子にあるときに、その
ような欠けが起こる。
３ 比較器１６〜１９のうちの１つが同一を表示
する。
する。
これはPROM２１にとつて可能なプログラ
ムの他の極端な例である。この場合、エラーが
あつても一様にデータ・スタート・パルスが発
生させられる。しかし、このシステムは同期ワ
ードのエラーによる擬似コード・ワードに著し
く弱い。
ムの他の極端な例である。この場合、エラーが
あつても一様にデータ・スタート・パルスが発
生させられる。しかし、このシステムは同期ワ
ードのエラーによる擬似コード・ワードに著し
く弱い。
以上概述た理由から、第１のプログラミングが
一般に選択される。そして、比較器１６〜１９の
すべてが一致信号をPROM２１に供給すると、
PROM２１は出力端子２３およびラツチ回路２
２にデータ・スタート・パルスを供給する。した
がつて、ラツチ回路２２は、現に遅延回路１５に
より供給されている第１のコード・ワードをラツ
チし、そして、このコード・ワードをコントロー
ル信号として１ビツト・シフト回路２４に供給す
る。このコード・ワードは、すでに述べたよう
に、０〜９の範囲の10進数のかたちで10個の位相
位置の１つを表示する。１ビツト・シフト回路２
４は19個の入力端子を有する。これらのうちの10
個はラツチ回路７の10個の出力端子に接続され、
他の９個は遅延回路６の出力端子に接続されてい
る。したがつて、任意の時刻で、シリアルな入力
データのうち19個の連続したビツトが、ビツト・
シフト回路２４の対応する入力端子に供給され、
いつも１個の完全な10ビツト・ワードがこれらの
ビツトになければならない。ラツチ回路２２から
ビツト・シフト回路２４に供給されるコード・ワ
ードは、ワードに対応した10ビツトをゲートする
ように形づくられる。これら10ビツトはビツト・
シフト回路２４の10個の出力端子からそれぞれ送
出される。
一般に選択される。そして、比較器１６〜１９の
すべてが一致信号をPROM２１に供給すると、
PROM２１は出力端子２３およびラツチ回路２
２にデータ・スタート・パルスを供給する。した
がつて、ラツチ回路２２は、現に遅延回路１５に
より供給されている第１のコード・ワードをラツ
チし、そして、このコード・ワードをコントロー
ル信号として１ビツト・シフト回路２４に供給す
る。このコード・ワードは、すでに述べたよう
に、０〜９の範囲の10進数のかたちで10個の位相
位置の１つを表示する。１ビツト・シフト回路２
４は19個の入力端子を有する。これらのうちの10
個はラツチ回路７の10個の出力端子に接続され、
他の９個は遅延回路６の出力端子に接続されてい
る。したがつて、任意の時刻で、シリアルな入力
データのうち19個の連続したビツトが、ビツト・
シフト回路２４の対応する入力端子に供給され、
いつも１個の完全な10ビツト・ワードがこれらの
ビツトになければならない。ラツチ回路２２から
ビツト・シフト回路２４に供給されるコード・ワ
ードは、ワードに対応した10ビツトをゲートする
ように形づくられる。これら10ビツトはビツト・
シフト回路２４の10個の出力端子からそれぞれ送
出される。
万一、データ・スタート・パルスが欠けたとき
には、ビツト・シフト回路２４の最後のフレーミ
ング位置が記憶される。上述のようにPROM２
１について第１のプログラムを選ぶこと、すなわ
ち比較器１６〜１９がすべて一致することは、最
適な解決をもたらすことが実験上わかつている。
入力データに短かいエラーがあると反転ビツトに
より同期ワードが劣化されてしまうが、復元され
たクロツクは劣化しない。この短かいエラーは統
計上長いエラーより頻繁に起こる。このシステム
は、したがつて、これら乱れについて“フリーホ
イール”である。
には、ビツト・シフト回路２４の最後のフレーミ
ング位置が記憶される。上述のようにPROM２
１について第１のプログラムを選ぶこと、すなわ
ち比較器１６〜１９がすべて一致することは、最
適な解決をもたらすことが実験上わかつている。
入力データに短かいエラーがあると反転ビツトに
より同期ワードが劣化されてしまうが、復元され
たクロツクは劣化しない。この短かいエラーは統
計上長いエラーより頻繁に起こる。このシステム
は、したがつて、これら乱れについて“フリーホ
イール”である。
結局、出力端子２３に供給されるデータ・スタ
ート・パルスは最初のデータ、すなわち各デー
タ・ワード・ブロツクのワード５を識別するため
に用い、このため、タイム・ベース・コレクタの
一部をなす安定用記憶装置のデータの記録憶を同
期させうる。
ート・パルスは最初のデータ、すなわち各デー
タ・ワード・ブロツクのワード５を識別するため
に用い、このため、タイム・ベース・コレクタの
一部をなす安定用記憶装置のデータの記録憶を同
期させうる。
もちろん、本発明について種々の変更が可能で
ある。たとえば、より多くのまたはより少ない個
数の比較器を用いてもよい。さらに、入力デジタ
ル信号はデジタル・テレビジヨン信号でなくても
よく、要するに、Ｎ個のｎビツト・ワードの連続
したブロツクを含めばよく、それぞれのデータ・
ブロツクが同期情報をなすシリアルなｍビツトを
含めばよい。
ある。たとえば、より多くのまたはより少ない個
数の比較器を用いてもよい。さらに、入力デジタ
ル信号はデジタル・テレビジヨン信号でなくても
よく、要するに、Ｎ個のｎビツト・ワードの連続
したブロツクを含めばよく、それぞれのデータ・
ブロツクが同期情報をなすシリアルなｍビツトを
含めばよい。
第１図はデータが磁気テープに記録される際の
フオーマツトの例を示す図、第２図は第１図フオ
ーマツト例の一部をより詳細に示す図、第３図は
本発明の一実施例を示すブロツク図である。 ２，４はシフトレジスタ、３はナンド・ゲー
ト、１０はラツチ回路、１１，２１はPROM、
１６〜１９は比較器、２４はビツト・シフト回路
である。
フオーマツトの例を示す図、第２図は第１図フオ
ーマツト例の一部をより詳細に示す図、第３図は
本発明の一実施例を示すブロツク図である。 ２，４はシフトレジスタ、３はナンド・ゲー
ト、１０はラツチ回路、１１，２１はPROM、
１６〜１９は比較器、２４はビツト・シフト回路
である。
Claims (1)
- 【特許請求の範囲】 １ ワード・ブロツクであつて、それぞれがＮ個
のｎビツト・ワードからなり、かつ同期情報をな
す所定のｍビツトのシリアルなグループをそれぞ
れ含むワード・ブロツクの系列からなるシリアル
な入力デジタル信号から、同期情報を抜き取るデ
ジタル信号処理装置において、 上記入力デジタル信号がそのビツト・レイトで
シフトされていくｍビツトの第１のシフトレジス
タを含む第１のシフトレジスタ装置であつて、上
記第１のシフトレジスタが上記ｍビツトのシリア
ルなグループをホールドしたときにパルスを送出
するもの、 上記入力デジタル信号からワード・レイトのク
ロツクを得る装置、 上記パルスが上記入力デジタル信号のビツト・
レイトでシフトされるｎビツトの第２のシフトレ
ジスタと、この第２のシフトレジスタのｎビツト
の状態にそれぞれ応じたビツトのｎビツトの位相
ワードを得るために上記クロツクと同期させられ
たラツチ回路とを含む第２のシフトレジスタ装
置、 上記位相ワードを、Ｎワード期間またはその整
数倍の期間だけ先行している他の少なくとも１つ
の位相ワードと比較する比較回路であつて、上記
位相ワードが一致したときにのみ同期情報が抜き
出せたことを示すコントロール信号を送出する比
較装置、 を有することを特徴とするデジタル信号処理装
置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8036935A GB2089178B (en) | 1980-11-18 | 1980-11-18 | Digital signal processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111810A JPS57111810A (en) | 1982-07-12 |
| JPH0418387B2 true JPH0418387B2 (ja) | 1992-03-27 |
Family
ID=10517384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181674A Granted JPS57111810A (en) | 1980-11-18 | 1981-11-12 | Digital signal processor |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4414677A (ja) |
| EP (1) | EP0052432B1 (ja) |
| JP (1) | JPS57111810A (ja) |
| AT (1) | ATE11187T1 (ja) |
| CA (1) | CA1172750A (ja) |
| DE (1) | DE3168191D1 (ja) |
| GB (1) | GB2089178B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660099A (en) * | 1983-05-12 | 1987-04-21 | Victor Company Of Japan, Ltd. | Rotary recording medium having track turns recorded with digital signal and track turns recorded with analog signal |
| JPS59221047A (ja) * | 1983-05-30 | 1984-12-12 | Victor Co Of Japan Ltd | デイジタル信号伝送における同期信号検出回路 |
| US4528660A (en) * | 1983-12-08 | 1985-07-09 | The United States Of America As Represented By The Secretary Of The Air Force | Multiplexed data stream monitor |
| JPS6113476A (ja) * | 1984-06-28 | 1986-01-21 | Nippon Telegr & Teleph Corp <Ntt> | カセツト式磁気テ−プ装置の同期制御方式 |
| JPH0640419B2 (ja) * | 1985-05-28 | 1994-05-25 | ソニー株式会社 | 同期信号の検出回路 |
| JPH0775343B2 (ja) * | 1986-02-14 | 1995-08-09 | 株式会社日立製作所 | 同期検出回路及び方法 |
| GB2187366B (en) * | 1986-02-27 | 1989-11-08 | Sony Corp | Synchronizing signal decoding |
| US5073864A (en) * | 1987-02-10 | 1991-12-17 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| JPH01141436A (ja) * | 1987-11-27 | 1989-06-02 | Sony Corp | フレーム同期化方法 |
| JP2811671B2 (ja) * | 1988-01-22 | 1998-10-15 | ソニー株式会社 | 同期信号検出装置 |
| JPH01245470A (ja) * | 1988-03-28 | 1989-09-29 | Toshiba Corp | 回転ヘッド型磁気記録再生装置 |
| US4879731A (en) * | 1988-08-24 | 1989-11-07 | Ampex Corporation | Apparatus and method for sync detection in digital data |
| US4890304A (en) * | 1988-11-07 | 1989-12-26 | Advanced Micro Devices, Inc. | Reliable recovery of data in encoder/decoder |
| US5040195A (en) * | 1988-12-20 | 1991-08-13 | Sanyo Electric Co., Ltd. | Synchronization recovery circuit for recovering word synchronization |
| JP2811802B2 (ja) * | 1989-09-20 | 1998-10-15 | ソニー株式会社 | 情報伝送装置 |
| JPH03231533A (ja) * | 1990-02-06 | 1991-10-15 | Fujitsu Ltd | データ受信装置 |
| JP2641999B2 (ja) * | 1991-05-10 | 1997-08-20 | 日本電気株式会社 | データ・フォーマット検出回路 |
| JP2692476B2 (ja) * | 1992-01-14 | 1997-12-17 | 日本電気株式会社 | フレーム同期システム |
| JP3306938B2 (ja) * | 1992-11-25 | 2002-07-24 | ソニー株式会社 | 同期符号抽出回路 |
| JP2666679B2 (ja) * | 1993-04-27 | 1997-10-22 | 日本電気株式会社 | スロット受信同期回路 |
| FR2709899B1 (fr) * | 1993-09-07 | 1995-11-10 | Sagem | Procédé de détection d'une perte de synchronisation dans un réseau numérique de communication et terminal pour la mise en Óoeuvre du procédé. |
| KR970003971B1 (ko) * | 1994-11-30 | 1997-03-24 | 엘지전자 주식회사 | 위성 방송 수신 시스템에서 동기검출기의 위상 천이 보정 장치 |
| US6493838B1 (en) * | 1995-09-29 | 2002-12-10 | Kabushiki Kaisha Toshiba | Coding apparatus and decoding apparatus for transmission/storage of information |
| US6571361B1 (en) * | 1995-09-29 | 2003-05-27 | Kabushiki Kaisha Toshiba | Encoder and decoder |
| SE506241C2 (sv) * | 1996-03-04 | 1997-11-24 | Ericsson Telefon Ab L M | Förfarande och anordning för bitmönsterdetektering |
| US6298387B1 (en) * | 1996-07-12 | 2001-10-02 | Philips Electronics North America Corp | System for detecting a data packet in a bitstream by storing data from the bitstream in a buffer and comparing data at different locations in the buffer to predetermined data |
| KR100287141B1 (ko) | 1997-11-21 | 2001-04-16 | 윤종용 | 비정상동기신호제거방법 |
| JP3792408B2 (ja) * | 1998-09-01 | 2006-07-05 | セイコーエプソン株式会社 | シリアルパラレル変換装置、半導体装置、電子機器及びデータ伝送システム |
| US7707234B2 (en) * | 2004-10-07 | 2010-04-27 | Lecroy Corporation | Use of multiple data comparators in parallel to trigger an oscilloscope on a pattern found in a serial data stream |
| JP2013134301A (ja) * | 2011-12-26 | 2013-07-08 | Renesas Electronics Corp | 再生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479608A (en) * | 1977-12-08 | 1979-06-25 | Teac Corp | Synchronous signal circuit for pcm reproducer or like |
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755624A (en) * | 1968-06-26 | 1973-08-28 | Communications Satellite Corp | Pcm-tv system using a unique word for horizontal time synchronization |
| US3963869A (en) * | 1974-12-02 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Parity framing of pulse systems |
| US4072987A (en) * | 1975-03-26 | 1978-02-07 | Micro Consultants Limited | Digital storage systems |
| US4012598A (en) * | 1976-01-14 | 1977-03-15 | Bell Telephone Laboratories, Incorporated | Method and means for pulse receiver synchronization |
| GB1599157A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Digital recognition circuits |
| JPS548413A (en) * | 1977-06-22 | 1979-01-22 | Fujitsu Ltd | Frame synchronizing system for pulse multiple transmission |
| NL176420C (nl) * | 1977-09-29 | 1985-04-01 | Nederlanden Staat | Synchronisatieinrichting voor het afgeven van een met een in een inkomend digitaal signaal aanwezig synchronisatieteken overeenkomend synchronisatiesignaal. |
| JPS55107360A (en) * | 1979-02-08 | 1980-08-18 | Matsushita Electric Ind Co Ltd | Detector for synchronizing signal |
| NL8003477A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Inrichting voor het verwerken van serieele informatie welke is voorzien van synchronisatiewoorden. |
-
1980
- 1980-11-18 GB GB8036935A patent/GB2089178B/en not_active Expired
-
1981
- 1981-10-20 EP EP81304903A patent/EP0052432B1/en not_active Expired
- 1981-10-20 DE DE8181304903T patent/DE3168191D1/de not_active Expired
- 1981-10-20 AT AT81304903T patent/ATE11187T1/de active
- 1981-10-29 CA CA000388993A patent/CA1172750A/en not_active Expired
- 1981-11-02 US US06/317,179 patent/US4414677A/en not_active Expired - Lifetime
- 1981-11-12 JP JP56181674A patent/JPS57111810A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479608A (en) * | 1977-12-08 | 1979-06-25 | Teac Corp | Synchronous signal circuit for pcm reproducer or like |
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0052432A2 (en) | 1982-05-26 |
| CA1172750A (en) | 1984-08-14 |
| ATE11187T1 (de) | 1985-01-15 |
| DE3168191D1 (en) | 1985-02-21 |
| JPS57111810A (en) | 1982-07-12 |
| GB2089178A (en) | 1982-06-16 |
| EP0052432B1 (en) | 1985-01-09 |
| GB2089178B (en) | 1984-07-04 |
| US4414677A (en) | 1983-11-08 |
| EP0052432A3 (en) | 1982-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418387B2 (ja) | ||
| US4626912A (en) | Sequential data block address processing circuits | |
| CA1318004C (en) | Single track orthogonal error correction system | |
| JP3366055B2 (ja) | 同期データ検出装置及び方法 | |
| JPS6226103B2 (ja) | ||
| JPH0212075B2 (ja) | ||
| US4914661A (en) | Method and apparatus for correcting errors in digital signals having phase fluctuations | |
| JPH0214690A (ja) | ビデオ信号の誤り訂正方式および装置 | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| JPS6215946B2 (ja) | ||
| JPH09231692A (ja) | 同期検出復調回路 | |
| JP3306938B2 (ja) | 同期符号抽出回路 | |
| JPH0410791B2 (ja) | ||
| JPS5829280A (ja) | テレビジヨン信号のコ−デイング方法 | |
| JP2663441B2 (ja) | 同期信号検出方法 | |
| JPH0585982B2 (ja) | ||
| JPS62232768A (ja) | デイジタル信号処理装置 | |
| KR100223160B1 (ko) | 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치 | |
| JP2004071055A (ja) | ディスク再生装置とディスク再生方法 | |
| JP2000285604A (ja) | 再生装置及び再生方法 | |
| JPS63300467A (ja) | 同期信号検出装置 | |
| JP2615824B2 (ja) | ディジタル・データ再生装置 | |
| JPH0982034A (ja) | ビットスリップのキャンセル方法及びキャンセル回路 | |
| JPH0831251B2 (ja) | デイジタルデ−タ伝送装置 | |
| JPH05101548A (ja) | デイジタル信号処理回路 |