KR910008396B1 - 메모리 제어장치 - Google Patents

메모리 제어장치 Download PDF

Info

Publication number
KR910008396B1
KR910008396B1 KR1019880007033A KR880007033A KR910008396B1 KR 910008396 B1 KR910008396 B1 KR 910008396B1 KR 1019880007033 A KR1019880007033 A KR 1019880007033A KR 880007033 A KR880007033 A KR 880007033A KR 910008396 B1 KR910008396 B1 KR 910008396B1
Authority
KR
South Korea
Prior art keywords
address
signal
code
value
address value
Prior art date
Application number
KR1019880007033A
Other languages
English (en)
Other versions
KR890001066A (ko
Inventor
다다시 요시노
스스무 야마구찌
히도시 고마에
데쯔오 이시와다
에이지 야마우찌
히로시 다나까
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62147586A external-priority patent/JP2663441B2/ja
Priority claimed from JP62215806A external-priority patent/JPH0727684B2/ja
Priority claimed from JP62252127A external-priority patent/JPH0194566A/ja
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR890001066A publication Critical patent/KR890001066A/ko
Application granted granted Critical
Publication of KR910008396B1 publication Critical patent/KR910008396B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1207—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with transverse tracks only
    • G11B20/1208—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with transverse tracks only for continuous data, e.g. digitised analog information signals, pulse code modulated [PCM] data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/935—Regeneration of digital synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/802—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving processing of the sound signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1211—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with different data track configurations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers
    • G11B2220/91—Helical scan format, wherein tracks are slightly tilted with respect to tape direction, e.g. VHS, DAT, DVC, AIT or exabyte
    • G11B2220/913—Digital audio tape [DAT] format

Abstract

내용 없음.

Description

메모리 제어장치
제1도는 본 발명의 메모리 제어장치의 블록도.
제2도는 제1도에서의 주요파형도.
제3도는 제1도에서의 동기신호 검출회로(3)를 구현하는 장치의 구성을 표시한 블록도.
제4도는 제1도에서의 입력단자(2)에 인가되는 직렬형 디지탈 데이터의 신호구성도.
제5도는 종래의 메모리 제어장치의 블록도.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : 입력단자 3 : 동기신호 검출회로
4 : 블록어드레스 래치회로 5 : 패리티검사회로
7, 25 : AND 회로 8 : 블록어드레스 불일치회로
9, 11 : 출력단자 10 : 기록신호 발생회로
21 : 합성 블록어드레스 발생회로 22: 기준 블록어드레스 발생회로
23, 24 : 어드레스 비교회로
본 발명은 직렬형 디지탈 데이터를 기록재생하는 경우의 동기신호 검출방법 및 블록 어드레스발생과 메모리회로에의 기록 신호 발생방법에 관한 것이다.
종래부터, 직렬형 디지탈 데이터의 기록재생은 많은 분야에서 폭넓게 사용되고 있으며, 최근에서의 예로서는, 디지탈 오오디오테이프 레코오더(DAT)가 있다.
지금, 일례로서, 회전헤드방식 디지탈 오오디오테이프 레코오더(R-DAT)를 생각하면, 그 기록신호는 제4도에 표시한 바와 같이, 직렬형 디지탈 데이터 D0...Dn에 대하여, 시간적으로 등간격인 블록주기(Bt)에서 특정패턴의 동기신호(SYNC)를 삽입하고, 그외에, 직렬형 디지탈 데이터에의 기록내용등 식별용 코오드 ID(Identification), 블록주기단위에서의 어드레스코우드 BA(Block Address), 그리고 ID 및 BA에 대한 착오검출부호 EDC(Error Detection Code)를 구비한 구성으로 되어있다. 그리고 각 코우드는 8비트 단위로 구성되고, 심벌이라 호칭되고 있다.
재생쪽에서는, 기록쪽의 동기신호와 동일패턴의 발생기를 준비하고, 재생입력인 직렬형 디지탈 데이터와 축차비교하여, 일치했을 경우를 동기신호로 간주하고, 이후의 신호처리의 기준신호로 하는 방법이 널리 일반적으로 사용되고 있다.
R-DAT의 경우, 기록재생에는, 8-10변조라고 호칭되는 변조방식을 사용하여, 동기신호 SYNC용의 패턴에는 , 통상의 데이터에는 나타날 수 없는 특수패턴을 사용하고 있으며, 이 때문에 동기신호의 검출정밀도는 꽤 높은것으로 되어있다.
그러나, 애널로그 영상신호와 함께 디지탈 오오디오신호를 기록하게 되는 기록신호의 대역제한등 어떠한 이유로 특수패턴이 존재하는 변조방식을 사용할 수 없는 경우, 동기신로(SYNC)로서는, 데이터속에 존재하는 패턴을 사용하지 않으면 안되게 된다. 이 경우 정확한 동기신호이외의 의사동기신호가 발생하는 확률은 꽤 높아지고, 정확한 신호처리를 행하는 것은 곤란하게 된다. 이것을 방지할려면, 동기신호(SYNC)의 어장(語長) 을 증대시키면 되나, 기록주파수가 올라간다. 또는 신호의 전송레이트가 내려간다고 하는 결점을 가지고 있다.
이때문에, 종래의 기술로서는 예를들면, 일본국 특개소 60-137150호 공보에 기재되어 있는바와 같이, 동기신호의 어장을 증대시키지 않고도 동기신호의 검출을 확실하게 행하는 방법으로서, 동기신호 검출회로에 추가해서, 순차적으로 계속되는 2개의 블록의 어드레스코우드(BA)의 내용이 소정의 규칙성을 지니는것을 검출해서 제2의 동기신호로 하고, 양자의 논리곱을 취해서 동기신호로 하는 방법이 있다.
즉, 블록주기단위의 어드레스코우드 BA는, 통상영(0)으로부터 연속적으로 증가하는 2진수가 할당하는 것이 보통이고, 순차적으로 계속되는 2개의 어드레스코우드의 값의 차가 소정치인 것을 검출하므로서, 동기 신호검출을 확실화하는 일이 가능하였다.
그러나 상기한 바와 같은 구성에서는, 순차적으로 계속되는 2개의 어드레스 데어터치의 규칙성을 사용하고 있기 때문에, 어떠한 이유로 한쪽이 결제(缺除) 되었을 경우, 예를들면, 기동직후나 재생데이터에 발생한 부호착오로부터의 복귀직후에서는 어드레스 데이터치에 의한 규칙성 검출을 행할 수 없어, 확실하고도 신속한 동기검출이 곤란하게 되는 것이었다.
다음에 제5도에 종래의 메모리 제어장치의 블록도를 표시한다. 제5도에 있어서, 입력단자(2)로부터 재생시의 직렬형 디지탈 데이터가 입력되고, 동기신호 검출회로(3)에서 동기신호가 검출됨과 동시에, 동기신호에 위상동기한 신호가 작성된다. 상기 직렬형 디지탈 데이터는 블록어드레스 래치회로(4)에 있어서, 동기 신호 검출회로(3)로부터의 래치펄스에 의해 어드레스코우드(BA)가 래치된다. 또 상기 직렬형 디지탈 데이터는 패리티검사회로(5)에 있어서, 동기신호 검출회로(3)로부터의 펄스에 의해, 예를들면 제4도의 부호구성에 있어서,
Figure kpo00001
로 표시되는 짝수 또는 홀수패리티로 정확하게 되어 있는지 어떤지 판정한다. 동기신호 검출회로(3)의 출력이 블록어드레스 카운터회로(6)의 클록단자에 입력됨과 동시에, 입력단자(1)을 개재해서 회전헤드(도시하지않음) 의 회전위치를 가리키는 헤드스위치 펄스신호가 블록어드레스 카운터회로(6)의 리세트단자에 입력되고, 블록어드레스 카운터회로(6)의 카운터의 내용은 상기 헤드스위치 펄스신호의 에지에서 세트되고, 이후 동기신호를 클록으로서 카운트업되고, 다음의 헤드스위치 펄스신호의 에지에서 리세트되고, 이후 이것을 반복하고 있다. 블록어드레스 카운터회로(6)의 출력(8비트)와 블록어드레스 래치회로(4)의 출력(8비트)이 블록어드레스 불일치회로(8)에 입력되고, 블록어드레스치가 동일한지 어떤지 판정하고, 블록어드레스 불일치 회로(8)의 출력과 패리티검사회로(5)의 출력이 AND 회로(7)에 입력되고, 패리티검사결과가 정확하고 또한 블록어드레스치가 불일치면 AND회로(7)로부터 펄스가 발생하여, 블록어드레스 카운터회로(6)의 부하단자에 입력되고, 블록어드레스 래치회로(4)의 출력(8비트)이 블록어드레스 카운터회로(6)의 데이터 입력단자에 입력되고, 블록어드레스 래치회로(4)의 어드레스치가 블록어드레스 카운터회로(6)에 부하된다. 블록어드레스 카운터회로(6)의 출력(8비트)는 출력단자(9)를 개재해서 출력되고, 재생디지탈 데이터의 RAM(Random Access Memory)에의 기록시의 어드레스치의 일부를 형성하고 있다.
또 동기신호 검출회로(3)의 출력과 블록어드레스 카운터회로(6)의 출력이 기록신호 발생회로(10)에 입력되고, 상기 재생디지탈 데이터의 RAM에의 기록을 할때의 기록신호로서 사용하고 있다.
그런데 영상신호를 회전헤드를 사용해서 자기테이프에 기록재생하는 자기녹화 재생장치에 있어서, 음성신호를 디지탈신호로 해서 기록재생하는 경우에는, 애널로그 음성 신호를 샘플링주파수 fs(예 fs=48KHz)로 디지탈신호로 하기 때문에 영상신호의 피일드주파수 fv(NTSC 방식 fv=59.94Hz)와의 비가 800.8로 되며, 그래서 피일드내의 데이터수를 대소 2종류로 해서 (예 : 792와 810), 음성데이터가 적은 피일드 (792데이터의 피일드)에는 부족분으로서 더미데이터를 부가해서 기록하고 있다. 그 더미데이터가 부가되어 있는지 없는지를 표시하는 정보를 상기 제4도의 어드레스코우드(BA)의 MSB를 사용하여 기록하기 때문에, 블록 어드레스치는 7비트 기록으로 되며, 예를들면 1피일드의 블록수가 135의 경우에는 (0∼127,0∼6)이라고 하는 상태로 자기테이프에 기억된다.
그러나 상기한 바와 같은 영상신호에 동기시켜서 음성신호를 디지탈 기록하는 경우에는, 자기 테이프에 기록되어 있는 블록어드레스는 7비트밖에 없으므로, 재생시의 블록어드레스치 (8비트)를 기록블록 어드레스치(7비트)로부터 직접하는 일은 할 수 없다고 하는 문제점을 가지고 있었다.
본 발명의 목적은 영상신호와 동시에 음성신호를 디지탈화해서 기록재생하는 경우등의 동기신호 검출회로, 이와 같은 경우에 블록어드레스치를 발생하는 블록어드레스 작성회로 및 상기 디지탈 데이터를 RAM에 기록할때의 기록신호를 발생하는 기록신호 발생회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 동기신호 패턴과의 일치비교에 의해 검출되는 제1의 동기검출신호와, 동기신호와 함께 부가된 보조코우드· 어드레스코우드 및 착오검출코우드로부터 소정의 연산으로 생성되는 착오검출신호를 사용하고, 착오검출신호가 무착오상태일때에만, 제1의 동기검출신호를 통과시켜 제2의 동기검출신호로 하는 구성을 구비한 것이며, 또 재생위치에 기록되어 있는 어드레스를 회전헤드의 회전위치에 따라서 예측하는 블록어드레스 예측수단과, 회전헤드가 자기테이프로부터 판독한 재생어드레스치와 출력어드레스치로부터의 합성어드레스치를 작성하는 합성어드레스 발생수단과, 상기 합성어드레스치와 상기 블록어드레스 예측수단에 의한 예측어드레스치를 비교하는 제1의 어드레스치 비교수단과, 어드레스치 비교수단에 의한 비교오차가 소정범위내일때에만 상기 합성어드레스치를 새로운 출력어드레스치로 하는 어드레스 선택수단과, 상기 어드레스 선택수단의 출력어드레스치와 상기 예측 어드레스를 비교하는 제2의 어드레스치 비교 수단과, 상기 제2의 어드레스치 비교수단에 의한 비교오차가 소정범위내일때에만 상기 자기테이프로부터의 재생디지탈 데이터를 메모리회로에 기록시키기 위한 기록신호를 발생하는 기록신호 발생수단을 배설한 구성으로 되어있다.
상기의 구성에 의해, 동기패턴과의 불일치비교에 의해 검출되는 제1의 동기검출신호에 추가해서, 착오검출코우드계를 일종의 동기신호로 간주하여, 양자의 결과의 논리곱을 취하므로서 동기신호의 검출정밀도를 높게 하는 것이다. 동기검출신호 결락시의 보조코우드계의 착오검출 결과는 유효성이 적고, 또한 착오검출코우드계 전체의 어장이 비교적 짧을 경우, 부호착오에 의한 영향은 적고 의사동기신호를 선별하기 위한 기준 신호로서의 역할은 충분히 다할 수 있다. 그 결과, 실질적으로 동기신호 어장이 신장한 것과 등가의 효과를 얻게되어, 복수블록사이의 규칙성을 사용하는 일없이, 블록내에서 완결된 정밀도가 높은 동기신호검출을 행할 수 있다.
또 동기신호 및 어드레스가 부가된 디지탈 신호를, 상기 동기신호 및 어드레스가 트랙상의 소정의 위치로 되게 회전헤드로 기록한 자기테이프를 재생함에 있어서, 재생을 행하는 회전헤드의 회전위치를 검출하고, 이 검출된 회전위치로부터 기록되어 있는 상기 어드레스(8비트)를 예측하고, 재생어드레스치(7비트)와 출력어드레스치(8비트중에서의 상위 1비트)로부터 합성어드레스치(8비트)를 작성하고, 상기 합성어드레스치(8비트)와 상기 예측딘 어드레스치(8비트)를 비교하고, 비교오차가 소정범위내일때 합성어드레스치를 새로운 출력어드레스치로서 채용하므로 정확한 어드레스치가 작성되고, 또 출력어드레스치와 예측어드레스치를 비교하고, 비교오차가 소정의 범위내일때만 재생디지탈 데이터의 RAM에의 기록을 행하는 기록신호를 발생하므로, 정확한 어드레스근처에만 디지탈 데이터의 기록을 행할 수 있으므로, 회전헤드의 회전위치로부터 예측한 어드레스치로 블록어드레스치의 범위를 한정하면서 블록어드레스치의 최상위 비트를 작성하여, 정확한 블록어드레스치로 재생디지탈 데이터를 RAM에 기록할 수 있다. 또 만일 패리티검사가 착오로 정확하다고 판단해서 블록어드레스치가 수정된 경우에 있어서도, 기록신호는 예측한 어드레스치로 출력 블록어드레스치의 범위를 한정한 영역만 발생하므로서, 재생디지탈 데이터를 RAM에 기록되는 범위가 예측어드레스치의 근처에 제한되므로, 재생디지탈 데이터가 1트랙분 안전히 RAM에 기록되지 않아도, RAM에 기록된 재생 디지탈 데이터의 착오정정처리를 개시할 수 있어, 재생디지탈 데이터가 RAM에 기록되고서부터 착오정정개시까지의 시간을 대폭적으로 단축할 수 있다. 따아서, 음성신호의 디지탈 기록재생에 따른 재생시의 데이터 처리시간을 대폭 단축할 수 있으므로 영상신호와 음성신호를 기록, 재생할 경우의 영상신호에 대해서 음성신호의 처리지연시간차(TD)를 작게할 수 있으며, 특히 더빙회수(n : 회수)가 증가하여도, 영상신호에 대하여 음서신호의 처리지연시가차(TDn=TD×n)도 작기 때문에, 시청자에 처리지연시간차가 인식되지 않는 자기기록 재생장치를 실현할 수 있는 것이다.
이하 본 발명의 바람직한 실시예에 대해서 도면을 참조하면서 상세히 설명한다.
제1도는 본 발명의 메모리 제어장치의 일실시예의 블록도이고 제2도는 제1도에서의 각부의 파형도이다.
제1도에 있어서, 입력단자(2)로부터 재생시의 직렬형 디지탈 데이터가 입력되고, 동기신호 검출회로(3)에서 동기신호가 검출됨과 동시에, 동기신호에 위상동기한 신호가 작성된다. 상기 직렬형 디지탈 데이터는 블록어드레스 래치회로(4)에 있어서 동기신호 검출회로(3)으로부터의 래치펄스에 의해 어드레스코우드 BA가 래치된다. 또 상기 직렬형 디지탈 데이터는 패리티검사회로(5)에 있어서, 동기신호 검출회로(3)으로부터의 펄스에 의해, 예를들면 제4도의 부호구성에 있어서
Figure kpo00002
으로 표시되는 짝수 또는 홀수패리티로 정확하게 되어있는지 어떤지 판정한다. 동기신호 검출회로(3)의 출력이 블록어드레스 카운터회로(6)의 클록단자에 입력됨과 동시에, 입력단자(1)를 개재해서 회전헤드(도시하지 않음)의 회전위치를 가리키는 헤드스위치 펄스신호(제2도에 표시한 신호 S1)가 블록어드레스 카운터회로(6)의 리세트단자에 입력되고, 블록어드레스 카운터회로(6)의 카운터의 내용을 애널로그적으로 표시하면 제2도의 신호 S2와 같이 되며, 헤드스위치 펄스신호로 리세트되고, 이후 동기신호를 클록신호로서 카운트업되고, 블록어드레스의 최대치(134)에서 정지하고, 다음의 헤드스위치 펄스신호로 리세트되고, 이하 이것을 반복하고 있다. 블록어드레스 카운터회로(6)의 출력(하위 7비트)와 블록어드레스 래치회로(4)의 출력(하위7비트)가 블록어드레스 불일치회로(8)에 입력되어, 블록어드레스치가 똑같은지 어떤지 판정한다. 블록어드레스 래치회로(4)의 출력(하위 7비트)와 블록어드레스 카운터회로(6)의 출력(상위 1비트)가 합성 블록어드레스 발생회로(21)로 입력되고, 블록어드레스의 최상위 비트를 블록어드레스 카운터회로(6)의 출력으로, 하위 7비트를 블록어드레스 래치회로(4)의 출력으로 구성하는 합성 블록어드레스치를 작성한다. 기준 블록어드레스 발생회로(22)는 카운터회로로 구성되고, 입력단자(1)로부터의 헤드스위치 펄스신호가 리세트단자에 입력되고, 내부 기준클록에 의해 카운트업하고, 카운터의 내용을 애널로그적으로 표시하면 제2도의 신호 S3과 같이 되고, 헤드스위치 펄스신호로 리세트되어, 이후 내부 기준클록에 의해 카운트업되고, 블록어드레스의 최대치(134)에서 정지하고, 이하 이것을 반복하므로서 회전헤드위치에 대응한 블록어드레스치를 발생하고 있다. 기준 블록어드레스 발생회로(22)의 출력(8비트)와 합성 블록어드레스 발생회로(21)의 출력(8비트)가 제1의 어드레스치 비교회로(23)에 입력된다. 여기서 기준 블록어드레스 발생회로(22)의 예측어드레스치(NA)와 합성 블록어드레스 발생회로(21)의 합성어드레스치(NB)로 하면, 제1의 어드레스치 비교회로(23)은 이하에 표시한 차의 절대치를 구하는 연산
Figure kpo00003
을 행하고, 연산결과 N1을 소정치 N1REF와 대소판별을 행한다.
패리티검사회로(5)의 출력 및 블록어드레스 불일치회로(8)의 출력 및 제1의 어드레스치 비교회로(23)의 출력이 AND회로(7)에 입력되고, 패리티검사결과가 정확하고 또 블록어드레스치가 불일치이고 또한
Figure kpo00004
(제2도의 신호 S4의 점선을 중심으로 하는 실선의 안쪽부분)가 성립되면 AND 회로(7)로부터의 펄스가 발생하여, 블록어드레스 카운터회로(6)의 부하단자에 입력된다. 합성 블록어드레스 발생회로(21)의 출력(8비트)가 블록어드레스 카운터회로(6)의 데이터 입력단자에 입력되고, AND 회로(7)로부터의 부하펄스에 의해 블록어드레스 카운터회로(6)에 부하된다. 블록어드레스 카운터회로(6)의 출력(8비트)는 출력단자(9)를 개재해서 출력되고, 재생디지탈 데이터의 RAM에의 기록시의 어드레스치의 일부를 형성하고 있다.
또, 동기신호 검출회로(3)의 출력과 블록어드레스 카운터회로(6)의 출력이 기록신호 발생회로(10)에 입력됨과 동시에, 블록어드레스 카운터회로(6)의 출력(8비트)과 기준 블록어드레스 발생회로(22)의 출력(8비트)이 제2의 어드레스치 비교회로(24)에 입력된다. 여기서 기준 블록어드레스 발생회로(22)의 예측어드레스치를 (NA)로 하고 블록어드레스 카운터회로(6)의 출력어드레스치를 (NC)로 하면, 제2의 어드레스치 비교회로(24)는 이하에 표시한 차의 절대치를 구하는 연산
Figure kpo00005
을 행하고, 연산결과 N2를 소정치 N2REF와 대소판별을 행한다. 기록신호 발생회로(10)의 출력과 제2의 어드레스치 비교회로(24)의 출력이 AND 회로(25)에 입력되고
Figure kpo00006
가 성립되면(제2도의 신호 S4의 점선을 중심으로 하는 실선의 안쪽부분) AND회로(25)로부터 기록신호가 발생하여 출력단자(11)을 개재해서 출력되고, 재생디지탈 데이터의 RAM에의 기록을 할 때의 기록신호로서 사용한다.
제3도는 제1도의 동기신호 검출회로(3)을 구현화하는 장치의 구성을 표시한 것이다. 제3도에 있어서, (51)은 직렬형 디지탈 데이터의 입력단자(52a)∼(52d)는 직렬병렬 변환용의 시프트레지스터, (53)은 재생쪽에서 미리 준비된 기록쪽과 동일한 동기패턴발생기, (54)는 시프트레지스터(52a)에서 병렬화된 디지탈데이터와 동기패턴발생기 (53)에서 발생된 데이터와의 일치비교를 행하여, 제1동기신호(a)를 발생하기 위한 동기패턴비교기 (54),(55)는 시프트레지스터(52b) 및 (52c)에서 병렬화된 데이터로부터 소정의 연상에 의해, 착오검출부호를 발생하기 위한 패리티발생기,(56)은 재생쪽에서 발생한 패리티와 기록시에 부가한 패리티와의 일치비교를 행하여 착오검출신호(b)를 발생시키기 위한 패리티검사기,(57)은 제1동기신호 a와 착오검출신호(b)로부터 제2동기신호(c)를 발생하기 위한 AND 회로이다.
이상과 같이 구성된 동기신호 검출방법을 구현화하는 장치의 일실시예에 대해서 이하 제3도 및 제4도를 사용해서 그 동작을 설명한다.
제4도에 표시한 형식의 신호를, 제3도에 있어서 직렬형 디지탈 데이터 입력단자(51)에 입력하였을 경우, 먼저, 시프트레지스터(52a), 동기패턴발생기(53), 동기패턴비교기(54)에 의해, 직렬형 디지탈 데이터중에서 동기신호와 일치하는 패턴신호의 검출을 행하고, 제1의 동기신호로 한다. 동기신호의 패턴길이가 충분히 길면 높은 정밀도로 동기신호검출이 가능하며, 또 동기신호가 결락해도 그 주기성을 사용하여, 동기 신호의 보간이 가능하게 된다. 그러나, 어떠한 이유에 의해 충분히 긴 패턴길이를 취할 수 없는 경우, 직렬형 디지탈 데이터중에 포함되는 동기신호와 동일패턴의 데이터에 의해 의사동기신호가 발생하는 확률은 매우 높아져서, 정확한 동기검출이 곤란하게 된다. 이 때문에, 의사동기신호를 선별하여, 발생을 억제하는 수단으로서, 본 실시예에서는 동일블록내에서의 동기신호와 착오검출신호의 연속적인 시간적 배치의 규칙성을 사용하고 있다.
즉, 제1의 동기신호검출과 동시에, 동기신호와 연속적으로 배치된, 보조코우드, 어드레스코우드 및 착오 검출코우드 각부의 착오검출을, 시프트레지스터(52b)∼(52d), 패리티발생기 (55), 패리티 검사기(56)에 의해 행한다. 그리고 그 결과로서의 착오검출신호를 일종의 동기신호로 간주하고, AND 회로(57)에서, 제1의 동기신호와의 논리곱을 취하므로서, 의사동기신호의 선별을 행하여, 동기검출신호의 정밀도향상을 도모하는 것이다. 제4도에 표시한 신호구성의 경우, 동기신호외의 각 코우드는 각각 8비트 구성이나, 8비트의 착오 검출코우드에 의한 착오검출확률은 2-8이며, 8비트의 동기신호패턴과 능력적으로 등가인 것이 수학적으로 유도할수 있다. 그리고 본래의 동기신호패턴의 8비트와 가산해서, 합계 16비트의 동기검출정밀도를 8비트의 동기신호패턴에 의해 실현할 수 있는것이다. 또, 착오검출코우드의 종류로서는 병렬처리가 가능한 부호 방식이면 무엇이라도 좋으나, 구성이 간단하고 착오 검출능력이 높은 방식으로서 , 예를들면 제4도의 부호구성에 있어서,
Figure kpo00007
로 표시되는 짝수 또는 홀수패리티를 들 수 있다. 단
Figure kpo00008
는 배타적 논리합을 표시한다.
부호착오가 발생하였을 경우, 데이터가 모두 논리적으로 "Low"로 되는 경향이 있는 경우, 착오를 확실하게 검출할 수 있는 수단으로서 홀수패리티가 유효하다.
이상과 같이 본 실시예에 의하면, 8비트의 동기신호에 부가된, 보조코우드, 어드레스코우드, 착오검출코우드에 의한 착오검출결과를 등가적으로 8비트의 동기신호로 간주해서 처리하므로서, 동기신호길이를 증대 시키지 않고, 또한 블록내에서 완결한 실질적으로 16비트의 능력을 가진 동기신호 검출방법을 실현할 수 있는 것이다.
또한, 본 실시예에 있어서는, 착오검출코우드등의 부호길이를 8비트로 정의하였으나, 이것은 시스템의 필요사양에 맞추어서, 임의의 값을 사용해도 된다.
또, 본 실시예에 있어서 동기신호 검출방법은 기록재생계를 예로 들고 있으나, 통신기등 디지탈신호의 전송을 행하는 다른 기기에서도 유효한 것은 물론이다.

Claims (6)

  1. 정보신호를 표시하는 디지탈 데이터(Dn)에, 제1의 동기신호(SYNC)와, 상기 디지탈 데이터(Dn)의 식별정보를 표시하는 보조코우드(W1)과, 상기 디지탈 데이터(Dn)포함되는 단위블록의 어드레스치를 표시하는 어드레스코우드(W2)와, 상기 보조코우드(W1)과 상기 어드레스코우드(W2)와의 소정의 연산에 의해 얻어지는 착오검출코우드(P)가 부가되어서 이루어지는 상기 단위블록의 데이터를 사용하고, 상기 제1의 동기신호(SYNC)가 소정의 패턴의 동기신호와 동일한지 아닌지를 검출해서 동일일때에는 제2의 동기신호(a)를 출력하는 동기신호 발생수단(52a,53,54)와, 상기 보조코우드(W1)과 상기 어드레스코우드(W2)와 상기 착오검출코우드(P)와의 소정의 연산에 의해 착오검출신호를 출력하는 착오검출수단(52b,52c,52d,55,56)과, 상기 착오검출신호가 착오없을때에 상기 제2의 동기신호(a)를 제3의 동기신호(c)로서 출력하는 게이트수단(57)을 구비한 메모리 제어장치.
  2. 제1항에 있어서, 상기 착오검출코우드(P)가, 보조코우드(W1) 및 어드레스코우드(W2)의 각각 대응하는 비트의 홀수패리티 또는 짝수패리티로 이루어진 메모리 제어장치.
  3. 정보신호를 표시하는 디지탈 데이터(Dn)에, 동기신호(SYNC)와, 상기 디지탈 데이터(Dn)가 포함되는 단위블록의 어드레스치를 표시하는 어드레스코우드(W2)가 부가 되어서 이루어지는 상기 단위블록의 데이터를 사용하고, 판독되어야할 상기 어드레스코우드(W2)를 예측하는 어드레스 예측수단(22)와, 상기 어드레스코우드(W2)를 판독하는 판독수단(4),(6),(7)과, 상기 판독수단에 의해 판독된 상기 어드레스코우드(W2)와 상기 어드레스 예측수단(22)에 의해 예측된 예측어드레스치를 비교하는 어드레스치 비교수단(23)과, 상기 어드레스치 비교수단에 의한 비교오차가 소정의 범위내일때에 상기 판독된 어드레스코우드(W2)를 메모리의 억세스를 위한 어드레스치로서 출력하는 선택수단(6),(7)을 구비한 메모리 제어장치.
  4. 제3항에 있어서, 상기 단위블록의 데이터는, 자기 테이프의 트랙상의 소정의 위치에 기록되고, 상기 어드레스 예측수단은 , 상기 자기테이프상에 기록된 데이터를 재생하는 회전헤드의 회전위치에 대응해서 예측하는 메모리 제어장치.
  5. 정보신호를 표시하는 디지탈 데이터(Dn)에, 동기신호(SYNC)와, 상기 디지탈 데이터(Dn)가 포함되는 단위블록의 어드레스치를 표시하는 어드레스코우드(W2)가 부가되어서 이루어지는 상기 단위블록의 데이터를 사용하고, 판독되어야할 상기 어드레스코우드(W2)를 예측하는 어드레스 예측수단(22)와, 상기 어드레스코우드(W2)를 판독하는 판독수단(4)과, 상기 동기신호에 의거하여 상기 어드레스치를 발생하는 어드레스 발생수단(3),(6)과, 상기 판독수단(4)의 출력과 상기 어드레스 발생수단(3),(6)의 출력으로부터 합성어드레스치를 발생하는 합성어드레스치 발생수단(21)과, 상기 합성어드레스치와 상기 예측된 어드레스코우드(W2)를 비교하는 제1의 어드레스치 비교수단(23)과, 상기 제1의 어드레스치 비교수단(23)에 의한 비교오차가 소정의 범위내일때에 상기 합성어드레스치를 메모리회로의 억세스를 위한 어드레스치로서 출력하는 선택 수단(6),(7)과, 상기 선택수단(6),(7)로부터 출력된 어드레스치와 상기 예측된 예측어드레스치를 비교하는 제2의 어드레스치 비교수단(24)와, 사기 제2의 어드레스치 비교수단(24)에 의한 비교오차가 소정의 범위내일때에 상기 디지탈 데이터(Dn)를 상기 메모리회로에 기록하기 위한 기록신호를 발생하기 위한 기록신호 발생수단(10),(25)을 구비한 메모리 제어장치.
  6. 제5항에 있어서, 상기 단위블록의 데이터는, 자기테이프의 트랙상의 소정의 위치에 기록되고, 상기 어드레스 예측수단은, 상기 자기테이프상에 기록된 데이터를 재생하는 회전헤드의 회전위치에 대응해서 예측하는 메모리 제어장치.
KR1019880007033A 1987-06-12 1988-06-11 메모리 제어장치 KR910008396B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP62-147586 1987-06-12
JP147586 1987-06-12
JP62147586A JP2663441B2 (ja) 1987-06-12 1987-06-12 同期信号検出方法
JP62-215806 1987-08-28
JP62215806A JPH0727684B2 (ja) 1987-08-28 1987-08-28 ブロックアドレス発生装置
JP215806 1987-08-28
JP252127 1987-10-06
JP62252127A JPH0194566A (ja) 1987-10-06 1987-10-06 ブロックアドレス発生装置
JP62-252127 1987-10-06

Publications (2)

Publication Number Publication Date
KR890001066A KR890001066A (ko) 1989-03-18
KR910008396B1 true KR910008396B1 (ko) 1991-10-15

Family

ID=27319387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007033A KR910008396B1 (ko) 1987-06-12 1988-06-11 메모리 제어장치

Country Status (4)

Country Link
US (1) US5021897A (ko)
EP (2) EP0294841B1 (ko)
KR (1) KR910008396B1 (ko)
DE (2) DE3853369T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840680B2 (ja) * 1989-07-28 1998-12-24 ソニー株式会社 再生装置
US5276561A (en) * 1989-07-28 1994-01-04 Sony Corporation Apparatus for reproducing digital signal
US5644446A (en) * 1992-07-06 1997-07-01 Industrial Technology Research Institute Rotary-head digital reproducing/recording method and apparatus with block address-based area signal generation
KR0148181B1 (ko) * 1995-03-31 1998-10-15 김광호 디지탈 기록재생시스템의 가변적 동기패턴검출장치 및 방법
US5790264A (en) * 1995-06-23 1998-08-04 Olympus Optical Co., Ltd. Information reproduction apparatus
KR0165430B1 (ko) * 1995-09-06 1999-03-20 김광호 싱크 검출 및 보호장치와 그 방법
JPH10340546A (ja) * 1997-06-05 1998-12-22 Canon Inc 再生装置及び再生方法
GB2422477A (en) * 2005-01-21 2006-07-26 Hewlett Packard Development Co Tape drive apparatus for identifying data fragments
US8098657B2 (en) * 2005-05-31 2012-01-17 Broadcom Corporation System and method for providing data commonality in a programmable transport demultiplexer engine
US7697537B2 (en) * 2006-03-21 2010-04-13 Broadcom Corporation System and method for using generic comparators with firmware interface to assist video/audio decoders in achieving frame sync

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3151251A1 (de) * 1981-12-24 1983-07-07 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und schaltungsanordnung zur wiedergabe digital codierter signale
GB2120423B (en) * 1982-04-26 1985-10-09 Sony Corp Sequential data block address processing circuits
US4692816A (en) * 1983-07-08 1987-09-08 Victor Company Of Japan Ltd. Digital data transmitting system for transmitting digital data a number of times depending on an information content of the digital data
JPS60137150A (ja) * 1983-12-26 1985-07-20 Sony Corp 同期信号抽出回路
US4622600A (en) * 1983-12-26 1986-11-11 Hitachi, Ltd. Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format
GB2159020B (en) * 1984-05-16 1987-11-18 Sony Corp Methods of and apparatus for use in decoding digital data
JPH0673225B2 (ja) * 1984-11-06 1994-09-14 株式会社日立製作所 デイジタル情報再生装置における時間軸補正装置
JPH0668883B2 (ja) * 1985-06-19 1994-08-31 ソニー株式会社 デジタル同期パタ−ン抽出方法
KR900008446B1 (ko) * 1985-11-13 1990-11-22 가부시끼가이샤 히다찌세이사꾸쇼 음성신호를위한표본화주파수와회전헤드스캔너의회전주파수사이에서비동기관계를갖는음성신호의pcm기록재생장치
JPS62223857A (ja) * 1986-03-25 1987-10-01 Victor Co Of Japan Ltd 同期信号抜き出し回路

Also Published As

Publication number Publication date
DE3853369D1 (de) 1995-04-20
EP0294841A2 (en) 1988-12-14
DE3884467D1 (de) 1993-11-04
KR890001066A (ko) 1989-03-18
EP0478014A2 (en) 1992-04-01
EP0478014A3 (en) 1992-04-29
EP0294841A3 (en) 1990-01-17
EP0294841B1 (en) 1993-09-29
US5021897A (en) 1991-06-04
DE3884467T2 (de) 1994-05-11
DE3853369T2 (de) 1995-11-23
EP0478014B1 (en) 1995-03-15

Similar Documents

Publication Publication Date Title
US6424477B1 (en) Information signal recording and playback method and apparatus therefor
EP0224929A2 (en) Apparatus and method for preventing unauthorized dubbing of a recording signal
US5179451A (en) Method and device for signal reproduction used in a digital signal reproduction apparatus
KR910008396B1 (ko) 메모리 제어장치
US5228041A (en) Sync signal detection system in a memory system for recording and reproducing block unit data
JP3296087B2 (ja) デジタルデータ記録方法およびその記録装置と再生装置
JPS5921112B2 (ja) 番地検出装置
KR910003378B1 (ko) 디지탈 신호 복조 및 재생장치
JPH0463579B2 (ko)
JP2959320B2 (ja) Ｉｄ符号検出方法及びｉｄ符号検出装置
JP3598838B2 (ja) データ読み取り装置
KR100240601B1 (ko) 디지털 비디오 홈 시스템형 비디오 카세트 레코더에서의 트랙 넘버 결정 방법 및 장치
JPH05298606A (ja) 回転ヘッド形ディジタル信号再生装置
JP3232563B2 (ja) 映像再生装置
JPH0518298B2 (ko)
JPH087939B2 (ja) 時間軸補正装置
JPS61137286A (ja) デジタル信号のバ−ストエラ−検出装置
JPH0668883B2 (ja) デジタル同期パタ−ン抽出方法
JPH01220194A (ja) ブロックアドレス発生装置
JPH07105632A (ja) 同期信号検出方式および回路
JPS6151348B2 (ko)
JPH01107375A (ja) ディジタル信号再生装置
JPS5851323B2 (ja) 誤り検出方式
JPH05234275A (ja) ディジタル信号再生装置
JPH0214471A (ja) メモリー制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19941014

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee