JPH07105632A

JPH07105632A - 同期信号検出方式および回路

Info

Publication number: JPH07105632A
Application number: JP25030293A
Authority: JP
Inventors: Toru Setoyama; 徹瀬戸山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-10-06
Filing date: 1993-10-06
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】特殊な信号を記録できない装置でも、先頭ブロ
ックの同期信号の誤検出確率を低減する同期信号検出方
式を提供する。【構成】再生信号はプリアンブルパターン検出回路１に
入力されてワード同期を確定し、同期パターン検出回路
２に入力されてワード同期、ブロック同期を確定する。
セレクタ４は、トラック先頭部再生時にはプリアンブル
パターン検出回路１が出力したワード同期信号を、それ
以外は同期パターン検出回路２が出力したワード同期信
号を出力する。１４−８変換回路３はセレクタ４が出力
するワード同期信号にしたがって１４−８変換を実行す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルＶＴＲやコ
ンピュータ用磁気テープ記録装置等のディジタル信号記
録再生装置の同期検出回路に適用する同期検出方式およ
び回路に係り、特に、トラック先頭の同期信号の検出も
れが多いヘリカルスキャンヘッドを使用した装置に適用
して好適な同期検出方式および回路に関する。

【０００２】

【従来の技術】ディジタル信号を記録再生するシステム
では、再生信号から元のデータを復元するために、ビッ
ト同期，ワード同期，ブロック同期をとる必要がある。
このため、記録データに一定周期で同期パターンを付加
し、再生時にはこの同期パターンを検出し、ワード同期
やブロック同期をとるといった手段が採用されている。
しかし、記録再生中に発生する外乱等によりこれらの同
期が検出できない場合には、そのブロックのデータはす
べて無効になる。この問題に対処するため、様々な同期
検出方式が提案されている。これらの多くは確定した同
期信号が得られた場合、これ以降の同期信号を予測し、
もし、そこで同期信号が得られなければこれを補間する
という考え方である。

【０００３】しかし、ヘリカルスキャンヘッドを使用し
た記録再生装置では、トラック先頭ではテープヘッド間
のスペーシングによるノイズやトラッキングエラー等の
ため同期検出に失敗することがあり、しかも予測が適用
できないという問題があった。このため、最初の同期信
号の位置を確定させる他の補助手段を適用する装置が提
案されている。

【０００４】例えば、特開昭58−94254 号公報のよう
に、最初のブロックにのみ特定のデータを挿入して先頭
ブロックに対する識別能力を向上させる方法が提案され
ている。また、特開昭59−168961号公報における頭出し
信号の記録再生方法のように、ＰＣＭ信号の記録領域と
は別に頭出し信号の記録領域を設けて特殊な信号を記録
する方法が提案されている。

【０００５】また、特開昭63−90070 号公報には、上記
二つの従来例とは異なり、特殊な信号を記録する必要が
ない方法が提案されている。図５は、この従来例に相当
する図である。以下では、この図を用いて従来の発明の
作用を説明する。

【０００６】図５は同期信号（ＳＹ）を含むディジタル
データのタイミングチャートである。入力信号Ａは、同
期信号５１に先行するプリアンブルを含むダミーデータ
部５２と、ディジタルデータ部５３より構成されている
とする。Ｂは入力信号Ａを同期信号の１周期Ｔ０だけ遅
延させた信号である。これらの信号に対してそれぞれ同
期信号の検出を行い、この二つの信号の論理和Ｃと論理
積Ｄをとる。いま先頭のブロックの同期信号に誤りが発
生すると、点線で示すように先頭の同期信号が欠落す
る。しかし論理和Ｃの出力信号は図示したように、遅延
データＢに対しては先頭の同期信号が検出できたと等価
になる。このように信号を遅延することにより後方の同
期信号を推定することが可能となる。

【０００７】また、同期信号を検出するにあたっては、
元の信号Ａと遅延信号Ｂとの間の相関を求め、ほぼ一致
した場合にこれを同期信号とすればよい。このため、Ａ
とＢの排他的論理和を求め、一定時間幅（同期パターン
の幅）の中の一致したビット数を計数し、この結果が設
定値以上の場合にはこれを同期信号とすればよい。

【０００８】

【発明が解決しようとする課題】しかし、第一と第二の
方法では特殊な信号を記録しなければならず、またその
位置に誤りが発生した場合には、同期検出の誤りが起こ
るという問題があった。さらに、第三の方法では、遅延
信号の遅延量を同期信号の１周期あるいはその整数倍に
固定しなければならず、再生信号を遅延している間に同
期信号を検出できない場合には、同期信号を補間出来な
いという問題があった。

【０００９】本発明の目的は、特殊な信号を記録できな
い装置においても、先頭ブロックの同期信号の誤検出確
率を低減する同期信号検出方式を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明の同期信号検出方式は、クロック再生のための
プリアンブルパターンをトラックの先頭部分に配置し、
その他の部分に所定長の同期ブロックに分割されてその
先頭を示す同期パターンを付加されたデータを配置した
ディジタル信号を、チャンネルコーディングして記録媒
体に記録再生するヘリカルスキャン方式の装置におい
て、ブロック符号化されたプリアンブルパターンを検出
することによりワード同期を確定し、前記ワード同期に
したがって再生信号を読み出すことによりプリアンブル
の終端を検出し、前記プリアンブルの終端から所定時間
経過後に同期パターンが検出されない場合には、保護同
期信号を出力する。

【００１１】また、この課題を解決するために本発明の
同期信号検出回路は、クロック再生のためのプリアンブ
ルパターンをトラックの先頭部分に配置し、その他の部
分に所定長の同期ブロックに分割されてその先頭を示す
同期パターンを付加されたデータを配置したディジタル
信号を、チャンネルコーディングして記録媒体に記録再
生するヘリカルスキャン方式の装置において、再生信号
から同期パターンを検出する手段と、再生信号からプリ
アンブルパターンを検出してワード同期を確立する手段
と、プリアンブルの終端を検出する手段と、保護同期信
号を出力する手段とを有し、前記ワード同期を確立する
手段が出力するワード同期信号に従い、前記プリアンブ
ルの終端を検出する手段は再生データからプリアンブル
の終端を検出して検出信号を出力し、前記検出信号の出
力から所定時間経過後に前記同期パターンを検出する手
段が同期信号を出力しない場合には、前記保護同期信号
を出力する手段が保護同期信号を出力する。

【００１２】

【作用】図２にＤ３規格ディジタルＶＴＲの記録再生系
のブロック図を、図３にＤ３規格ディジタルＶＴＲのテ
ープ上に形成されるトラックの先頭に記録されるトラッ
クプリアンブルとそれに続く同期ブロックの構成を示
し、以下ではこれらの図に基づいて本発明の作用につい
て説明する。なお、Ｄ３規格ディジタルＶＴＲについて
は、「放送用１／２インチディジタルＶＴＲ（Ｄ−３）
の開発研究」ＮＨＫ技研Ｒ＆Ｄ１７号１９９１年１
２月発行に記載されている。

【００１３】図２に示すように、Ｄ３規格ディジタルＶ
ＴＲの再生プロセスは、最初に同期検出を行ってワード
同期を確定した後に、１４−８変換を行っている。これ
は、８−１４変換符号がブロック符号であるため、ワー
ド同期が確定していなければその逆変換である１４−８
変換を実行できないためである。なお、８−１４変換符
号はブロック符号であるため、ビット同期はワード同期
と同時に確立されるので特に考慮する必要はない。

【００１４】一方、図３に示すように、トラック先頭の
最初の同期信号の前には、トラックプリアンブルと呼ば
れるクロック再生のための信号が記録されている。この
部分には、２Ｃｈ（ｈは１６進数表示であることを示
す。）が繰り返し記録されているが、テープ上では８−
１４変換されているため、２バイト分の“２Ｃｈ，２Ｃ
ｈ”は２進数表示で“01100001111001，1001111000011
0”と変換されて書き込まれている。これを再生して得
られたデータを１ビットずつシフトして“０１１０００
０１１１１００１”または“１００１１１１００００１
１０”のパターンを探すと、必ず“２Ｃｈ”を記録した
部分と一致する。したがって、プリアンブルパターンを
検出することによりワード同期を確定できることが分か
る。実際にはノイズのため全プリアンブルパターンが
“01100001111001”または“１００１１１１００００１
１０”と一致する保証はない。そこで、プリアンブルパ
ターンの検出に対して、同期検出回路の前方および後方
保護と同様の保護手段を講じてもよい。なお、同期検出
回路の前方および後方保護については、論文「フレーム
同期保護回路の設計法に関する考察」電子情報通信学
会論文誌第５６巻Ａ分冊第１号１７頁から２４頁
１９７３年１月発行に詳しい。

【００１５】８−１４変換では１つの８ビット符号に二
つの１４ビット符号を割り当てているため、８−１４変
換したままの符号を検出するよりも、１４−８変換後の
符号を検出した方が回路を簡単にできる。したがって、
前述のようにワード同期を確定しておけば、１４−８変
換後のデータを見て容易にプリアンブルパターンの終端
を検出できる。例えば、同期パターン、ＩＤパターン、
４バイトの００ｈを総合的に判断してプリアンブルの終
端であると判定すればよい。この方法によりプリアンブ
ルの終端と判定されたにも関わらず、同期パターンと予
想される位置で同期パターンが検出されなかった場合、
同期パターンにノイズが乗り検出できなかったと見なし
て、保護同期信号を出力することができる。

【００１６】従来の同期パターンだけを検出する方法で
は、トラック先頭の同期パターンにノイズが乗った場合
にはその同期ブロックは再生不可能であったのに対し、
本発明では保護同期信号を出力することにより、その同
期ブロックの再生が可能となる。

【００１７】

【実施例】図１は本発明の第一の実施例であるＤ３規格
ディジタルＶＴＲの再生信号処理系の構成図、図３はＤ
３規格ディジタルＶＴＲのテープ上に形成されるトラッ
クの先頭に記録されるトラックプリアンブルとそれに続
く同期ブロック図である。図１において、１はプリアン
ブルパターン検出回路、２は同期パターン検出回路、３
は１４−８変換回路、４はセレクタ、５は判定回路、６
は同期信号保護回路、７は再生信号入力端子、８は変換
信号出力端子、９は保護同期信号出力端子、１０は同期
信号出力端子である。以下、図１および図３を用いて本
発明の第一の実施例について説明する。

【００１８】再生ヘッドによりテープから読み取られた
信号は、再生アンプ，再生等化回路，弁別回路等を経て
再生信号入力端子７に入力される。再生信号は、最初に
プリアンブルパターン検出回路１に入力される。再生信
号は８−１４変換された信号であるので、１ビットのシ
リアルデータ列中からＤ３規格のプリアンブル信号であ
る“01100001111001”または“10011110000110”を探
す。もちろん、これらを８−１４変換規則にしたがって
生成した連続パターンを探すようにしてもよい。これら
のパターンに合致したデータはプリアンブルパターンで
あり、その後同一トラック上ではビット落ちやビット挿
入が生じない限り、プリアンブルパターンから１４ビッ
トずつ区切ったデータは８−１４変換の１ワードとな
る。なお、プリアンブルパターンの検出に前方保護や後
方保護等の保護手段を講じてもよい。プリアンブルパタ
ーン検出回路１は、入力された再生信号をそのまま出力
し、８−１４変換符号のワードの区切りを示すワード同
期信号を出力する。プリアンブルパターン検出回路１か
ら出力された再生信号は、同期パターン検出回路２に入
力される。同期パターン検出回路２は、入力されたシリ
アルデータ列中から同期パターンである“001100111001
10 00001110001111”または“1100110001100111110001
110000”を探す。これらのパターンを検出したら、同期
パターン検出回路２は同期信号を出力し、また、プリア
ンブルパターン検出回路１と同様にワード同期信号を出
力する。さらに同期パターン検出回路２は、入力した信
号をそのまま出力する。

【００１９】セレクタ４は、プリアンブルパターン検出
回路１と同期パターン検出回路２が出力するワード同期
信号を入力し、どちらか一方を選択して出力する。どち
らを選択するかは、例えば、再生エンベロープや再生信
号中のＩＤ情報等によりプリアンブルパターンが記録さ
れているトラック先頭部を再生していると判定されれば
プリアンブルパターン検出回路１が出力したワード同期
信号を出力し、それ以外は同期パターン検出回路２が出
力したワード同期信号を出力すればよい。

【００２０】１４−８変換回路３は同期パターン検出回
路２が出力した再生信号を入力し、セレクタ４が出力す
るワード同期信号にしたがって入力シリアルデータを１
４ビット毎に区切り、８−１４変換の逆変換である１４
−８変換を実行し、変換後にデータを出力する。もちろ
ん、出力データは８ビットのパラレル信号でもシリアル
信号でもよい。１４−８変換回路３の出力信号は、変換
信号出力端子８から出力されると共に、判定回路５へ入
力される。

【００２１】判定回路５は、１４−８変換回路３が出力
した変換信号を入力し、プリアンブルの終端部であるか
否かを判定する。図３に示すようにプリアンブルは５０
バイトの２Ｃｈで構成されるが、どの部分から再生され
ているか分からないため、再生された２Ｃｈパターンの
数を数えてプリアンブルの終端を判定することはできな
い。そこで、例えば、同期パターンの９７ｈＦ１ｈとＩ
Ｄパターンとこれに続く４バイトの００ｈを総合的に判
断して、プリアンブルの終端を判定すればよい。判定回
路５は、プリアンブルの終端部を示す判定信号を出力す
る。本実施例では、判定回路５は１４−８変換回路３の
出力信号を入力する構成としたが、１４−８変換を実施
する前の信号に対して同様の判定を行う構成としてもよ
い。ただし、本実施例の方が判定回路５の回路構成が簡
単になるという効果がある。

【００２２】同期信号保護回路６は、判定回路５が出力
した判定信号と同期パターン検出回路２が出力する同期
信号を入力し、プリアンブル終端部に続く同期パターン
に相当する同期信号が出力されなかった場合、保護同期
信号を出力する。同期パターン検出回路２が出力する同
期信号は同期信号出力端子１０から、同期信号保護回路
６が出力する保護同期信号は保護同期信号出力端子９か
ら出力される。また、同期信号保護回路６に従来から知
られている前方保護や後方保護を実施する回路を含めて
もよい。

【００２３】本実施例によれば、トラック先頭の同期パ
ターンの検出漏れが生じた場合にも保護同期信号を出力
することによりデータの損失を防止することができる。

【００２４】図４は本発明の第二の実施例であるＤ３規
格ディジタルＶＴＲの再生信号処理系のブロック図であ
る。図４において、４１はデータセレクタ、４２はメモ
リ、４３は制御回路であり、その他は図１と同じであ
る。以下、図４を用いて、本発明の第二に実施例につい
て説明する。

【００２５】本実施例は、第一の実施例のＤ３規格ディ
ジタルＶＴＲの再生信号処理系に、特願平4−284190 号
公報に記載のデータ同期出力装置を組み合わせたもので
ある。データセレクタ４１は、プリアンブルパターン検
出回路１が出力する再生データと、メモリ４２が出力す
るデータを入力し、どちらか一方を選択して出力する
が、通常状態では、プリアンブルパターン検出回路１が
出力する再生データを出力している。また、図１と共通
の回路は第一の実施例とまったく同様に動作している。

【００２６】エラーレートが非常に高く、プリアンブル
パターン検出回路１がプリアンブルパターンを検出でき
ない時には、プリアンブルパターン検出回路１は再生信
号入力端子７から入力された再生信号をそのまま出力す
る。プリアンブルパターン検出回路１が出力した再生信
号はデータセレクタ４１を経て同期パターン検出回路２
に入力される。トラック先頭ではエラーレートが高くて
も、直にトラッキングの安定やテープヘッド間のスペー
シングの減少等の効果によりエラーレートが下がるの
で、同期パターン検出回路２で同期パターンを検出でき
るようになる。また、メモリ４２はこの間にプリアンブ
ルパターン検出回路１が出力する再生信号を記憶してい
る。１４−８変換回路３は、同期パターン検出回路２が
出力する再生信号を出力し、１４−８変換を施した信号
を出力する。また、同期信号保護回路６は、同期パター
ン検出回路２により確立されたブロック周期で保護同期
信号を出力するようになる。

【００２７】制御回路４３は、１４−８変換回路３が出
力する変換信号を入力し、ブロック同期が確定したと判
断したら、そのブロック周期に基づき、遡ってメモリ４
２からデータを読み出し、データセレクタ４１に入力す
ると同時に、データセレクタ４１の出力をメモリ４２の
出力に切り替える。メモリ４２から出力された信号はエ
ラーのため同期パターンを検出できないが、ブロック周
期を合わせてメモリ４２から読み出されているため、同
期信号保護回路６が出力する保護同期信号と同期して変
換信号出力端子８から後段の信号処理回路（図示せず）
に入力される。後段の信号処理回路に誤り訂正の機能が
あれば、正常な信号処理を実行することができる。

【００２８】本実施例によれば、プリアンブルパターン
を検出できないほどエラーレートが高い状態でも、デー
タの損失を防止することができるという効果がある。ま
た、公報記載のデータ同期出力装置のみの構成に比べ、
プリアンブルパターンが検出できる程度のエラーレート
であればメモリでデータを遅延する必要がないため、後
段の信号処理時間のマージンをより多く取ることができ
るという効果がある。

【００２９】

【発明の効果】本発明によれば、特殊な信号を記録でき
ない装置においても、先頭ブロックの同期信号の検出も
れ確率を低減する同期信号検出方式および装置を提供で
きる。

【図面の簡単な説明】

【図１】本発明の第一の実施例であるＤ３規格ディジタ
ルＶＴＲの再生信号処理系のブロック図。

【図２】Ｄ３規格ディジタルＶＴＲの記録再生系ブロッ
ク図。

【図３】Ｄ３規格ディジタルＶＴＲのトラック先頭のプ
リアンブルパターンの説明図。

【図４】本発明の第二の実施例であるＤ３規格ディジタ
ルＶＴＲの再生信号処理系のブロック図。

【図５】従来例のディジタルデータのタイミングチャー
ト。

【符号の説明】

１…プリアンブルパターン検出回路、２…同期パターン
検出回路、３…１４−８変換回路、４…セレクタ、５…
判定回路、６…同期信号保護回路、７…再生信号入力端
子、８…変換信号出力端子、９…保護同期信号出力端
子、１０…同期信号出力端子。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｂ 20/18 ５７４Ｇ 9074−5Ｄ

Claims

【特許請求の範囲】

【請求項１】クロック再生のためのプリアンブルパター
ンをトラックの先頭部分に配置し、その他の部分に所定
長の同期ブロックに分割されてその先頭を示す同期パタ
ーンを付加されたデータを配置したディジタル信号を、
チャンネルコーディングして記録媒体に記録再生するヘ
リカルスキャン方式の装置において、ブロック符号化さ
れたプリアンブルパターンを検出することによりワード
同期を確定し、前記ワード同期にしたがって再生信号を
読み出すことによりプリアンブルの終端を検出し、前記
プリアンブルの終端から所定時間経過後に同期パターン
が検出されない場合には、保護同期信号を出力すること
を特徴とする同期信号検出方式。
【請求項２】クロック再生のためのプリアンブルパター
ンをトラックの先頭部分に配置し、その他の部分に所定
長の同期ブロックに分割されてその先頭を示す同期パタ
ーンを付加されたデータを配置したディジタル信号を、
チャンネルコーディングして記録媒体に記録再生するヘ
リカルスキャン方式の装置において、再生信号から同期
パターンを検出する手段と、再生信号からプリアンブル
パターンを検出してワード同期を確立する手段と、プリ
アンブルの終端を検出する手段と、保護同期信号を出力
する手段とを有し、前記ワード同期を確立する手段が出
力するワード同期信号に従い、前記プリアンブルの終端
を検出する手段は再生データからプリアンブルの終端を
検出して検出信号を出力し、前記検出信号の出力から所
定時間経過後に前記同期パターンを検出する手段が同期
信号を出力しない場合には、前記保護同期信号を出力す
る手段が保護同期信号を出力することを特徴とする同期
信号検出回路。