JPH05151719A

JPH05151719A - 同期保護装置

Info

Publication number: JPH05151719A
Application number: JP31628491A
Authority: JP
Inventors: Jun Ota; 潤太田; Akira Iketani; 章池谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-11-29
Filing date: 1991-11-29
Publication date: 1993-06-18

Abstract

(57)【要約】【目的】本発明は、ディジタル信号再生装置におい
て、クロック異常により、ブロック内のワード同期がは
ずれた場合に、ワード同期を回復させ、クロック異常の
影響を最小限に抑えることを目的とする。【構成】ブロック内のビット数が規定数であるかを計
数器１１０、比較器１１１によって判定し、規定数でな
い場合はビット数修正手段１０８、１０９、１１２、１
０５によって規定数に修正する。ビット数修正手段１０
８、１０９、１１２、１０５としては、当該ブロック内
の同期信号を基準として順次前側からワード同期を確立
するともに、１ブロックまたは複数ブロック後の同期信
号を基準として順次後ろ側からもワード同期を確立し、
この二通りのワード同期されたデータ系列をクロック異
常点で切り替える切り替え手段１１２を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ブロック記録を行なう
ディジタル信号記録再生装置において、ワード同期がず
れる現象を修正する同期保護装置に関する。

【０００２】

【従来の技術】信号記録再生装置の分野において、従来
のアナログ信号記録再生装置から、ディジタルビデオテ
ープレコーダー（ＤＶＴＲ）やディジタルオーディオテ
ープレコーダー（ＤＡＴ）などに代表されるディジタル
信号記録再生装置に移行しつつある。

【０００３】図４は、ディジタル信号記録再生装置の再
生時の一般的な信号処理の概略を示すブロック図であ
る。再生ヘッド１で再生された信号は、再生アンプ２に
よって増幅された後、等化回路３によって等化され、デ
ィジタル信号処理器９に入力される。また、等化された
信号は、ＰＬＬ回路４によってクロック成分が抽出さ
れ、クロック信号としてディジタル信号処理器９に入力
される。ディジタル信号処理器９では、クロック信号に
よってサンプリングされた再生信号が、復調回路５によ
って復調され、同期信号検出回路６によって同期信号が
検出された後、ワード同期が確立されて、その後の誤り
訂正回路７や高能率復号化器８で処理された後、Ｄ／Ａ
変換器１０を経て出力端子１１に出力される。

【０００４】テープ上にヘリカルスキャンで各記録トラ
ックを記録した場合を考える。図５は、１トラック中の
信号フォーマットの一例を示したものである。図５中で
は、ヘッド切り替え前後の有効でない信号部分は省いて
ある。各トラックは、複数のブロックに分割されてい
る。ブロックには、映像信号が記録されたブロックと、
複数のブロックにわたる誤り訂正に関与する誤り訂正符
号が記録されたブロックとがある。各ブロックの先頭に
は同期信号が記録される。同期信号に続いては、トラッ
ク番号やブロック番号などの種々の情報が記録される。
そして、次に映像信号の情報が記録される。最後に、ブ
ロック内の誤り訂正に関与する誤り訂正符号が記録され
る。映像信号は、各ワード単位でそれをシリアルに変換
した形で記録されるが、同期信号や他の種々の情報もこ
のワード単位で記録される。

【０００５】つまり、各ブロックは、１ワード当りのビ
ット数の整数倍のビット数で構成される。各ワードは規
定されたビット数で固有の情報を持っており、再生時に
ワードの区切りが正しく判別されなければならない。図
６（ａ）は、正しく判別されている例であり、ワード同
期がとれている。

【０００６】

【発明が解決しようとする課題】このような構成である
場合、通常、各ブロックがフォーマット通りのビット数
の信号であり問題はない。しかし、なんらかの原因で、
一時的にクロック信号と再生信号の同期がはずれ、クロ
ック信号の周波数が変化する場合がある。その原因とし
ては、たとえば、記録媒体のドロップアウトや再生ヘッ
ドの目づまりなどで再生信号の振幅が減少し、その再生
信号がＰＬＬ回路４に入力されると、ＰＬＬ回路４は入
力信号の変化に追従しきれず、同期がはずれるというこ
とが考えられる。

【０００７】この後、同期が回復した場合に、本来の同
期になれば問題はないが、１ビット長または複数ビット
長だけ前後にずれる場合がある。図７に、再生信号の振
幅が減少し、回復した時点で１ビット分ずれた場合を示
す。この結果、ワード同期がはずれることになる。図６
（ｂ）は、ワード同期がはずれている例である。これ
は、次の同期信号が得られるまで、つまり、該当するブ
ロックが終わるまで続く。ワード同期がはずれたまま信
号処理が行なわれると、各ワードは本来のものと全く異
なってしまうため、当該ブロック内では、全く異なる情
報が出力されてしまう。再生されたシリアルデータ列と
しては正しい信号であるのにも関わらず、ワード同期が
はずれているため誤りが生じることになる。

【０００８】本発明は、このような従来の同期はずれの
問題に対して、適切に修正して同期はずれを解消する同
期保護装置を提供することを目的とするものである。

【０００９】

【課題を解決するための手段】本発明は、ブロック単位
で記録されたデータ系列を再生する場合に、ブロック内
のビット数が規定数であるかを判定する比較手段と、そ
の比較結果が規定数でない場合は過不足分のビット数を
削除または付加することによって規定数に修正するビッ
ト数修正手段とを備える。

【００１０】また、本発明は、そのビット数修正手段
が、データ系列から抽出されたクロック成分に基づき、
クロック異常点を検出する異常検出手段と、ブロック内
の同期信号を基準として順次前側からワード同期を確立
するともに、１ブロックまたは複数ブロック後の同期信
号を基準として順次後ろ側からもワード同期を確立し、
二通りのワード同期されたデータ系列をクロック異常点
で切り替える切り替え手段とを有するものである。

【００１１】

【作用】本発明では、比較手段が、ブロック単位で記録
されたデータ系列を再生する場合に、ブロック内のビッ
ト数が規定数であるかを判定し、ビット数修正手段がそ
の比較結果により規定数でない場合は過不足分のビット
数を削除または付加することによって規定数に修正す
る。それによってワード同期がとれるようなブロック構
成が実現される。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１３】図１は、本発明の一実施例の構成を示すブ
ロック図であり、図２は図１に示した実施例の動作を示
す説明図である。

【００１４】図１において、再生ヘッド１０１は、磁気
記録ディスクの情報を再生するためのヘッド、再生アン
プ１０２は、その再生された再生信号を増幅する手段、
等化回路１０３はその再生信号を透過する回路、ＰＬＬ
回路１０４は、その等化された信号からクロック成分が
抽出する回路、誤差電圧異常検出器１０５は、クロック
以上を検出する回路、復調回路１０６は等化された再生
信号を復調する回路、同期信号検出回路１０７はその復
調信号から同期信号を検出する回路、メモリ１０８およ
び１０９は同期信号検出回路１０７に接続された記憶手
段、計数器１１０は、現ブロックの同期信号が検出され
てから次ブロックの同期信号が検出されるまでのクロッ
ク数をカウントする手段、比較器１１１は、そのカウン
ト結果とあらかじめ定められたブロックのビット数とを
比較する手段、選択器１１２はメモリ１０８、１０９の
データを出力する手段である。なお、１１３は誤り訂正
回路、１１４はディジタル信号処理器である。

【００１５】次に、図１および図２に示した本実施例の
動作について説明する。

【００１６】再生ヘッド１０１で再生された信号は、再
生アンプ１０２によって増幅された後、等化回路１０３
によって等化され、ディジタル信号処理器１１４にディ
ジタルデータとして入力される。また、等化された信号
は、ＰＬＬ回路１０４によってクロック成分が抽出さ
れ、クロック信号としてディジタル信号処理器１１４に
入力される。ＰＬＬ回路１０４では、入出力の位相差が
誤差電圧という形で表わされ、この誤差電圧が小さくな
るようにフィードバックがかけられるので、異常のない
状態ではこの誤差電圧はゼロ近傍に落ち着いている。し
かし、なんらかの原因によりクロック異常が起こった場
合は、この誤差電圧が大きくなってしまう。そこで、誤
差電圧異常検出器１０５では、ＰＬＬ回路１０４から送
られてきた誤差電圧をある定められた基準値と比較し、
誤差電圧が基準値を上回りクロック異常が起こった場
合、その位置をクロック異常点としてディジタル信号処
理器１１４に送る。図２においては、記録媒体のドロッ
プアウトで再生信号のエンベロープロープが低下した場
合の例を示した。

【００１７】ディジタル信号処理器１１４に入力された
データ列は、復調回路１０６で復調され、同期信号検出
回路１０７で同期信号が検出される。同期信号が検出さ
れると、次の同期信号が検出されるまで、データはメモ
リ１０８および１０９に書き込まれる。この時、現ブロ
ックの同期信号が検出されてから次ブロックの同期信号
が検出されるまでのクロック数を計数器１１０でカウン
トする。次に計数器１１０のカウント結果（Ｍとする）
と、あらかじめ定められたブロックのビット数（Ｎとす
る）を比較器１１１で比較し、比較結果を選択器１１２
に送る。Ｍ＝Ｎであれば、ワード同期がとれていると判
断して、選択器１１２はメモリ１０８から入力したデー
タをそのまま出力する。Ｍ≠Ｎの場合は、その差分（Ｎ
−Ｍ）をメモリ１０９の制御部に送る。メモリ１０９で
は、メモリ１０８より（Ｎ−Ｍ）ビット遅れたタイミン
グでデータを読み出す。（Ｎ−Ｍ）＜０の場合は、（Ｍ
−Ｎ）ビット早いタイミングでデータを読み出す。メモ
リ１０８および１０９から読み出されたデータは、その
まま選択器１１２に入力される。誤差電圧異常検出器１
０５によって検出されたクロック異常点は、選択器１１
２に入力され、クロック異常点以前はメモリ１０８から
の入力（図２のＡ）が、それ以後はメモリ１０９からの
入力（図２のＤ）が選択され、その出力がそれ以降の誤
り訂正回路１１３等のディジタル信号処理器に送られ
る。

【００１８】このようにすることにより、選択器１１２
の出力には、ＡとＤの境界部に誤りが残りはするもの
の、その範囲は最小限にとどまり、ワード同期はずれの
影響が当該ブロックの後半まで及ぶことはない。

【００１９】図３は、本発明の誤り訂正への影響を示し
た説明図である。

【００２０】図３において、斜交線部分（以下Ｘとす
る）はクロック異常が起きている区間であり、点描部分
（以下Ｙとする）はクロック異常がおさまった後ワード
同期はずれが起きている区間である。

【００２１】本発明による同期保護を行なわなければ、
ＸとＹの両方に誤りが生じる。また、本発明による同期
保護を行なえば、Ｘのみに誤りが生じる。Ｘ、Ｙ以外に
も、定常的に起きる誤り（ランダムエラー）が起きてい
ると考えられるが、これはどちらの場合も同じである。

【００２２】ここで、複数ブロックにわたる誤り訂正に
ついて考える。

【００２３】まず、本発明による同期保護を行なわなか
った場合について述べる。図３において、ブロック０〜
７までを総合してみると、ブロック２においてクロック
異常が起きて誤りが発生して以降、ブロックの最後まで
誤りがある。ブロック終端では４ブロックにおいて誤り
がある。複数ブロックにわたる誤り訂正では、各ブロッ
クの同一ビット位置に誤りが少ないほど効果的であるた
め、ブロックの後半になれば誤り訂正の効果がなくな
る。

【００２４】次に、本発明による同期保護を行なった場
合について述べる。図３において、ブロック０〜７まで
を総合してみると、各ブロックで、クロック異常が起こ
った区間Ｘのみ誤りが発生しており、同一ビット位置に
おける誤りの個数は、最大１である。この例のように各
ブロックにおける誤りのビット位置が必ずしも異なると
は限らないが、同一ビット位置で複数ブロックにおいて
誤りの発生する確率は低い。そのため、複数ブロックに
わたる誤り訂正の効果は高い。このように、本実施例を
用いることにより、誤り訂正の効果が大きくなる。

【００２５】以上説明したように、本実施例によれば、
はずれたワード同期を効率よく同期回復することがで
き、それにより誤り訂正効果を向上することができるた
め、全体としての誤り減少につながる。

【００２６】なお、本発明の各手段は、コンピュータを
用いてソフトウェア的に実現しても、それら機能を有す
る専用のハード回路を用いて実現してもかまわない。

【００２７】また、上記実施例ではビット数修正手段
は、メモリ等を用いたが、他の手段で修正してももちろ
んかまわない。

【００２８】

【発明の効果】以上のように、本発明によれば、クロッ
ク異常が原因で生じるワード同期のはずれをクロック異
常区間内でおさえることができる。このため、ドロップ
アウトの存在するような低品質のテープを用いた場合で
も、高品質テープ並のよい再生画像が得られるという長
所を有する。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の図１に示した実施例の動作を示す説明
図である。

【図３】本発明の誤り訂正への影響を示す説明図であ
る。

【図４】従来のディジタル信号記録再生装置の再生時の
動作を示すブロック図である。

【図５】ディジタル信号記録再生装置で記録する１トラ
ック中の信号フォーマットの一例である。

【図６】（ａ）はワード同期がとれている例を示す図で
ある。（ｂ）はワード同期がとれていない例を示す図で
ある。

【図７】（ａ）は再生信号の振幅が減少し、回復した時
点で１ビット分ずれた場合の波形図である。（ｂ）は同
期がはずれていない本来の波形図である。

【符号の説明】

４、１０４ＰＬＬ回路６、１０７同期信号検出回路７、１１３誤り訂正回路９、１１４ディジタル信号処理器１０５誤差電圧異常検出器（ビット数修正手段）１０８、１０９メモリ（ビット数修正手段）１１０計数器（比較手段）１１１比較器（比較手段）１１２選択器（ビット数修正手段）

Claims

【特許請求の範囲】

【請求項１】ブロック単位で記録されたデータ系列を
再生する場合に、ブロック内のビット数が規定数である
かを判定する比較手段と、その比較結果により規定数で
ない場合は過不足分のビット数を削除または付加するこ
とによってビット数を規定数に修正するビット数修正手
段とを備えることを特徴とする同期保護装置。
【請求項２】ビット数修正手段は、前記データ系列か
ら抽出されたクロック成分に基づき、クロック異常点を
検出する異常検出手段と、前記ブロック内の同期信号を
基準として順次前側からワード同期を確立するともに、
１ブロックまたは複数ブロック後の同期信号を基準とし
て順次後ろ側からもワード同期を確立し、前記二通りの
ワード同期されたデータ系列を前記クロック異常点で切
り替える切り替え手段とを有することを特徴とする請求
項１記載の同期保護装置。