JP3271073B2

JP3271073B2 - 磁気再生装置

Info

Publication number: JP3271073B2
Application number: JP30382691A
Authority: JP
Inventors: 貴仁関
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-10-24
Filing date: 1991-10-24
Publication date: 2002-04-02
Anticipated expiration: 2017-04-02
Also published as: JPH05120810A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばディジタルビデ
オテープレコーダ（ディジタルＶＴＲ）等の磁気再生装
置に関するものである。

【０００２】

【従来の技術】

【０００３】従来のディジタルＶＴＲとして、例えば、
入力ディジタルデータをブロック化し、このブロックの
先頭位置に当該ブロックの開始を示すシンクパターンを
付加し、次に当該ブロックのアドレスを示すアドレスデ
ータを付加したデータが斜め記録トラックに記録された
磁気テープを再生すると共に、時間軸補正を行うディジ
タルＶＴＲが、本件出願人により提案されている。

【０００４】すなわち、上記ディジタルＶＴＲによれ
ば、例えば、図９に示すように、１トラック内にトラッ
キング用のパイロット信号（ＡＴＦパイロット信号）を
記録し、回転ヘッドで再生した上記パイロット信号を用
いてトラッキングを行うようになされている。

【０００５】この図９に示すトラックパターンにおい
て、図９のＡには、１トラック（或いは１セグメント）
に記録されるデータの配列を示す。この図９のＡにおい
て、トラックの左端がヘッド突入側であり、その右端が
ヘッド離間側である。また、図９のＡで図中斜線を付し
た領域は、データが記録されないマージン或いはＩＢＧ
（インターブロックギャップ）である。プリアンブル或
いはポストアンブルには、例えばデータのビット周波数
と等しい周波数のパルス信号が記録され、再生側に設け
られているビットクロック抽出のためのＰＬＬのロック
が容易とされている。

【０００６】更に、１トラックのヘッド突入側の端部に
上記ＡＴＦ用のパイロット信号が記録される。その次の
区間に符号化されたビデオデータ及びオーディオデータ
が記録される。また、このビデオ及びオーディオ区間の
後にオーディオデータのみの記録区間が設けられる。そ
して、最もヘッド離間側に近い記録区間にサブデータが
記録される。

【０００７】上記ビデオ及びオーディオ区間は、多数の
シンクブロックからなり、このシンクブロックのより詳
細なデータ配列を図９のＢに示している。この図９のＢ
において、先頭には、ブロックの開始を示すブロック同
期信号（シンクパターン）ＳＹＮＣが位置し、次にブロ
ックの識別のためのシンクブロックＳＢが位置し、更に
次にＡＤＲＣの割り当てビット数を決めるためのしきい
値ＴＨＲが位置している。その後のブロックアドレスＢ
Ａは、画面上のアドレスのためのものである。更に、Ｎ
ＥＸＴは、ブロックの長さを示す。ＡＤＲＣで発生した
符号化データとしては、ダイナミックレンジＤＲ，最小
値ＭＩＮ，各画素と対応するコード信号の纏まりＢＰＬ
からなる。また、オーディオデータは、この区間の中
で、画像データと分離した区間に挿入される。そして、
シンクブロックの最後にエラー訂正符号のパリティが配
される。なお、この図９のＢに示すシンクブロックの配
列は、一例であって、ビデオデータのデータ量，オーデ
ィオデータのデータ量，パリティのデータ量を考慮して
図示しないデータ配列のシンクブロックも使用される。

【０００８】上記オーディオデータのみの記録区間及び
サブデータの記録区間も、上述と同様のデータ配列とさ
れている。図９のＣは、上記サブデータの区間のシンク
ブロックのデータ配列を示している。

【０００９】この図９のＣにおいて、先頭には、ブロッ
クの開始を示すブロック同期信号ＳＹＮＣ（シンクパタ
ーン）が位置し、次にＩＤ信号が位置し、更に次にサブ
データが位置している。シンクブロックの最後にエラー
訂正用のパリティが配される。ＩＤ信号は、サブデータ
の領域を識別するためのコード，スタートＩＤ，フレー
ムＩＤ，トラックアドレス，スキップＩＤ，プログラム
番号，ブロック番号等が含まれる。このＩＤ信号は、通
常再生時のみならず、高速再生時に再生データを使用し
て画像を復元する時に必要とされる。

【００１０】上述したようなテープフォーマットの記録
或いは再生を行う従来のディジタルＶＴＲとしては、例
えば、図１０に示すようなものが存在する。

【００１１】この図１０において、端子１００には、図
示を省略する磁気ヘッドにより磁気テープから再生され
増幅された再生信号を、いわゆるパーシャルレスポンス
方式の例えばパーシャルレスポンスクラスＩＶの検出特
性（エンコード特定である１＋Ｄの特性）を有する検出
特性回路等に送って得られた記録時のデータ系列の復号
データが供給される。なお、上記パーシャルレスポンス
方式とは、伝送路（或いは記録媒体）の伝達特性による
符号間干渉を積極的に利用して符号のスペクトラムを整
形する方式のことである。また、上記パーシャルレスポ
ンス方式には、ＮＲＺＩ符号，インターリーブドＮＲＺ
Ｉ符号等が属している。

【００１２】上記端子１００に供給されたデータ系列す
なわちデコーダ出力より得られたディジタルの“１”，
“０”の信号は、シリアル／パラレル（Ｓ／Ｐ）変換器
１０１により、例えば８ビットのシンボル毎（バイト単
位）にまとめられる。

【００１３】当該Ｓ／Ｐ変換器１０１の出力は、シンク
検出回路１０２に送られる。このシンク検出回路１０２
では、上記図９で示したようなブロック同期信号のシン
クパターンが検出され、上記シンボルの切り出し位置が
正しくなるように調整が行われる（バイト同期がなされ
る）。更に、このシンク検出回路１０２では、シンクブ
ロック単位の区切りが付けられる。上記Ｓ／Ｐ変換器１
０１の出力が当該シンク検出回路１０２を介したデータ
は、時間軸補正用のＴＢＣ（タイムベースコレクタ）メ
モリ１０５に送られる。

【００１４】また、上記シンク検出回路１０２からのデ
ータは、シンクブロックアドレス検出回路１０３にも送
られる。このシンクブロックアドレス検出回路１０３で
は、上記シンクパターン位置に基づいてシンクブロック
アドレス位置を求める。このシンクブロックアドレス検
出回路１０３では、例えば、数ブロックにわたり多数決
をする等して上記シンクブロックアドレス値を決定す
る。

【００１５】書込アドレス生成回路１０４では、上記シ
ンクブロックアドレス検出回路１０３からのシンクブロ
ックアドレス値に応じて、上記ＴＢＣメモリ１０５のメ
モリ書込アドレスを生成する。

【００１６】上記ＴＢＣメモリ１０５では、この書込ア
ドレス生成回路１０４からのメモリ書込アドレスに従っ
てシンクブロック毎にデータを書き込む。

【００１７】一方、上記ＴＢＣメモリ１０５の読み出し
側に設けられる読出アドレス生成回路１０６には、上記
ＴＢＣメモリ１０５の後段の信号処理回路１０８に含ま
れるエラー訂正及びエラー修整を行うＥＣＣ回路からの
読出コントロール信号が、端子１１１を介して供給され
る。当該読出アドレス生成回路１０６は、この読出コン
トロール信号に同期して上記ＴＢＣメモリ１０５の読出
アドレスを生成する。これにより、当該ＴＢＣメモリ１
０５からは、ジッタのないデータが出力されることにな
る。

【００１８】上記ＴＢＣメモリ１０５の出力データは、
信号処理回路１０８に送られ、当該信号処理回路１０８
で上記シンクブロックの再生，エラー訂正等が行われた
後、ビデオ信号処理回路１０９に送られ、このビデオ信
号処理回路１０９で元の画像データの復元が行われる。
当該画像データは端子１１０から出力される。この他、
図示しないが、信号処理回路１０８からの出力データ
は、オーディオ信号処理回路や、サブデータ信号処理回
路等に送られてそれぞれの処理が行われる。

【００１９】図１１には、上記図１０に示した構成内の
シンク検出回路１０２の具体的構成を示す。なお、この
図１１には上記図１０の端子１００及びＳ／Ｐ変換器１
０１も示している。

【００２０】この図１１において、上記Ｓ／Ｐ変換器１
０１からのシンボル毎（バイト単位）にまとめられたパ
ラレルデータは、シンク一致検出回路１２２に送られ
る。当該シンク一致検出回路１２２では、上記ブロック
同期信号のシンクパターンの検出を行い、同時に、後段
のバレルシフタ１２６でのシフト量の検出を行う。

【００２１】また、フライホイール制御回路１２３で
は、上記シンク一致検出回路１２２で検出されたシンク
（ブロック同期信号）の状態と、フライホイールカウン
タ１２５の出力とから、上記シンクパターンに似た擬似
シンク（擬似シンクパターン）を排除する。

【００２２】シフト量制御回路１２４では、上記シンク
一致検出回路１２２の出力と上記フライホイール制御回
路１２３の出力に基づいて、上記バレルシフタ１２６で
の確定したシフト量を保持するようにする。

【００２３】更に、フライホイールカウンタ１２５は、
上記フライホイール制御回路１２３からのリセット信号
を受け、シンクブロック長と同期したシンクパルスを出
力するように動作する。このシンクパルスは端子１２７
から出力され、前記図１０のシンクブロックアドレス検
出回路１０３に送られる。

【００２４】一方、上記Ｓ／Ｐ変換器１０１からのデー
タは、上記シフト量制御回路１２４の出力に基づいて動
作するバレルシフタ２６でビットシフトされると共にバ
イト同期が取られた後、端子１２８から出力される。こ
の端子１２８から出力されたデータが、上記ＴＢＣメモ
リ１０５に送られる。

【００２５】

【発明が解決しようとする課題】上述したような図１１
の従来のシンク検出回路では、図１２のａに示すよう
に、例えば第１のシンクブロックＢ１の第１のシンク
（シンクパターン）を上記シンク一致検出回路１２２で
検出すると、当該シンク一致検出回路１２２から図１２
のｂに示すようなシンクパルス（シンクパターンの検出
タイミングｔ₁，ｔ₂，ｔ₃，ｔ₄，・・・に応じたシ
ンクパルス）が出力され、このシンクパルスが上記フラ
イホイール制御回路１２３に送られる。このフライホイ
ール制御回路１２３からは、図１２のｃに示すように、
各シンクパルスに応じた上記フライホイールカウンタ１
２５のゲートパルスが出力される。

【００２６】すなわち、上記従来のシンク検出回路で
は、上記第１のシンクブロックＢ１の第１のシンク（シ
ンクパターン）を検出した後、この検出されたシンクを
基準として次の第２のシンクブロックＢ２以降のシンク
位置（検出タイミングｔ₁，ｔ₂，ｔ₃，ｔ₄，・・・
でのシンク位置）を予測するような方法が取られてい
る。

【００２７】しかし、この方法では上記シンクブロック
の先頭位置にあるブロックが検出されにくいという欠点
がある。すなわち例えば、通常再生時には、前述した図
９の図中矢印ＥＲに示す位置のようにシンクブロックの
先頭位置にあるブロックが検出されにくい。

【００２８】また、例えば、キュー，レビュー等の変速
再生やノントラッキング時には、シンク検出ミスが生じ
やすくなる。例えば、図１３のＡに示すような変速再生
時の再生信号出力においては、図１３のＢの図中斜線で
示す部分にシンク検出ミスが生じやすくなる。

【００２９】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、トラックの先頭のシンクブ
ロック及び、変速再生時，ノントラッキング時等のシン
クブロックを正確に検出することができる磁気再生装置
を提供することを目的とするものである。

【００３０】

【課題を解決するための手段】本発明の磁気再生装置
は、上述の目的を達成するために提案されたものであ
り、入力ディジタルデータをブロック化し、このブロッ
クの先頭位置に当該ブロックの開始を示すシンクパター
ンを付加し、次に当該ブロックのアドレスを示すアドレ
スデータを付加したデータが斜め記録トラックに記録さ
れた磁気テープを再生すると共に、このブロックを再生
する磁気再生装置であって、上記磁気テープを再生して
得られたシリアルデータをパラレルデータに変換するシ
リアル／パラレル変換手段と、上記シリアル／パラレル
変換手段の出力を上記ブロック単位で遅延する遅延手段
と、上記シリアル／パラレル変換手段からのパラレルデ
ータが供給され、上記各ブロック毎のシンクパターンを
検出するシンク検出手段と、上記シンク検出手段の出力
が供給され、上記各ブロック毎のアドレスデータを検出
するブロックアドレス検出手段と、上記ブロックアドレ
ス検出手段の出力に基づいて、上記遅延手段で遅延され
たパラレルデータのシンクパターンを推定するシンク推
定手段とを有してなるものである。

【００３１】ここで、本発明の磁気再生装置は、上記シ
ンク推定手段で推定したシンクパターンに応じたアドレ
スデータと、上記ブロックアドレス検出手段で検出した
アドレスデータとを比較し、この比較結果に応じて上記
ブロックの再生を行うようにしている。

【００３２】また、本発明の磁気再生装置は、上記シン
ク推定手段で推定したシンクパターンに応じたアドレス
データの誤り訂正を行い、当該誤り訂正でエラーがない
場合には上記ブロックの再生を行うようにもしている。

【００３３】

【作用】本発明によれば、先ず、シンクパターンを検出
して、このシンクパターンに応じた正確なシンクブロッ
クアドレス（アドレスデータ）を求め、この正確なシン
クブロックアドレスに基づいて、遅延手段で遅延したパ
ラレルデータのブロックのシンクパターンを推定してい
るので、例えば、トラックの先頭のシンクブロックであ
っても、また、変速再生時等のシンクブロックであって
も正確に検出することができるようになる。

【００３４】

【実施例】以下、本発明を適用した実施例について図面
を参照しながら説明する。

【００３５】本発明実施例の磁気再生装置は、前述の図
９で示したように、入力ディジタルデータをブロック化
し、このブロックの先頭位置に当該ブロックの開始を示
すシンクパターンを付加し、次に当該ブロックのアドレ
スを示すアドレスデータを付加したデータが、図示を省
略する斜め記録トラックに記録された磁気テープを再生
すると共に、時間軸補正用のＴＢＣ（タイムベースコレ
クタ）メモリ２８で時間軸補正を行う磁気再生装置であ
る。

【００３６】本発明の第１の実施例装置の概略構成は、
図１に示すように、上記磁気テープから読み出され端子
１を介して供給されるシリアルデータ（図示を省略した
復号回路からの出力系列）を例えば８ビットのシンボル
毎（バイト単位）にパラレルデータに変換するシリアル
／パラレル（Ｓ／Ｐ）変換器２１と、上記Ｓ／Ｐ変換器
２１の出力をブロック単位で遅延（ディレイ）する遅延
器２４と、上記Ｓ／１Ｐ変換器２１からのパラレルデー
タが供給され上記各ブロック毎のシンクパターンを検出
するシンク検出回路２２と、上記シンク検出回路２２の
出力が供給され上記各ブロック毎のアドレスデータ（シ
ンクブロックアドレス）を検出するブロックアドレス検
出手段としてのＩＤ検出回路２３と、上記ＩＤ検出回路
２３の出力に基づいて、上記遅延器２１で遅延されたパ
ラレルデータのシンクパターンを推定するシンク推定回
路２５とを有してなるものである。

【００３７】更に、この第１の実施例装置は、上記シン
ク推定回路２５で推定したシンクパターンに応じたシン
クブロックアドレス値と、上記ＩＤ検出回路２３で検出
したシンクブロックアドレス値とを比較するＩＤチェッ
ク回路２６を有し、このＩＤチェック回路２６での比較
処理で上記両シンクブロックアドレス値が一致したとき
は、上記ＴＢＣメモリ２８での時間軸補正を行うように
したものである。

【００３８】この図１に示す第１の実施例装置におい
て、端子１には、前述の図１０同様に、図示を省略する
磁気ヘッドにより磁気テープから再生され増幅された再
生信号を、前記パーシャルレスポンス方式の例えばパー
シャルレスポンスクラスＩＶの検出特性（エンコード特
定である１＋Ｄの特性）を有する検出特性回路等に送っ
て得られた記録時のデータ系列の復号データが供給され
る。

【００３９】上記端子１に供給されたデータ系列すなわ
ちデコーダ出力より得られたディジタルの“１”，
“０”の信号は、上記Ｓ／Ｐ変換器２１により、例えば
８ビットのシンボル毎（バイト単位）にまとめられる。

【００４０】当該Ｓ／Ｐ変換器２１の出力は、シンク検
出回路２２に送られる。このシンク検出回路２２では、
前記図９で示したようなブロック同期信号のシンクパタ
ーンが検出され、上記シンボルの切り出し位置が正しく
なるように調整が行われる（バイト同期がなされる）。
更に、このシンク検出回路２２では、シンクブロック単
位の区切りも付けられる。

【００４１】上記ＩＤ検出回路２３では、上記シンク検
出回路２２で検出されたシンクパターン位置に基づいて
上記ＩＤ信号（スタートＩＤ，フレームＩＤ，トラック
アドレス，スキップＩＤ，プログラム番号，ブロック番
号，サブデータの領域を識別するためのコード等を含
む）からシンクブロックアドレス位置を求める。このＩ
Ｄ検出回路２３では、例えば、数ブロックにわたり多数
決をする等して上記シンクブロックアドレス値を決定す
る。

【００４２】なお、この第１の実施例装置の図１のＳ／
Ｐ変換器２１，シンク検出回路２２，ＩＤ検出回路２３
の構成は、前記図１０のそれぞれ対応するＳ／Ｐ変換器
１０１，シンク検出回路１０２，シンクブロックアドレ
ス検出回路１０３と同様に動作するものである。

【００４３】また、上記Ｓ／Ｐ変換器２１の出力は、上
記遅延器２４にも送られるようになっている。この遅延
器２４は、後段の上記シンク推定回路２５での処理を行
うために、供給されたデータを遅延させる記憶回路から
なるものである。

【００４４】ところで、前記図１０に示した従来装置の
シンク検出回路１０２及びシンクブロックアドレス検出
回路（ＩＤ検出回路）１０３の出力は、前述した図１３
のように、先頭のブロックでシンクパターン検出をミス
し易い。すなわち、図２のａに示すようにブロックＢ
１，Ｂ２，Ｂ３，Ｂ４の順に入力するシンクブロックデ
ータに対して、従来の装置のシンク検出回路１０２で
は、図２のｂに示すように先頭のブロックＢ１やＢ２の
シンクパターンを検出できず、例えばブロックＢ３で初
めてシンクパターンを検出できるようになる。したがっ
て、図２のｃに示すように、前記シンクブロックアドレ
ス検出回路１０３では、シンクブロックアドレスが上記
ブロックＢ３のものからしか検出できないようになる。

【００４５】これに対し、図１に示す第１の実施例装置
では、上記遅延器２４でブロック単位で遅延したパラレ
ルデータに対してシンク位置とシンクブロックアドレス
値の推定を行うようにしている。

【００４６】すなわち、図２のｄに示すように、上記Ｓ
／Ｐ変換器２１の出力を上記遅延器２４で数ブロック分
程度遅延させるようにして、上記シンク推定回路２５に
送るようにし、更にこの時、上記シンク検出回路２２，
ＩＤ検出回路２３で正確に検出されたシンク及びシンク
ブロックアドレスを用いて、上記シンク推定回路２５に
供給されている上記遅延器２４で遅延されたデータ（す
なわち例えば第１のブロックＢ１）に対してシンク位置
及びシンクブロックアドレス値の推定を行うようにして
いる。

【００４７】このようにすることで、例えばシンク検出
回路２２において何ビットか誤りのあるシンクパターン
でも、上記シンク推定回路２５からシンク位置として後
段のＩＤチェック回路２６にデータを送ることが可能と
なる。

【００４８】すなわち、上記シンク推定回路２５で推定
されたシンク位置及びシンクブロックアドレス値は、Ｉ
Ｄチェック回路２６に送られる。当該ＩＤチェック回路
２６では、推定したシンク位置に基づいて切り出したシ
ンクブロックアドレス値が正しいか否かを、当該切り出
したシンクブロックアドレス値と、上記ＩＤ検出回路２
３で確定したアドレス値を用いて上記シンク推定回路２
５で推定して得たシンクブロックアドレス値とを比較す
ることで判定する。

【００４９】このＩＤチェック回路２６の出力は、書込
アドレス生成回路２７に送られる。当該書込アドレス生
成回路２７では，上記シンク推定回路２５からのシンク
ブロックアドレス値に応じて、時間軸補正用の上記ＴＢ
Ｃメモリ２８のメモリ書込アドレスを生成する。

【００５０】当該ＴＢＣメモリ２８には、上記シンク推
定回路２５で推定されたシンク位置及びシンクブロック
アドレス値が供給されるようになっており、このＴＢＣ
メモリ２８には、上記書込アドレス生成回路２７からの
メモリ書込アドレスに従ってシンクブロック毎にデータ
が書き込まれる。

【００５１】なお、図２のｄ及びｅには上記遅延器２４
で遅延したしたデータと、ＩＤ推定値（推定したシンク
ブロックアドレス値）との比較の様子を示している。ま
た、図２のｆには上記ＴＢＣメモリ２８への入力データ
を示し、図２のｇには上記ＩＤチェック回路２６により
生成されるデータ有効区間の信号を示す。

【００５２】一方、上記ＴＢＣメモリ２８の読み出し側
の読出アドレス生成回路２９には、端子２を介して上記
ＴＢＣメモリ２８の後段に接続される前記図１０の信号
処理回路１０８等に含まれるエラー訂正及びエラー修整
を行うＥＣＣ回路からの読出コントロール信号が、端子
３を介して供給される。当該読出アドレス生成回路２９
は、この読出コントロール信号に同期して上記ＴＢＣメ
モリ２８の読出アドレスを生成する。これにより、当該
ＴＢＣメモリ２８からは、ジッタのないデータが出力さ
れることになる。

【００５３】なお、図示は省略するが、上記端子２を介
して出力される上記ＴＢＣメモリ２８の出力データは、
前記図１０の信号処理回路１０８に送られ、当該信号処
理回路１０８で上記シンクブロックの再生，エラー訂正
等が行われた後、前記ビデオ信号処理回路１０９に送ら
れ、このビデオ信号処理回路１０９で元の画像データの
復元が行われる。この他、図示しないが、前記信号処理
回路１０８からの出力データは、オーディオ信号処理回
路や、サブデータ信号処理回路等に送られてそれぞれの
処理が行われる。

【００５４】図３には、上記第１の実施例装置のより具
体的な構成を示す。なお、この図３のＳ／Ｐ変換回路２
１，シンク一致検出回路５２，シフト量制御回路５４，
バレルシフタ５６，フライホイールカウンタ５５は、前
述した図１１の対応する各構成要素と同じ動作をするも
のである。

【００５５】すなわち、この図３において、上記Ｓ／Ｐ
変換器２１からのシンボル毎（８ビットのバイト単位）
にまとめられたパラレルデータは、シンク一致検出回路
５２に送られる。なお図４のａには、Ｓ／Ｐ変換器２１
の出力のデータ系列を示している（ただしバイト同期は
未だ行われていない）。

【００５６】上記シンク一致検出回路５２では、上記シ
ンクパターンの検出を行い、同時に、後段のバレルシフ
タ５６のシフト量の検出を行う。

【００５７】また、この第１の実施例装置の具体例のフ
ライホイール制御回路５３では、上記シンク一致検出回
路５２で検出されたシンク（ブロック同期信号）の状態
と、フライホイールカウンタ５５の出力とから、上記シ
ンクパターンに似た擬似シンク（擬似シンクパターン）
を排除する。当該フライホイール制御回路５３からは、
シンクブロック番号ロード信号が出力され、シンクブロ
ック番号カウンタ５８に送られる。

【００５８】上記シフト量制御回路５４では、上記シン
ク一致検出回路５２の出力と上記フライホイール制御回
路５３の出力に基づいて、上記バレルシフタ５６での確
定したシフト量を保持するようにする。

【００５９】更に、フライホイールカウンタ５５は、上
記フライホイール制御回路５３からのリセット信号を受
け、シンクブロック長と同期したシンクパルスを出力す
るように動作する。すなわち、このフライホイールカウ
ンタ５５の出力は、図４のｂの図中Ｔ₃，Ｔ₄，Ｔ₅で
示すようなシンクパルス出力となっている。このシンク
パルスは、上記シンクブロック番号カウンタ５８に送ら
れる。

【００６０】また、シンクブロックアドレス値の推定の
ための構成は、上記ＩＤ検出回路２３，シンクブロック
番号カウンタ５９，シンクブロックカウンタ設定値算出
回路５８とからなる。すなわち、上記バレルシフタ５６
からの出力は、ＩＤ検出回路２３に入力され、ここで、
前述したように、シンクブロックアドレス値の多数決が
行われ、トラック番号とシンクブロック番号（シンクブ
ロックアドレス）が再生される。上記ＩＤ検出回路２３
で確定したシンクブロックアドレス値（図４のｃ）を基
に上記シンクブロックカウンタ設定値算出回路５８で
は、上記確定シンクブロックアドレス値−ディレイブロ
ック数（遅延器２４での遅延ブロック数）の計算を行
い、図４のｅに示す確定タイミングＴ_Cで、上記シンク
ブロック番号カウンタ５９に値を設定する。

【００６１】更に、このシンクブロック番号カウンタ５
９には、上記フライホイールカウンタ５５からのシンク
パルスが供給され、これにより当該シンクブロック番号
カウンタ５９の出力は、図４のｆに示すように、シンク
ブロック毎に値がインクリメントされる出力となる。こ
のシンクブロック番号カウンタ５９の出力が、推定シン
クブロックアドレス値となる。

【００６２】一方、上記Ｓ／Ｐ変換器２１からのデータ
は、上記遅延器２４を介してバレルシフタ６４に送られ
る。このバレルシフタ６４では、上記シフト量制御回路
５４からの出力に基づいて、供給されたデータのビット
シフトが行われると共にバイト同期が取られた後、この
出力データが上記ＴＢＣメモリ２８と、ＩＤ抜き出し回
路６０とに送られる。図４のｄには上記遅延器２４，バ
レルシフタ６４を通じたデータ出力を示している。な
お、この図４のｄでは遅延器２４が３シンクブロック長
の遅延器の場合を例に挙げている。

【００６３】上記ＩＤ抜き出し回路６０では、上記バレ
ルシフタ６４の出力からシンクブロックアドレス値を抜
き出し、この出力をＩＤ比較回路６１に送る。

【００６４】当該ＩＤ比較回路６１では、上記推定され
たシンクブロックアドレス値と、上記ＩＤ抜き出し回路
６０からの確定したシンクブロックアドレス値との比較
を行う。この時、上記シンクブロック番号カウンタ５９
の出力（推定シンクブロックアドレス値）と、上記ＩＤ
抜き出し回路６０の出力（確定シンクブロックアドレス
値）の一致が得られれば、その値をアドレスとして、上
記ＴＢＣメモリ２８に送る。これによりＴＢＣメモリ２
８でのデータの書き込みが行われる。

【００６５】なお、図４のｆ，ｇは、前述した図２の
ｆ，ｇと同じものである。

【００６６】また、本発明の第２の実施例装置は、図５
に示すように、上記シンク推定回路３０で推定したシン
クパターンに応じたアドレスデータの誤り訂正（ＩＤパ
リティチェック）を行い、当該誤り訂正でエラーがない
場合には上記ＴＢＣメモリ２８での時間軸補正を行うよ
うにしている。すなわち、この第２の実施例装置では、
ＩＤパリティチェック回路３１により、上記シンク推定
回路３０で推定したシンクパターン位置より求めたアド
レスデータとそのパリティとからＩＤパリティチェック
（シンクブロックアドレスのパリティチェック）を行
い、このＩＤパリティチェックでエラーがない場合には
これをシンクパターンとしてＴＢＣメモリ２８へのデー
タの書き込みに用いるようにしている。

【００６７】なお、この第２の実施例装置を示す図５に
おいて、前述した図１と同様の構成要素には同一の指示
符号を付してその説明については省略する。また、図６
にはこの図５の構成の各部のタイミングチャートを示
し、図６のａ，ｂ，ｃ，ｆ，ｇについては前記図２の
ａ，ｂ，ｃ，ｆ，ｇと同様でありその説明も省略する。

【００６８】この図５において、上記シンク推定回路３
０では、上記遅延器３６で遅延したパラレルデータに対
してシンク位置の推定を行うようにしている。

【００６９】すなわち、図６のｄに示すように、上記Ｓ
／Ｐ変換器２１の出力を上記遅延器３６で例えば数十ブ
ロック分程度遅延させるようにして、上記シンク推定回
路３０に送るようにし、更にこの時、上記シンク検出回
路２２，ＩＤ検出回路２３で正確に検出されたシンクパ
ターン及びシンクブロックアドレスを用いて、上記シン
ク推定回路３０に供給されている上記遅延器３６で遅延
されたデータ（すなわち例えば第１のブロックＢ１）に
対してシンク位置の推定を行うようにしている。

【００７０】このようにすることで、例えばシンク検出
回路２２において何ビットか誤りのあるシンクパターン
でも、上記シンク推定回路３０からシンク位置として後
段のＩＤパリティチェック回路３１にデータを送ること
が可能となる。

【００７１】上記シンク推定回路３０で推定されたシン
ク位置のデータは、ＩＤパリティチェック回路３１に送
られる。この第２の実施例装置の当該ＩＤパリティチェ
ック回路３１では、上記推定したシンク位置に基づいて
切り出したシンクブロックアドレス値が正しいか否か
を、上記シンクブロックアドレスのパリティチェック
（図２のｄに示すＴ_PCでのパリティチェック）を行って
判定するようにしている。

【００７２】上記書込アドレス生成回路２７では、この
ＩＤパリティチェック回路３１の出力に基づいて、上記
ＴＢＣメモリ２８の書込アドレスを生成している。

【００７３】図７には、上記第２の実施例装置のより具
体的な構成を示す。なお、この図７において前述の図３
の構成と同様のものには同一の指示符号を付してその説
明は省略する。なお、フライホイール制御回路３３は、
前述の図１０に示したフライホイール制御回路１２３と
対応する。また、図８には図７の構成の各部のタイミン
グチャートを示し、この図８のａ，ｂ，ｃ，ｄは前述の
図４と対応している。

【００７４】すなわち、この図７において、遅延器３６
は数十シンクブロック長のディレイを行う回路となって
いる。また、フライホイールカウンタ５５からのシンク
パルス（図８のｂ）との関係では、遅延器３６で設定し
た遅延量分だけこのシンクパルスが先行して出力される
ようになっている。これにより、従来検出できないこと
のあった、シンクブロック先頭部のシンク位置を推定す
ることが可能となる。

【００７５】更に、後段のＩＤパリティチェック回路３
１では、上記フライホイールカウンタ５５からのシンク
パルスにより、シンクブロックアドレスの位置を求め、
シンクブロックアドレスのパリティと共にエラー検出と
訂正とを行う。このＩＤパリティチェック回路３１での
エラー検出と訂正によりエラーのないものに関しては、
そのシンクブロックアドレス値を書込アドレス生成回路
２７に送る。当該書き込みアドレス生成回路２７では、
当該シンクブロックアドレス値を書き込みアドレスデー
タとしてＴＢＣメモリ２８に送る。

【００７６】上述した本発明の各実施例装置によれば、
従来装置におけるシンク検出方法に比べ、先頭付近のシ
ンクブロックが正確に再生できるため、通常再生時の先
頭シンクブロック，変速再生，ノントラッキング時のデ
ータ突入部でのシンクブロック再生の能力が向上し、Ｅ
ＣＣ後のエラーレートの改善が期待できる。

【００７７】

【発明の効果】上述のように、本発明の磁気再生装置に
おいては、磁気テープから読み出された再生データをブ
ロック単位で遅延すると共に、再生データからシンクパ
ターンを検出して更にアドレスデータを検出し、このア
ドレスデータに基づいて、遅延された再生データのシン
クパターンを推定するようにしたことにより、先頭のシ
ンクブロック及び、キュー，レビュー等の変速再生，ノ
ントラッキング時に多くのシンクブロックが正確に検出
でき、ＥＣＣ後のエラーレートが改善され、したがっ
て、画質が向上するようになる。

【図面の簡単な説明】

【図１】第１の実施例の磁気再生装置の概略構成を示す
ブロック回路図である。

【図２】第１の実施例装置の各部のタイミングチャート
である。

【図３】第１の実施例装置のより具体的な構成を示すブ
ロック回路図である。

【図４】第１の実施例装置の具体的構成の各部のタイミ
ングチャートである。

【図５】第２の実施例の磁気再生装置の概略構成を示す
ブロック回路図である。

【図６】第２の実施例装置の各部のタイミングチャート
である。

【図７】第２の実施例装置のより具体的な構成を示すブ
ロック回路図である。

【図８】第２の実施例装置の具体的構成の各部のタイミ
ングチャートである。

【図９】トラックフォーマット及びシンクブロックを説
明するための図である。

【図１０】従来例の磁気再生装置の概略構成を示すブロ
ック回路図である。

【図１１】従来例のシンク検出回路のより具体的な構成
を示すブロック回路図である。

【図１２】通常再生時における従来例のシンク検出回路
の欠点を説明するための図である。

【図１３】変速再生時における従来例のシンク検出回路
の欠点を説明するための図である。

【符号の説明】

２１・・・・・・Ｓ／Ｐ変換器２２・・・・・・シンク検出回路２３・・・・・・ＩＤ検出回路２４・・・・・・遅延器２５・・・・・・シンク推定回路２６・・・・・・ＩＤチェック回路２７・・・・・・書込アドレス生成回路２８・・・・・・ＴＢＣメモリ２９・・・・・・読出アドレス生成回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 - 20/14 G11B 27/28

Claims

(57)【特許請求の範囲】

【請求項１】入力ディジタルデータをブロック化し、
このブロックの先頭位置に当該ブロックの開始を示すシ
ンクパターンを付加し、次に当該ブロックのアドレスを
示すアドレスデータを付加したデータが斜め記録トラッ
クに記録された磁気テープを再生すると共に、このブロ
ックを再生する磁気再生装置において、上記磁気テープを再生して得られたデータ上記ブロック
単位で遅延する遅延手段と、上記再生データが供給され上記各ブロック毎のシンクパ
ターンを検出するシンク検出手段と、上記シンク検出手段の出力が供給され、上記各ブロック
毎のアドレスデータを検出するブロックアドレス検出手
段と、上記ブロックアドレス検出手段の出力に基づいて、上記
遅延手段で遅延されたパラレルデータのシンクパターン
を推定するシンク推定手段とを有してなることを特徴と
する磁気再生装置。
【請求項２】上記シンク推定手段で推定したシンクパ
ターンに応じたアドレスデータと、上記ブロックアドレ
ス検出手段で検出したアドレスデータとを比較し、この
比較結果に応じて上記ブロックの再生を行うことを特徴
とする請求項１記載の磁気再生装置。
【請求項３】上記シンク推定手段で推定したシンクパ
ターンに応じたアドレスデータの誤り訂正を行い、当該
誤り訂正でエラーがない場合には上記ブロックの再生を
行うことを特徴とする請求項１記載の磁気再生装置。