JP2615684B2

JP2615684B2 - ディジタル信号再生装置

Info

Publication number: JP2615684B2
Application number: JP62265884A
Authority: JP
Inventors: 和生飛河; 靖夫井上
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1987-10-21
Filing date: 1987-10-21
Publication date: 1997-06-04
Anticipated expiration: 2012-06-04
Also published as: JPH01107375A

Description

【発明の詳細な説明】産業上の利用分野本発明はディジタル信号再生装置に係り、特に回転ヘ
ッドにより磁気テープに記載されたディジタル信号を再
生するディジタルテープレコーダ等のディジタル信号再
生装置に関する。

従来の技術アナログオーディオ信号をパルス符号変調（PCM）し
て得られたPCM音声データに同期信号（以下「シンク」
ともいう）やIDコード、アドレス、パリティなどを時分
割多重して１ブロックを構成し、これを冗長性をもたせ
るために所定の変調方式で変調してなる被変調ディジタ
ル信号が、回転ヘッドにより記録された磁気テープを再
生するディジタル信号再生装置においては、PCM音声デ
ータ（パリティも含む）だけを選択してメモリに書込む
ため、PCM音声データエリアを何らかの手段によって判
別する必要がある。

このため、従来は復調したディジタル信号中から最初
のブロックのシンクパターンと最終ブロックアドレスを
検出し、それに基づいてPCM音声データエリアに対応し
た区間一定レベルの窓信号を生成し、その窓信号発生期
間中のみRAMに復調ディジタル信号中のPCM音声データを
書込むようにしていた（例えば特開昭62−34385号公報
など）。

発明が解決しようとする問題点しかるに、上記の従来のディジタル信号再生装置にお
いては、再生ディジタル信号中の最初の方のシンクパタ
ーンがドロップアウトなどの原因によって再生不能であ
った場合、エリアゲートは閉じたままで、最初のブロッ
クからそれ以降初めてシンクパターンが検出されるブロ
ックまでの各PCM音声データはメモリに書込めなかっ
た。このため、メモリの書込めなかったブロックアドレ
スに対応したアドレスには、前回の再生PCM音声データ
が更新されることなくそのまま残っており、その後の読
出し時に書替えられなかったPCM音声データが読み出さ
れたときはエラー検出、訂正結果が正常となる確率が高
いので、異常音として発生されるという問題点があっ
た。

本発明は上記の点に鑑みてなされたもので、異常音の
発生を大幅に低減できるディジタル信号再生装置を提供
することを目的とする。

問題点を解決するための手段本発明のディジタル信号再生装置は、複数シンボルの
ディジタルデータに同期信号、ブロックアドレスを夫々
付加して構成されたブロックが複数と、少なくともトラ
ッキング制御用参照信号とが夫々時系列的に合成されて
なるディジタル信号が回転ヘッドにより各トラックに記
録された磁気テープを回転ヘッドにより再生し、再生デ
ィジタル信号中の前記ブロックアドレスを抽出してブロ
ックアドレスカウンタにロードし、少なくとも該ブロッ
クアドレスカウンタよりのブロックアドレスに基づいて
前記再生ディジタル信号中のディジタルデータをメモリ
に書込んだ後読み出すディジタル信号再生装置におい
て、検出回路とクリアタイミングパルス発生回路とを設
けたものである。

ブロックアドレスカウンタはそのカウンタ値が所定値
となったときにカウント動作を停止するよう構成されて
おり、検出回路は前記トラッキング制御用参照信号を検
出し、クリアタイミングパルス発生回路はディジタルデ
ータの再生開始時点直前のタイミングでクリアタイミン
グパルスを発生出力してブロックアドレスカウンタをク
リアする。

作用検出回路より取り出された検出信号はクリアタイミン
グパルス発生回路に供給され、これよりクリアタイミン
グパルスを発生出力させてブロックアドレスカウンタを
クリアさせる。

前記メモリはブロックアドレスカウンタよりのブロッ
クアドレスに対応したアドレスに再生ディジタルデータ
を書込むように構成されているが、再生ブロック中の同
期信号検出時点以降はブロックアドレスカウンタに再生
ブロック中から抽出したブロックアドレスそのものがロ
ードされて本来の書込まれるべきアドレスに書込まれ
る。

しかし、ブロックアドレスカウンタのクリア時点より
再生ブロック中の最初の同期信号検出時点までの間はブ
ロックアドレスカウンタの値は再生されたブロックのア
ドレスと対応していないので、前記メモリにはランダム
なエラーデータが書込まれることになる。

従って、上記のランダムなエラーデータの書込みによ
ってメモリにそれまでそのブロックアドレスに対応する
アドレスに記憶されていた前回のディジタルデータは消
去されるため、その後に再び読み出されることはない。
また、ランダムなエラーデータは読み出されても、その
後のエラー検出、補間処理等によってそのまま最終的に
音声信号として出力されることはない。

実施例第１図は本発明の一実施例のブロック系統図を示す。
本実施例は回転ヘッド式ディジタル、オーディオ、テー
プレコーダ（RDAT）に適用したもので、同図中、回転ド
ラム１上に相対向して設けられた２個の回転ヘッド２及
び３により、回転ドラム90゜の角度範囲に亘って添付巻
回せしめられつつ走行する記録済磁気テープ４の既記録
ディジタル信号が再生される。

記録済磁気テープ４に形成されている多数の傾斜トラ
ックには、１本当り196ブロック長のディジタル信号が
記録されており、128ブロックのPCMデータエリアと、そ
の前後の領域に配置された各８ブロックのサブコードエ
リアその他からなる。第３図は上記のPCMデータエリア
中の１ブロックの構成を示し、１ブロックの最初には１
シンボル（１シンボルは10ビット）の同期信号（シン
ク）が配置され、以下、IDコード、ブロックアドレス、
パリティが１シンボルずつ配置され、その後に全部で32
シンボルのPCMデータの順で配置されている。PCMデータ
はアナログオーディオ信号をパルス符号変調（PCM）し
て得たディジタルデータ及びその再生誤り検出・訂正に
用いるパリティ符号などからなる。

なお、４シンボル目のパリティはIDコードとブロック
アドレスの再生誤り検出用のパリティ符号である。従っ
て、IDコード、ブロックアドレス及びパリティは、10−
８復調後、これらの各ビット単位での２を法とする加算
値が夫々すべてゼロとなれば正しいと判断される。

第４図（Ａ）は回転ヘッド2,3の再生ディジタル信号
を模式的に示す。同図に示すように、１本のトラックか
ら再生された196ブロックのディジタル信号中、上記し
た128ブロックのPCMデータ32に先行して８ブロックのサ
ブコードエリア（SUB1）の再生信号30、５ブロックのト
ラッキング制御用参照信号（ATF信号）31が再生され、
またPCMデータ32に移行して５ブロックのATF信号33、８
ブロックのサブコードエリア（SUB2）の再生信号34が順
次に再生される。

この再生ディジタル信号は第１図の再生アンプ５を通
して波形等化回路６に供給され、ここで所定の波形等化
を行なわれた後、フェーズ・ロックト・ループ（PLL）
７に供給される。PLL7により再生データとこれに位相同
期したクロックとが取り出され、夫々10−８復調回路８
に供給される。

すなわち、前記したPCMデータおよびサブコードは、
各々の量子化ビット数が８ビットであるが、再生周波数
帯域を狭くし、波形等化を行ない易くするために、デー
タ冗長性をもたせた変調方式の一例として、８−10変調
（Eight to ten Modulation）を受けて各データが10ビ
ットのシンボルに変換されてから記録されている。８−
10変調は８ビットのデータを10ビットに変換し、その冗
長性を利用して、符号長を1T〜4T（ただし、Ｔは１デー
タビットの時間的な長さ）に制限する変調方式であるこ
とは周知の通りである。

そのため、10−８復調回路８は10ビットの再生８−10
変調データを８ビットのもとのデータに復調する回路
で、第２図に示す如き構成とされている。第２図中、PL
L7からの前記再生ディジタル信号はNRZI信号であるが、
変換回路15によりNRZ信号に変換された後、直並列変換
器16にシリアルに供給され、ここで各10ビットのシリア
ルデータが10ビット並列に取り出されて10−８復調器17
に供給され、ここでもとの８ビットのデータに復調され
る。

また、直並列変換器16の10ビット並列出力データはシ
ンク検出回路18にも供給され、ここでPCMデータエリア
から再生された各ブロック信号中の同期信号（第３図に
シンクで示す）及びサブコードエリアから再生された各
ブロック信号中の同期信号が検出される。

シンク検出回路18によりシンクを検出して得られた検
出信号はシンク保護回路19に前記クロックパルスと共に
供給される。シンク保護回路19は通常再生時にはシンク
が検出された時刻より、次のシンク検出タイミングを予
測し、予測されるシンク検出タイミングの前後合わせて
少しの間だけ、ゲートを開く。シンク抜けが発生した後
もある程度の期間は通常のシンク保護のゲート幅を保
ち、該期間でシンクが検出されなかった場合は、全領域
に渡ってシンクを探すべく、シンクが検出されるまでゲ
ートを解放し続ける。これは、回転ヘッド式ディジタル
・オーディオ・テープレコーダでは、ドラム回転数は比
較的安定しているので、PLLもある程度ロックしている
と、長い間（偶然にPLLがはずれて、ちょうど保護ゲー
ト内にシンクが入る時以外は）はずれたままとなってし
まうためである。

本来のシンクのあるべきタイミング以外はゲートをオ
フにする事により、疑似シンク検出による再生エラーを
防止する。また、シンク抜けが数回連続してゲートが常
にOKになって疑似シンクを拾っても、そのちょうど１ブ
ロック後に疑似シンクを再び拾う確率は低いから、疑似
シンクを検出後、次のタイミングにシンクが検出されな
い場合は、すぐにゲートを常にオン（フルオープン）す
る事により、再び本来のシンクを全領域に渡って探し始
める。

シンク保護回路19の出力信号はシンボルカウンタ20に
供給される。シンボルカウンタ20は２入力NOR回路21、
カウンタ22及び1/360分周器23よりなり、カウンタ22で
クロックパルスを360個計数する毎に1/360分周器23又は
シンク保護回路19の出力信号によりクリアされる。これ
により、カウンタ22からは１ブロック（＝360ビット）
内の各ビットに同期したタイミングの信号が取り出され
てデコーダ24に供給され、ここで各種のタイミングパル
スに変換される。

デコーダ24は10−８復調器17へ10−８変換タイミング
パルスを供給すると共に、後述するランダムアクセスメ
モリ（RAM）13のアドレ端子にシンボルアドレスを供給
し、かつ、書込み制御パルスを所定の端子に供給する。
10−８復調器17の出力復調データはRAM13のデータ入力
端子に供給される一方、出力端子25を介してサブコード
抽出回路（図示せず）に供給され、ここで前記したサブ
コードエリアSUB1,SUB2からのサブコード信号が記憶保
持され、また第１図に示すブロックアドレス抽出回路12
にも供給される。

ブロックアドレス抽出回路12はこの再生データをデコ
ーダ24からのブロックアドレス抽出タイミングパルスで
ラッチする。これにより、第３図に「ブロックアドレ
ス」で示した各ブロック中のブロックアドレス（BA）の
値が抽出され、第１図に示すブロックアドレスカウンタ
11のロード入力端子に印加される。

他方、波形等化回路６より取り出された再生ディジタ
ル信号の一部はATF信号検出回路９に供給され、ここで
公知の手段によりATF信号が検出される。第４図（Ｂ）
に示すこのATF信号検出信号は本発明の要部をなすカウ
ンタクリアタイミング発生回路10で第４図（Ｃ）に示す
所定のタイミングのパルスに変換された後、ブロックア
ドレスカウンタ11のクリア端子に印加され、これをクリ
アする。

ブロックアドレスカウンタ11の出力信号はブロックア
ドレスとしてRAM13のアドレス端子に供給される。RAM13
は上記のブロックアドレスと前記シンボルアドレスによ
り指定されたアドレスに、10−８復調回路８よりの復調
PCMデータ（第３図にデータ０〜データ31で示した32シ
ンボルのデータ）を順次に書込む。

RAM13により書込まれたPCMデータは時間軸伸長等され
つつ読み出されて図示しないエラー検出訂正回路により
符号エラーの検出及び訂正が行なわれた後、補間処理回
路によりデータ訂正不能時に平均値補間又は前値保持等
の処理を行なわれ、更にDA変換器によりディジタル−ア
ナログ変換されてアナログオーディオ信号として出力さ
れる。

次に本発明の要部について更に詳細に説明する。いま
RAM13のデータ入力端子に供給される復調データを第５
図（Ａ）に模式的に示すものとし、シンク検出回路18に
よるシンク検出が第５図（Ｃ）にＸで示す如くPCMデー
タエリアのブロックアドレス（BA）“0"と“1"の最初の
２つのブロックのシンクを検出できなかった場合は、従
来装置ではブロックアドレス“2"の３番目のブロックの
シンクが検出された時点で第５図（Ｄ）に示す如くRAM1
3の書込みを開始するようにしていたためブロックアド
レス“1"及び“2"の２つのブロックのPCMデータは書込
まれず、前フレーム以前のPCMデータがそのまま残って
しまっていた。このため、前記したようにこの２つのブ
ロックのPCMデータはその前後のPCMデータと何の関係も
なく不連続であるが、その後読み出し時にエラー検出・
訂正結果が正常となる確率が高く、万一正常と判断され
た場合は、異常音として発音されてしまう。

これに対し、本実施例ではカウンタクリアタイミング
発生回路10により、第４図（Ｂ）P1に示すATF信号検出
信号に基づき、それに続くPCMデータエリアの最初の位
置を推定し、PCMデータエリアの直前のタイミングで第
４図（Ｃ）P2及び第５図（Ｂ）にb₁で示す如くクリアタ
イミングパルスを発生する。このクリアタイミングパル
スb₁の位置はATF信号検出信号に基づいているので極め
て正確で１ブロック以内で、ある程度PCMデータエリア
より前であれば、PCMデータエリアの開始以降にb₁が発
生する程タイミングがずれることは通常発生しないが、
回転ヘッド2,3の回転速度変動、磁気テープ４の伸縮等
によるジッタなどを考慮してPCMデータエリアの頭初位
置から１〜２ブロック以上前に設定される。

このクリアタイミングパルスb₁によりブロックアドレ
スカウンタ11がクリアされてその値が第５図（Ｆ）に示
す如く“O"となり、RAM13へのデータ書込みが開始され
る。

以下、第５図（Ｆ）に示す如く、ブロックアドレスは
“0",“1",“2",“3"となり、RAM13の対応するアドレス
に再生PCMデータが書込まれるが、ブロックアドレスカ
ウンタ11よりのブロックアドレスが“2",“3"のときの
再生PCMデータはブロックアドレス“0",“1"のものであ
り、ブロックアドレスは実際の再生PCMデータに先行し
ていることになる。

しかし、このときに書込まれる再生PCMデータはシン
ク検出が行なわれていないものであり、正しい10−８復
調が行なわれていないので、すべてエラーデータであ
る。

その後ブロックアドレス“2"の再生ブロック中のシン
クが第５図（Ｃ）に○で示す如く検出されると、ブロッ
クアドレスカウンタ11の出力ブロックアドレスは第５図
（Ｆ）に示す如く、ブロックアドレス抽出回路12により
抽出された再生ブロック中のブロックアドレスがパリテ
ィOKのときは、ブロックアドレスは正しく補正されて
“2"となり、RAM13のブロックアドレス“2"に対応した
アドレスに再生PCMデータが書込まれる。

一旦、RAM13の正しいブロックアドレスに再生PCMデー
タが書込まれた後は、第５図（Ｅ）に示す如く、例えば
ブロックアドレス“5"の再生ブロックの入来時にそのパ
リティによりエラー発生が検出されても、ブロックアド
レスカウンタ11は慣性カウントアップにより“4"から
“5"に１つインクリメントされるので、正しいブロック
アドレス“5"が得られる。従って、RAM13には正しいア
ドレスに本来書込まれるべきブロックアドレスのPCMデ
ータが書込まれていく。

従って本実施例によれば、ブロックアドレス“0",
“1"に対応するRAM13のアドレスにはエラーデータが書
込まれることになり、このエラーデータによって以前の
PCMデータが消去されることになる。その後のRAM13の読
み出し時に、このエラーデータが読み出されたときは、
エラー検出の結果エラー訂正不能となる確率が殆どであ
るから、このエラーデータがDA変換されて取り出される
ことはなく、補間等の手段によって異常音の発生を防止
することができる。

なおブロックアドレスカウンタ11は“0"から“127"ま
でカウントした後、“128"になるとその８ビットの出力
のMSB（最上位ビット）が“1"となるので、このMSBが
“1"になったときにカウンタ動作を停止せしめられるよ
うに構成されており、またRAM13の書込み制御パルスがR
AM13に供給されないようにゲート回路（図示せず）を閉
じるように構成されている。

従ってブロックアドレスカウンタ11はその値が“128"
となると、その後にクリアされてその値が“0"とならな
い限り、“128"の値のまま停止しており、かつ、RAM13
も書込み動作を停止する。すなわち、ブロックアドレス
カウンタ11のMSBはエリアゲート信号としてそのまま用
いられる。このように、ブロックアドレスカウンタ11の
カウント値が所定値（＝128）となると、そのカウント
動作が停止されるため、停止後、何らかの要因でRAM13
の内容が書換えられることを防止でき、ブロックアドレ
スカウンタ11のカウント値を直接RAM13のアドレスとし
て使用でき回路構成が簡単になる。

なお、本発明とは直接の関係はないが、ATF信号は第
４図（Ａ）に33で示す如く、PCMデータエリア32の後側
にもあるので、このATF信号検出時にも第４図（Ｃ）に
破線で、また第５図（Ｂ）にb₂で示す如くカウンタクリ
アタイミングパルスがサブコードエリア34の直前と、次
のブロックの最初のサブコードエリアの直前に夫々発生
される。

サブコード信号は図示しないサブコード用のRAMに無
理に書込む必要がなく、各サブコードエリアの最初のシ
ンクを検出後にパリティがOKのデータのみ書込めばよい
ため、異常音の発生防止でなく、エリアゲート信号とし
て用いる。すなわち、これは疑似シンクによって誤った
場所でサプコードが偶然にパリティOKとなってデータを
サブコード抽出回路内のRAMが書込んでしまうのを防止
するため、できる限り正確にサブコードエリアの領域を
予測してゲーティングするためである。このことは、換
言すると本実施例によれば、疑似シンクを拾いにくいこ
とを意味する。

発明の効果上述の如く、本発明によれば、トラッキング制御用参
照信号の検出信号に基づいてその後に再生されるディジ
タル信号の再生開始位置を推定してその直前でパルスを
出力してブロックアドレスカウンタをクリアするように
したので、ディジタル信号（PCMデータ）の最初の方の
シンクを検出できなかった場合でも前回の記憶データを
ランダムエラーデータで消去できるので、異常音の発生
を大幅に低減することができ、また正確なエリアゲート
信号を生成でき、エリア外での疑似シンク再生を低減す
ることができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック系統図、第２図は
第１図の要部の一実施例のブロック系統図、第３図はPC
Mデータエリアの１ブロックの信号フォーマットを示す
図、第４図及び第５図は夫々第１図及び第２図の動作説
明用タイムチャートである。 2,3……回転ヘッド、４……磁気テープ、８……10−８
復調回路、９……ATF信号検出回路、10……カウンタク
リアタイミング発生回路、11……ブロックアドレスカウ
ンタ、12……ブロックアドレス抽出回路、13……ランダ
ムアクセスメモリ（RAM）、18……シンク検出回路、20
……シンボルカウンタ、24……デコーダ。

Claims

(57)【特許請求の範囲】

【請求項１】複数シンボルのディジタルデータに同期信
号、ブロックアドレスを夫々付加して構成されたブロッ
クが複数と、少なくともトラッキング制御用参照信号と
が夫々時系列的に合成されてなるディジタル信号が回転
ヘッドにより各トラックに記録された磁気テープを回転
ヘッドにより再生し、再生ディジタル信号中の前記ブロ
ックアドレスを抽出してブロックアドレスカウンタにロ
ードし、少なくとも該ブロックアドレスカウンタよりの
ブロックアドレスに基づいて前記再生ディジタル信号中
のディジタルデータをメモリに書込んだ後読み出すディ
ジタル信号再生装置において、前記ブロックアドレスカウンタはそのカウント値が所定
値となったときにカウント動作を停止するよう構成し、前記再生ディジタル信号中から前記トラッキング制御用
参照信号を検出する検出回路と、該検出回路よりの検出信号からそのトラックにおける前
記ディジタルデータの再生開始時点直前のタイミングで
クリアタイミングパルスを発生出力して前記ブロックア
ドレスカウンタをクリアするクリアタイミングパルス発
生回路とを設け、該ブロックアドレスカウンタのクリア時点より前記再生
ブロック中の最初の同期信号検出時点までの期間、前記
メモリにランダムなエラーデータを書込むよう構成した
ことを特徴とするディジタル信号再生装置。