JPH07111047A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPH07111047A JPH07111047A JP5255684A JP25568493A JPH07111047A JP H07111047 A JPH07111047 A JP H07111047A JP 5255684 A JP5255684 A JP 5255684A JP 25568493 A JP25568493 A JP 25568493A JP H07111047 A JPH07111047 A JP H07111047A
- Authority
- JP
- Japan
- Prior art keywords
- maximum likelihood
- binary
- signal
- dummy bit
- ternary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41B—MACHINES OR ACCESSORIES FOR MAKING, SETTING, OR DISTRIBUTING TYPE; TYPE; PHOTOGRAPHIC OR PHOTOELECTRIC COMPOSING DEVICES
- B41B1/00—Elements or appliances for hand composition; Chases, quoins, or galleys
- B41B1/02—Printing letters; Type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 磁気記録再生装置に関し、エラー伝播の縮小
及び符号化利得向上、皿には最尤検出の高速化が可能な
磁気記録再生装置を提供する。 【構成】 磁気記録再生装置に更に、データ書き込み時
にデータ列に定期的にダミービット“１”を挿入するダ
ミービット挿入手段５と、等化手段４によって等化され
た再生信号から、ダミービットの位置では２値判定を行
って無条件にパス結合があると見なしてパス検索し、そ
れ以外の符号列では３値判定を行って最尤検出する２値
／３値判定最尤検出手段６と、２値／３値判定最尤検出
手段６の出力信号からダミービットを除去するダミービ
ット除去手段７と、等化後の再生信号から、ダミービッ
トの位置に同期するタイミング信号を生成し、このタイ
ミング信号を２値／３値判定最尤検出手段６とダミービ
ット除去手段７にそれぞれ出力するダミービット同期回
路８とを設けて構成する。
及び符号化利得向上、皿には最尤検出の高速化が可能な
磁気記録再生装置を提供する。 【構成】 磁気記録再生装置に更に、データ書き込み時
にデータ列に定期的にダミービット“１”を挿入するダ
ミービット挿入手段５と、等化手段４によって等化され
た再生信号から、ダミービットの位置では２値判定を行
って無条件にパス結合があると見なしてパス検索し、そ
れ以外の符号列では３値判定を行って最尤検出する２値
／３値判定最尤検出手段６と、２値／３値判定最尤検出
手段６の出力信号からダミービットを除去するダミービ
ット除去手段７と、等化後の再生信号から、ダミービッ
トの位置に同期するタイミング信号を生成し、このタイ
ミング信号を２値／３値判定最尤検出手段６とダミービ
ット除去手段７にそれぞれ出力するダミービット同期回
路８とを設けて構成する。
Description
【０００１】
【産業上の利用分野】本発明は磁気記録再生装置に関
し、特に、磁気記録媒体への記録時の符号化と再生時の
検出方式の工夫により、復調の高速化、エラー伝播の縮
小を図った磁気記録再生装置に関する。従来、磁気記録
再生装置、例えば、磁気ディスク装置では、装置の小型
化、大容量を達成するため、パーシャル・レスポンスと
最尤検出を組み合わせた記録再生方式〔ＰＲＭＬ（Pert
ial Response Maximum Likelihood)方式〕が用いられよ
うとしている。この方式では、記録媒体 (磁気ディス
ク) に符号化を行ってデータを書き込み、再生時に最尤
検出方式によって再生信号を復調してデータを得てい
る。ところが、この方式では、読出側でクロックが容易
に再生できるように、再生信号にシングル列で０連続に
制限があり、また、パーシャル・レスポンス・クラス４
では奇数、偶数列でも０連続に制限のあるランレングス
符号〔ＲＬＬ（Run Length Limited）符号〕が使用され
るが、復調速度を上げることができず、更に、エラー伝
播が大きいという問題点があり、これらの問題点のない
磁気記録再生装置が望まれている。
し、特に、磁気記録媒体への記録時の符号化と再生時の
検出方式の工夫により、復調の高速化、エラー伝播の縮
小を図った磁気記録再生装置に関する。従来、磁気記録
再生装置、例えば、磁気ディスク装置では、装置の小型
化、大容量を達成するため、パーシャル・レスポンスと
最尤検出を組み合わせた記録再生方式〔ＰＲＭＬ（Pert
ial Response Maximum Likelihood)方式〕が用いられよ
うとしている。この方式では、記録媒体 (磁気ディス
ク) に符号化を行ってデータを書き込み、再生時に最尤
検出方式によって再生信号を復調してデータを得てい
る。ところが、この方式では、読出側でクロックが容易
に再生できるように、再生信号にシングル列で０連続に
制限があり、また、パーシャル・レスポンス・クラス４
では奇数、偶数列でも０連続に制限のあるランレングス
符号〔ＲＬＬ（Run Length Limited）符号〕が使用され
るが、復調速度を上げることができず、更に、エラー伝
播が大きいという問題点があり、これらの問題点のない
磁気記録再生装置が望まれている。
【０００２】
【従来の技術】図２５はパーシャル・レスポンス・クラ
ス４と最尤検出を組み合わせた記録再生方式（以下ＰＲ
４ＭＬ方式という）を採用した従来の磁気ディスク装置
９０の構成を示すものである。従来のＰＲ４ＭＬ方式を
採用した磁気ディスク装置９０では、書き込みデータが
８／９変換器９１によって８／９（０，４，４）符号化
され、符号化されたデータがプリコーダ９２、書き込み
アンプ９３を通じてディスクＤに記録されていた。そし
て、再生時にはディスクＤからヘッド９４によって読み
出された信号は、ヘッドアンプ９５で増幅され、等化器
９６で等化された後に、奇数列、偶数列毎に最尤検出器
９８Ａ，９８Ｂにおいて最尤検出され、検出データが８
／９変換器９９において８／９変換されて元のデータに
復元されていた。なお、９７はクロック再生回路、ＳＷ
１，ＳＷ２は最尤検出器９８Ａ，９８Ｂの切換スイッチ
である。
ス４と最尤検出を組み合わせた記録再生方式（以下ＰＲ
４ＭＬ方式という）を採用した従来の磁気ディスク装置
９０の構成を示すものである。従来のＰＲ４ＭＬ方式を
採用した磁気ディスク装置９０では、書き込みデータが
８／９変換器９１によって８／９（０，４，４）符号化
され、符号化されたデータがプリコーダ９２、書き込み
アンプ９３を通じてディスクＤに記録されていた。そし
て、再生時にはディスクＤからヘッド９４によって読み
出された信号は、ヘッドアンプ９５で増幅され、等化器
９６で等化された後に、奇数列、偶数列毎に最尤検出器
９８Ａ，９８Ｂにおいて最尤検出され、検出データが８
／９変換器９９において８／９変換されて元のデータに
復元されていた。なお、９７はクロック再生回路、ＳＷ
１，ＳＷ２は最尤検出器９８Ａ，９８Ｂの切換スイッチ
である。
【０００３】ここで、パーシャル・レスポンス・クラス
４における８／９（０，４，４）符号とは、データと符
号との符号化率が８／９〔８がデータ長、９が符号長〕
であり、データの奇数列、偶数列においてそれぞれ０が
連続する範囲が４以下になるように制限を受けた符号で
ある。なお、クラス４でない場合は８／９（０，４）符
号となり、シングル列において０が連続する範囲は４以
下になる。
４における８／９（０，４，４）符号とは、データと符
号との符号化率が８／９〔８がデータ長、９が符号長〕
であり、データの奇数列、偶数列においてそれぞれ０が
連続する範囲が４以下になるように制限を受けた符号で
ある。なお、クラス４でない場合は８／９（０，４）符
号となり、シングル列において０が連続する範囲は４以
下になる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな符号化と最尤検出とを組み合わせを用いた磁気記録
再生装置では、最尤検出において逐次パスを検索してい
るおり、符号で０が連続している間は最尤なパスを特定
できず、また、パスの結合点まで待たなければならない
のでパス検索を途中で打ち切ることができず、転送速度
を上げることができない問題点があった。更に、最尤検
出でのエラーが１ビットであっても８／９変換後には８
ビット単位でエラーが伝播するのでエラー伝播が大き
く、強力なエラー訂正コード〔ＥＣＣ（Error Correcti
on Code)〕を付加しなければならず、装置が複雑になっ
ていた。
うな符号化と最尤検出とを組み合わせを用いた磁気記録
再生装置では、最尤検出において逐次パスを検索してい
るおり、符号で０が連続している間は最尤なパスを特定
できず、また、パスの結合点まで待たなければならない
のでパス検索を途中で打ち切ることができず、転送速度
を上げることができない問題点があった。更に、最尤検
出でのエラーが１ビットであっても８／９変換後には８
ビット単位でエラーが伝播するのでエラー伝播が大き
く、強力なエラー訂正コード〔ＥＣＣ（Error Correcti
on Code)〕を付加しなければならず、装置が複雑になっ
ていた。
【０００５】そこで、本発明は、エラー伝播の縮小及び
符号化利得向上を図ることができ、更には、最尤検出の
高速化が可能な磁気記録再生装置を提供することを目的
とする。
符号化利得向上を図ることができ、更には、最尤検出の
高速化が可能な磁気記録再生装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明の磁気記録再生装置の原理構成が図１に示される。本
発明は、データをデータ書き込み手段１とヘッド２によ
って磁気記録媒体３に書き込み、再生時に磁気記録媒体
３からヘッド２を介して読み出された再生信号を、再生
信号の等化手段４を用いて等化し、等化後の再生信号に
対して最尤検出を行って読み出しデータを復調する磁気
記録再生装置において、データ書き込み手段１の前段に
設けられ、書き込みデータのデータ列に定期的にダミー
ビットとして“１”を挿入するダミービット挿入手段５
と、再生信号の等化手段４の後段に設けられ、等化後の
再生信号を外部からのタイミング信号により閾値レベル
が切り換えられ、ダミービットの位置では２値判定を行
って無条件にパス結合があると見なしてパス検索し、そ
れ以外の符号列では３値判定を行って最尤検出する２値
／３値判定最尤検出手段６と、外部から入力されるタイ
ミング信号に応じて、前記２値／３値判定最尤検出手段
６の出力信号からダミービットを除去するダミービット
除去手段７と、再生信号の等化手段４の後段に設けら
れ、等化後の再生信号におけるダミービットの位置に同
期するタイミング信号を生成し、このタイミング信号を
前記２値／３値判定最尤検出手段６とダミービット除去
手段７にそれぞれ出力するダミービット同期回路８と、
等化後の再生信号からクロック信号を再生するクロック
再生手段９とを設けたことを特徴としている。
明の磁気記録再生装置の原理構成が図１に示される。本
発明は、データをデータ書き込み手段１とヘッド２によ
って磁気記録媒体３に書き込み、再生時に磁気記録媒体
３からヘッド２を介して読み出された再生信号を、再生
信号の等化手段４を用いて等化し、等化後の再生信号に
対して最尤検出を行って読み出しデータを復調する磁気
記録再生装置において、データ書き込み手段１の前段に
設けられ、書き込みデータのデータ列に定期的にダミー
ビットとして“１”を挿入するダミービット挿入手段５
と、再生信号の等化手段４の後段に設けられ、等化後の
再生信号を外部からのタイミング信号により閾値レベル
が切り換えられ、ダミービットの位置では２値判定を行
って無条件にパス結合があると見なしてパス検索し、そ
れ以外の符号列では３値判定を行って最尤検出する２値
／３値判定最尤検出手段６と、外部から入力されるタイ
ミング信号に応じて、前記２値／３値判定最尤検出手段
６の出力信号からダミービットを除去するダミービット
除去手段７と、再生信号の等化手段４の後段に設けら
れ、等化後の再生信号におけるダミービットの位置に同
期するタイミング信号を生成し、このタイミング信号を
前記２値／３値判定最尤検出手段６とダミービット除去
手段７にそれぞれ出力するダミービット同期回路８と、
等化後の再生信号からクロック信号を再生するクロック
再生手段９とを設けたことを特徴としている。
【０００７】
【作用】本発明の磁気記録再生装置によれば、データ書
き込み手段とヘッドによって書き込みデータが磁気記録
媒体３に書き込まれる前に、ダミービット挿入手段によ
ってそのデータ列に定期的にダミービットとして“１”
が挿入される。このようなダミービット“１”が定期的
に書き込まれたデータがヘッドによって読み出された場
合は、再生信号の等化手段によって再生信号が等化され
た後に、再生信号が２つに分岐される。一方の再生信号
は、外部からのタイミング信号により閾値レベルが切り
換えられる２値／３値判定最尤検出手段によって、ダミ
ービットの位置では２値判定が行われて無条件にパス結
合があると見なされてパス検索が行われ、それ以外の符
号列では３値判定が行われて最尤検出が行われる。この
２値／３値判定最尤検出手段の出力信号は、ダミービッ
ト除去手段により、外部から入力されるタイミング信号
に応じてダミービットが除去される。他方の再生信号
は、ダミービット同期手段に入力され、この再生信号か
ら等化後の再生信号におけるダミービットの位置に同期
するタイミング信号が生成される。このタイミング信号
は、２値／３値判定最尤検出手段とダミービット除去手
段にそれぞれ出力される。なお、パーシャル・レスポン
ス・クラス４では、２値／３値判定最尤検出手段におい
て、等化信号が奇数列と偶数列とに分離されて最尤検出
が行われる。
き込み手段とヘッドによって書き込みデータが磁気記録
媒体３に書き込まれる前に、ダミービット挿入手段によ
ってそのデータ列に定期的にダミービットとして“１”
が挿入される。このようなダミービット“１”が定期的
に書き込まれたデータがヘッドによって読み出された場
合は、再生信号の等化手段によって再生信号が等化され
た後に、再生信号が２つに分岐される。一方の再生信号
は、外部からのタイミング信号により閾値レベルが切り
換えられる２値／３値判定最尤検出手段によって、ダミ
ービットの位置では２値判定が行われて無条件にパス結
合があると見なされてパス検索が行われ、それ以外の符
号列では３値判定が行われて最尤検出が行われる。この
２値／３値判定最尤検出手段の出力信号は、ダミービッ
ト除去手段により、外部から入力されるタイミング信号
に応じてダミービットが除去される。他方の再生信号
は、ダミービット同期手段に入力され、この再生信号か
ら等化後の再生信号におけるダミービットの位置に同期
するタイミング信号が生成される。このタイミング信号
は、２値／３値判定最尤検出手段とダミービット除去手
段にそれぞれ出力される。なお、パーシャル・レスポン
ス・クラス４では、２値／３値判定最尤検出手段におい
て、等化信号が奇数列と偶数列とに分離されて最尤検出
が行われる。
【０００８】
【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。図２は本発明の第１の実施例における磁気
記録再生装置（この実施例では磁気ディスク装置）１
０，１０′の構成を示すものであって、図２(a) はパー
シャル・レスポンスと最尤検出を組み合わせた記録再生
方式の磁気ディスク装置１０を示すものであり、図２
(b) は８／１０（０，４，４）符号でパーシャル・レス
ポンス・クラス４と最尤検出を組み合わせた前述のＰＲ
４ＭＬ方式を採用した磁気ディスク装置１０′の構成を
示すものである。図２(a) のパーシャル・レスポンスと
最尤検出を組み合わせた磁気ディスク装置１０と、図２
(b) のパーシャル・レスポンス・クラス４と最尤検出を
組み合わせた磁気ディスク装置１０′との構成上の相違
は、等化後の再生信号の復調をそのまま行うか、奇数列
と偶数列に分けて行うかだけであるので、図２(a) ，
(b) において同じ構成部材には同じ符号を付して説明を
同時に行う。
に説明する。図２は本発明の第１の実施例における磁気
記録再生装置（この実施例では磁気ディスク装置）１
０，１０′の構成を示すものであって、図２(a) はパー
シャル・レスポンスと最尤検出を組み合わせた記録再生
方式の磁気ディスク装置１０を示すものであり、図２
(b) は８／１０（０，４，４）符号でパーシャル・レス
ポンス・クラス４と最尤検出を組み合わせた前述のＰＲ
４ＭＬ方式を採用した磁気ディスク装置１０′の構成を
示すものである。図２(a) のパーシャル・レスポンスと
最尤検出を組み合わせた磁気ディスク装置１０と、図２
(b) のパーシャル・レスポンス・クラス４と最尤検出を
組み合わせた磁気ディスク装置１０′との構成上の相違
は、等化後の再生信号の復調をそのまま行うか、奇数列
と偶数列に分けて行うかだけであるので、図２(a) ，
(b) において同じ構成部材には同じ符号を付して説明を
同時に行う。
【０００９】図２に示す磁気ディスク装置１０，１０′
では、書き込みデータにはダミービット挿入回路１１に
よってダミービットが書き込まれ、そのデータがプリコ
ーダ１２、書き込みアンプ１３を通じてヘッド１４から
ディスクＤに記録されていた。そして、再生時にはディ
スクＤからヘッド１４によって読み出された信号は、ヘ
ッドアンプ２１で増幅され、等化器２２で等化された後
に、図２(a) の磁気ディスク装置１０ではシングル列の
まま２値／３値判定最尤検出器２３において最尤検出さ
れ、図２(b) の磁気ディスク装置１０′では奇数列、偶
数列毎に２値／３値判定最尤検出器２３Ａ，２３Ｂにお
いて最尤検出され、検出データからダミービット除去回
路２４によってダミービットが除去されで読み出しデー
タが得られるようになっていた。
では、書き込みデータにはダミービット挿入回路１１に
よってダミービットが書き込まれ、そのデータがプリコ
ーダ１２、書き込みアンプ１３を通じてヘッド１４から
ディスクＤに記録されていた。そして、再生時にはディ
スクＤからヘッド１４によって読み出された信号は、ヘ
ッドアンプ２１で増幅され、等化器２２で等化された後
に、図２(a) の磁気ディスク装置１０ではシングル列の
まま２値／３値判定最尤検出器２３において最尤検出さ
れ、図２(b) の磁気ディスク装置１０′では奇数列、偶
数列毎に２値／３値判定最尤検出器２３Ａ，２３Ｂにお
いて最尤検出され、検出データからダミービット除去回
路２４によってダミービットが除去されで読み出しデー
タが得られるようになっていた。
【００１０】このとき、等化器２２で等化された再生信
号はダミービット同期回路２５にも入力されている。こ
のダミービット同期回路２５はダミーの位置に同期する
カウンタ（図示せず）を含んでおり、ここでは等化後の
再生信号におけるダミービットの位置に同期するタイミ
ング信号が生成される。このタイミング信号は、２値／
３値判定最尤検出器２３，２３Ａ，２３Ｂとダミービッ
ト除去回路２４にそれぞれ入力され、２値／３値判定最
尤検出器２３，２３Ａ，２３Ｂでは２値／３値判定制御
信号として使用され、ダミービット除去回路２４ではダ
ミービットの除去タイミングとして使用される。すなわ
ち、２値／３値判定最尤検出器２３，２３Ａ，２３Ｂで
は、このタイミング信号によって２値と３値の閾値レベ
ルが切り換えられ、ダミービットの位置では２値判定を
行って無条件にパス結合があると見なしてパス検索が行
われ、それ以外の符号列では３値判定が行われて最尤検
出が行われる。また、ダミービット除去回路２４ではこ
のタイミング信号がダミービットの除去タイミングとし
て使用される。
号はダミービット同期回路２５にも入力されている。こ
のダミービット同期回路２５はダミーの位置に同期する
カウンタ（図示せず）を含んでおり、ここでは等化後の
再生信号におけるダミービットの位置に同期するタイミ
ング信号が生成される。このタイミング信号は、２値／
３値判定最尤検出器２３，２３Ａ，２３Ｂとダミービッ
ト除去回路２４にそれぞれ入力され、２値／３値判定最
尤検出器２３，２３Ａ，２３Ｂでは２値／３値判定制御
信号として使用され、ダミービット除去回路２４ではダ
ミービットの除去タイミングとして使用される。すなわ
ち、２値／３値判定最尤検出器２３，２３Ａ，２３Ｂで
は、このタイミング信号によって２値と３値の閾値レベ
ルが切り換えられ、ダミービットの位置では２値判定を
行って無条件にパス結合があると見なしてパス検索が行
われ、それ以外の符号列では３値判定が行われて最尤検
出が行われる。また、ダミービット除去回路２４ではこ
のタイミング信号がダミービットの除去タイミングとし
て使用される。
【００１１】なお、２６はクロック再生回路、ＳＷ１，
ＳＷ２は最尤検出器２３Ａ，２３Ｂの切換スイッチであ
る。ダミービット挿入回路１１は、一定の長さの情報ビ
ットに対してダミーの"1"を挿入する符号器であり、例
えば、図３(a) のように元のデータを格納する４ビット
のシフトレジスタ１１ａと、ダミービット"1" が予め与
えられた５ビットのシフトレジスタ１１ｂとから構成さ
れる。このダミービット挿入回路１１では、例えば、デ
ータ列「１００１１０１１」が入力されると、４ビット
おきにダミービット"1" が挿入され、このダミービット
挿入回路１１から出力される符号列には、『１１００１
１１０１１』のように、４ビットおきにダミービット
"1" （下線を付した部分）が挿入されることになる。
ＳＷ２は最尤検出器２３Ａ，２３Ｂの切換スイッチであ
る。ダミービット挿入回路１１は、一定の長さの情報ビ
ットに対してダミーの"1"を挿入する符号器であり、例
えば、図３(a) のように元のデータを格納する４ビット
のシフトレジスタ１１ａと、ダミービット"1" が予め与
えられた５ビットのシフトレジスタ１１ｂとから構成さ
れる。このダミービット挿入回路１１では、例えば、デ
ータ列「１００１１０１１」が入力されると、４ビット
おきにダミービット"1" が挿入され、このダミービット
挿入回路１１から出力される符号列には、『１１００１
１１０１１』のように、４ビットおきにダミービット
"1" （下線を付した部分）が挿入されることになる。
【００１２】プリコーダ１２は、磁気ディスクＤとヘッ
ド１４との間における微分操作をキャンセルするもので
あり、パーシャル・レスポンス・クラス４の場合、図３
(b)に示すような伝達関数１／（１＋Ｄ），１／（１−
Ｄ）を備えている。２値／３値判定最尤検出器２３，２
３Ａ，２３Ｂの２値／３値判定部は、例えば図４に示す
ように構成されており、２値判定用のレベル０が設定さ
れた比較器（２値判定器）４１、等化信号のサンプルホ
ルダ（Ｓ／Ｈ）４２、３値判定用のレベル−１／２と＋
１／２とを切り換えるセレクタ４３、フリップフロップ
（ＦＦ）４４、加算器４５、比較器（ＣＯＭＰ）４６
Ａ，４６Ｂ、排他的論理和回路（ＥＸＯＲ）４７，４
８、および出力信号のセレクタ４９とから構成される。
セレクタ４９には２値／３値判定切替え信号となるタイ
ミング信号が入力される。また、図５(a) は２値／３値
判定最尤検出器２３，２３Ａ，２３Ｂのパスメモリ部の
構成を示すものであり、論理反転回路（ＮＯＴ）、セレ
クタ（Ｓ）、およびフリップフロップ（ＦＦ）とから構
成される。
ド１４との間における微分操作をキャンセルするもので
あり、パーシャル・レスポンス・クラス４の場合、図３
(b)に示すような伝達関数１／（１＋Ｄ），１／（１−
Ｄ）を備えている。２値／３値判定最尤検出器２３，２
３Ａ，２３Ｂの２値／３値判定部は、例えば図４に示す
ように構成されており、２値判定用のレベル０が設定さ
れた比較器（２値判定器）４１、等化信号のサンプルホ
ルダ（Ｓ／Ｈ）４２、３値判定用のレベル−１／２と＋
１／２とを切り換えるセレクタ４３、フリップフロップ
（ＦＦ）４４、加算器４５、比較器（ＣＯＭＰ）４６
Ａ，４６Ｂ、排他的論理和回路（ＥＸＯＲ）４７，４
８、および出力信号のセレクタ４９とから構成される。
セレクタ４９には２値／３値判定切替え信号となるタイ
ミング信号が入力される。また、図５(a) は２値／３値
判定最尤検出器２３，２３Ａ，２３Ｂのパスメモリ部の
構成を示すものであり、論理反転回路（ＮＯＴ）、セレ
クタ（Ｓ）、およびフリップフロップ（ＦＦ）とから構
成される。
【００１３】３値判定の最尤検出部分は以下の論文の図
８に記載されている。Roger W. Wood et al. "Viterbi
Dectection of Class IV Partial Responseon a Magnet
ic Recording Channel" (IEEE Tran. Communication, v
ol. COM-34,No. 5, May 1986 pp454-461.) ここで、パスの遷移は図５(b) に示すようなトレリス線
図で表され、最尤パス判定は次式に再生信号Ｙk を代入
してメトリックと比較し、メトリックの大きい遷移を選
択する。 Ｌ+ k −Ｌ- k ＝ max｛Ｌ+ k-1 ＋[-(yk -0)2],Ｌ- k-1 ＋[-(yk -1/2)2] ｝ − max｛Ｌ+ k-1 ＋[-(yk +1/2)2],Ｌ- k-1 ＋[-(yk -0)2] ｝ ＝Ｌ+ k-1 −Ｌ- k-1 ＋ max｛1/4, yk -(Ｌ+ k-1 −Ｌ- k-1)｝ − max｛-yk +(Ｌ+ k-1 −Ｌ- k-1), 1/4 ｝ ΔＬk ＝ΔＬk-1 ＋ max｛1/4, yk - ΔＬk-1 ｝− max｛-yk +(ΔＬk-1,1/4)｝ ここで、遷移のタイプは次の３種類に分けられる。
８に記載されている。Roger W. Wood et al. "Viterbi
Dectection of Class IV Partial Responseon a Magnet
ic Recording Channel" (IEEE Tran. Communication, v
ol. COM-34,No. 5, May 1986 pp454-461.) ここで、パスの遷移は図５(b) に示すようなトレリス線
図で表され、最尤パス判定は次式に再生信号Ｙk を代入
してメトリックと比較し、メトリックの大きい遷移を選
択する。 Ｌ+ k −Ｌ- k ＝ max｛Ｌ+ k-1 ＋[-(yk -0)2],Ｌ- k-1 ＋[-(yk -1/2)2] ｝ − max｛Ｌ+ k-1 ＋[-(yk +1/2)2],Ｌ- k-1 ＋[-(yk -0)2] ｝ ＝Ｌ+ k-1 −Ｌ- k-1 ＋ max｛1/4, yk -(Ｌ+ k-1 −Ｌ- k-1)｝ − max｛-yk +(Ｌ+ k-1 −Ｌ- k-1), 1/4 ｝ ΔＬk ＝ΔＬk-1 ＋ max｛1/4, yk - ΔＬk-1 ｝− max｛-yk +(ΔＬk-1,1/4)｝ ここで、遷移のタイプは次の３種類に分けられる。
【００１４】(1) Ｌ+ k 側にパス結合する場合 yk ＞ΔＬk-1 ＋1/4 ⇒ ΔＬk ＝ｙk −1/4 (2) バスの結合がない場合 ΔＬk-1 −1/4 ≦ｙk ≦ΔＬk-1 ＋1/4 (3) Ｌ- k 側にパス結合する場合 yk ＜ΔＬk-1 −1/4 ⇒ ΔＬk ＝ｙk ＋1/4 メトリックΔＬk-1 を最新のパス結合時の再生信号ｙP
で表すと、 ΔＬk-1 ＝ｙP − 1/4 またはｙP ＋ 1/4 となる。図４の最尤検出回路では、ｙP がサンプリング
ホルダ４２で保持され、その補正値（±1/4 ）の符号が
フリップフロップ４４で保持される（“Ｈ”の時−、
“Ｌ”の時＋）。
で表すと、 ΔＬk-1 ＝ｙP − 1/4 またはｙP ＋ 1/4 となる。図４の最尤検出回路では、ｙP がサンプリング
ホルダ４２で保持され、その補正値（±1/4 ）の符号が
フリップフロップ４４で保持される（“Ｈ”の時−、
“Ｌ”の時＋）。
【００１５】パス判定のしきい値は、フリップフロップ
４４が“Ｈ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ， ΔＬk-1 −1/4 ＝ｙP −1/2 であり、フリップフロップ４４が“Ｌ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ＋1/2 ， ΔＬk-1 −1/4 ＝ｙP となり、1/2,−1/2 レベルがフリップフロップ４４の出
力で切り替えられてサンプリングホルダ４２の出力ｙP
に加算されてしきい値の一方が求められる。前述の条件
(1) と(3) のとき、書き込み信号でサンプルホルダ４２
とフリップフロップ４４の値が更新される。
４４が“Ｈ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ， ΔＬk-1 −1/4 ＝ｙP −1/2 であり、フリップフロップ４４が“Ｌ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ＋1/2 ， ΔＬk-1 −1/4 ＝ｙP となり、1/2,−1/2 レベルがフリップフロップ４４の出
力で切り替えられてサンプリングホルダ４２の出力ｙP
に加算されてしきい値の一方が求められる。前述の条件
(1) と(3) のとき、書き込み信号でサンプルホルダ４２
とフリップフロップ４４の値が更新される。
【００１６】他方、２値判定では、次の２つの遷移が判
別される。 (a) Ｌ+ k 側にパス結合する場合 yk ＞０ ⇒ ｙP ＝ｙk ，“Ｌ”がフリップフロッ
プで保持 (b) Ｌ- k 側にパス結合する場合 yk ＜０ ⇒ ｙP ＝ｙk ，“Ｈ”がフリップフロッ
プで保持 図６は図２の磁気ディスク装置１０，１０′の各部にお
ける信号の流れを示すものである。図２の磁気ディスク
装置１０，１０′に図６(a) に示すようなデータ「１０
０１１０１１」が入力された時、ダミービット挿入回路
１１においてダミービット"1" が挿入された後の信号は
図６(b) に示すようになる。そして、このダミービット
挿入後の図３(b) に示したプリコーダ１２の出力が図６
(c) に示され、図６(d) には磁気ディスクＤへの書き込
み電流が示されている。このようにしてデータが記録さ
れたディスクＤからヘッド１４によって読み出され、等
化器２２を通った後のデータの等化波形は図６(e) に示
すようになる。また、図６(f) ，(g) は、図２(b) に示
した磁気ディスク装置１０′における奇数列と偶数列の
波形を示すものである。
別される。 (a) Ｌ+ k 側にパス結合する場合 yk ＞０ ⇒ ｙP ＝ｙk ，“Ｌ”がフリップフロッ
プで保持 (b) Ｌ- k 側にパス結合する場合 yk ＜０ ⇒ ｙP ＝ｙk ，“Ｈ”がフリップフロッ
プで保持 図６は図２の磁気ディスク装置１０，１０′の各部にお
ける信号の流れを示すものである。図２の磁気ディスク
装置１０，１０′に図６(a) に示すようなデータ「１０
０１１０１１」が入力された時、ダミービット挿入回路
１１においてダミービット"1" が挿入された後の信号は
図６(b) に示すようになる。そして、このダミービット
挿入後の図３(b) に示したプリコーダ１２の出力が図６
(c) に示され、図６(d) には磁気ディスクＤへの書き込
み電流が示されている。このようにしてデータが記録さ
れたディスクＤからヘッド１４によって読み出され、等
化器２２を通った後のデータの等化波形は図６(e) に示
すようになる。また、図６(f) ，(g) は、図２(b) に示
した磁気ディスク装置１０′における奇数列と偶数列の
波形を示すものである。
【００１７】また、図７(a) は偶数列に分けた場合の等
化信号（１−Ｄ相当）の例を示す図であり、図(b),(c)
は２値／３値判定の最尤検出部の動作を示す図である。
図７(a) に示すように２つのダミービットＹ5kとＹ
5(k+1)で囲まれた４ビット分の等化信号Ｙ5k+1〜Ｙ5k+4
が変化した場合、図７(b) に示す２値／３値判定のレベ
ルは、ダミービットの位置では０で一定であるが、その
他の位置では３値の判定レベルとして２つの判定レベル
ΔＬ5k, ΔＬ5k＋１／２〜ΔＬ5k+3, ΔＬ5k+3＋１／２
が必要となる。このときの２つの判定レベルΔＬ5k, Δ
Ｌ5k＋１／２〜ΔＬ 5k+3, ΔＬ5k+3＋１／２は、そのレ
ベルが等化信号の前の値で変化する。また、図７(c) は
等化信号が図７(a) のように変化した時の図４のサンプ
ルホルダ４２とフリップフロップ４４の出力を示すもの
である。
化信号（１−Ｄ相当）の例を示す図であり、図(b),(c)
は２値／３値判定の最尤検出部の動作を示す図である。
図７(a) に示すように２つのダミービットＹ5kとＹ
5(k+1)で囲まれた４ビット分の等化信号Ｙ5k+1〜Ｙ5k+4
が変化した場合、図７(b) に示す２値／３値判定のレベ
ルは、ダミービットの位置では０で一定であるが、その
他の位置では３値の判定レベルとして２つの判定レベル
ΔＬ5k, ΔＬ5k＋１／２〜ΔＬ5k+3, ΔＬ5k+3＋１／２
が必要となる。このときの２つの判定レベルΔＬ5k, Δ
Ｌ5k＋１／２〜ΔＬ 5k+3, ΔＬ5k+3＋１／２は、そのレ
ベルが等化信号の前の値で変化する。また、図７(c) は
等化信号が図７(a) のように変化した時の図４のサンプ
ルホルダ４２とフリップフロップ４４の出力を示すもの
である。
【００１８】また、図８(a) はパーシャル・レスポンス
における等化後の符号列〔４／５（０，４）と等価〕を
説明する図であり、図８(b) はパーシャル・レスポンス
・クラス４における偶数列と奇数列に分配後のそれぞれ
の符号列〔８／１０（０，４，４）と等価〕を示す図で
ある。更に、図９(a) はバッファに分配した時の再生信
号を説明する図であり、図９(b) はダミーが挿入された
再生信号におけるトレリス線図を示している。このトレ
リス線図から分かるように、ダミーの位置では無条件に
パスの結合が行われ、情報ビットの位置では最尤判定が
行われる。
における等化後の符号列〔４／５（０，４）と等価〕を
説明する図であり、図８(b) はパーシャル・レスポンス
・クラス４における偶数列と奇数列に分配後のそれぞれ
の符号列〔８／１０（０，４，４）と等価〕を示す図で
ある。更に、図９(a) はバッファに分配した時の再生信
号を説明する図であり、図９(b) はダミーが挿入された
再生信号におけるトレリス線図を示している。このトレ
リス線図から分かるように、ダミーの位置では無条件に
パスの結合が行われ、情報ビットの位置では最尤判定が
行われる。
【００１９】ここで、２値／３値判定の最尤検出部の動
作を図９(c) のトレリス線図を用いて説明する。なお、
この図９(c) 中にからで示す符号は、ステップ番号
を示すものである。ステップ１では２値判定が行われ、
ｙ5k＜０であるので、Ｌ- 5k側にパス結合し、ｙ5kがサ
ンプルホルダ４２に保持され、“Ｌ”がフリップフロッ
プ４４にセットされる。
作を図９(c) のトレリス線図を用いて説明する。なお、
この図９(c) 中にからで示す符号は、ステップ番号
を示すものである。ステップ１では２値判定が行われ、
ｙ5k＜０であるので、Ｌ- 5k側にパス結合し、ｙ5kがサ
ンプルホルダ４２に保持され、“Ｌ”がフリップフロッ
プ４４にセットされる。
【００２０】ステップ２では３値判定が行われ、ｙp ≦
ｙ5k+1≦ｙp であるので、パス結合がなく、サンプルホ
ルダ４２とフリップフロップ４４には変化がない。ステ
ップ３では３値判定が行われ、ｙp ＋1/2 ≦ｙ5k+2であ
るので、Ｌ+ 5k+2側にパス結合し、ｙ5k+2がサンプルホ
ルダ４２に保持され、“Ｈ”がフリップフロップ４４に
セットされる。
ｙ5k+1≦ｙp であるので、パス結合がなく、サンプルホ
ルダ４２とフリップフロップ４４には変化がない。ステ
ップ３では３値判定が行われ、ｙp ＋1/2 ≦ｙ5k+2であ
るので、Ｌ+ 5k+2側にパス結合し、ｙ5k+2がサンプルホ
ルダ４２に保持され、“Ｈ”がフリップフロップ４４に
セットされる。
【００２１】ステップ４では３値判定が行われ、ｙ5k+3
＜ｙp −1/2 であるので、Ｌ- 5k+3側にパス結合し、ｙ
5k+3がサンプルホルダ４２に保持され、“Ｌ”がフリッ
プフロップ４４にセットされる。ステップ５では３値判
定が行われ、ｙp ＋1/2 ≦ｙ5k+4であるので、Ｌ+ 5k+4
側にパス結合し、ｙ5k+4がサンプルホルダ４２に保持さ
れ、“Ｈ”がフリップフロップ４４にセットされる。
＜ｙp −1/2 であるので、Ｌ- 5k+3側にパス結合し、ｙ
5k+3がサンプルホルダ４２に保持され、“Ｌ”がフリッ
プフロップ４４にセットされる。ステップ５では３値判
定が行われ、ｙp ＋1/2 ≦ｙ5k+4であるので、Ｌ+ 5k+4
側にパス結合し、ｙ5k+4がサンプルホルダ４２に保持さ
れ、“Ｈ”がフリップフロップ４４にセットされる。
【００２２】ステップ６では２値判定が行われ、ｙ
5(k+1)＜０であるので、Ｌ- 5(k+1)側にパス結合し、ｙ
5(k+1)がサンプルホルダ４２に保持され、“Ｌ”がフリ
ップフロップ４４にセットされる。また、図１０(a),
(b) はダミービットで判定された時のトレリス線図であ
る。トレリス線図は、図１０(a) に示すようにダミービ
ットＹ5kの値が正の場合は、次のダミービットＹ5(k+1)
の値が正のときに図１０(a-1) に示すように変化し、次
のダミービットＹ5(k+1)の値が負のときに図１０(a-2)
のように変化する。同様に、図１０(b) に示すようにダ
ミービットＹ5kの値が負の場合は、次のダミービットＹ
5(k+1)の値が正のときに図１０(b-1) に示すように変化
し、次のダミービットＹ5(k+1)の値が負のときに図１０
(b-2) のように変化する。
5(k+1)＜０であるので、Ｌ- 5(k+1)側にパス結合し、ｙ
5(k+1)がサンプルホルダ４２に保持され、“Ｌ”がフリ
ップフロップ４４にセットされる。また、図１０(a),
(b) はダミービットで判定された時のトレリス線図であ
る。トレリス線図は、図１０(a) に示すようにダミービ
ットＹ5kの値が正の場合は、次のダミービットＹ5(k+1)
の値が正のときに図１０(a-1) に示すように変化し、次
のダミービットＹ5(k+1)の値が負のときに図１０(a-2)
のように変化する。同様に、図１０(b) に示すようにダ
ミービットＹ5kの値が負の場合は、次のダミービットＹ
5(k+1)の値が正のときに図１０(b-1) に示すように変化
し、次のダミービットＹ5(k+1)の値が負のときに図１０
(b-2) のように変化する。
【００２３】本発明によるダミービット挿入回路１１で
生成される０連続制限符号は、情報ビットの長さをｎビ
ットとするとシングル列では最短０で最長ｎの ｎ／（ｎ＋１）＊（０，ｎ）符号 になる。また、パーシャル・レスポンス・クラス４のよ
うに等化後の信号を奇数列、偶数列に分解すると１−Ｄ
の符号列になる記録方式に対しては、変換する情報ビッ
トの数がｎの倍数に限定される。生成された符号は、奇
数列、偶数列でも最長ｎに０連続が制限された ２ｎ／２（ｎ＋１）＊（０，ｎ，ｎ）符号 になる。
生成される０連続制限符号は、情報ビットの長さをｎビ
ットとするとシングル列では最短０で最長ｎの ｎ／（ｎ＋１）＊（０，ｎ）符号 になる。また、パーシャル・レスポンス・クラス４のよ
うに等化後の信号を奇数列、偶数列に分解すると１−Ｄ
の符号列になる記録方式に対しては、変換する情報ビッ
トの数がｎの倍数に限定される。生成された符号は、奇
数列、偶数列でも最長ｎに０連続が制限された ２ｎ／２（ｎ＋１）＊（０，ｎ，ｎ）符号 になる。
【００２４】情報ビットにはダミーを挿入していないの
で符号の中にそのまま出力されることになり、再生側の
符号変換でビット誤りが伝播することはない。そして、
ダミービット同期回路２５において再生信号のデータ部
が識別され、ダミーの位置にカウンタが同期される。再
生信号は等化分配されて１─Ｄの符号列の並びに変換さ
れる。符号列はダミー"1" で仕切られているので１−Ｄ
の干渉を受けない。
で符号の中にそのまま出力されることになり、再生側の
符号変換でビット誤りが伝播することはない。そして、
ダミービット同期回路２５において再生信号のデータ部
が識別され、ダミーの位置にカウンタが同期される。再
生信号は等化分配されて１─Ｄの符号列の並びに変換さ
れる。符号列はダミー"1" で仕切られているので１−Ｄ
の干渉を受けない。
【００２５】従って、１─Ｄに等化分配された符号列は
独立に最尤検出することができる。また、ダミー"1" が
パスの結合点になることを利用し、ダミービット同期回
路２５のカウンタから出力されるタイミングで最尤検出
が２値判定に切り換えられる。ダミーの等化分配後の信
号はノルマル値（期待値、判定値）が−１／２または＋
１／２になるので、判定レベルが０の２値判定を行うこ
とで誤検出頻度が抑えられる。ダミー"1" がパスの始点
に当たる時はノルマル値（−１／２または＋１／２）で
パスメトリックが初期化される。
独立に最尤検出することができる。また、ダミー"1" が
パスの結合点になることを利用し、ダミービット同期回
路２５のカウンタから出力されるタイミングで最尤検出
が２値判定に切り換えられる。ダミーの等化分配後の信
号はノルマル値（期待値、判定値）が−１／２または＋
１／２になるので、判定レベルが０の２値判定を行うこ
とで誤検出頻度が抑えられる。ダミー"1" がパスの始点
に当たる時はノルマル値（−１／２または＋１／２）で
パスメトリックが初期化される。
【００２６】他方、ダミーがパスの終点に当たる時は最
尤な状態が検出され、それに結合したパスの経歴がパス
メモリから出力される。逐次処理では、ダミーの位置で
は前符号の最尤検出結果出力と次符号のパスメトリック
の初期化が同時に行われる。ダミー"1" によってパスが
結合するので、ダミービットで挟まれた情報ビット列に
当たる符号列毎に最尤検出することができる。従って、
ダミービット同期回路２５の同期カウンタからのタイミ
ングでダミービットで挟まれた符号列を抽出すれば並列
に最尤検出ができ、最尤検出の高速化を図ることができ
る。ダミー除去回路２４では、最尤検出の出力からダミ
ービットを削除するだけで再生した情報ビットが得られ
るので、従来のように符号変換でビット誤りが伝播する
ことはない。次に、本発明の別の実施例について説明す
る。
尤な状態が検出され、それに結合したパスの経歴がパス
メモリから出力される。逐次処理では、ダミーの位置で
は前符号の最尤検出結果出力と次符号のパスメトリック
の初期化が同時に行われる。ダミー"1" によってパスが
結合するので、ダミービットで挟まれた情報ビット列に
当たる符号列毎に最尤検出することができる。従って、
ダミービット同期回路２５の同期カウンタからのタイミ
ングでダミービットで挟まれた符号列を抽出すれば並列
に最尤検出ができ、最尤検出の高速化を図ることができ
る。ダミー除去回路２４では、最尤検出の出力からダミ
ービットを削除するだけで再生した情報ビットが得られ
るので、従来のように符号変換でビット誤りが伝播する
ことはない。次に、本発明の別の実施例について説明す
る。
【００２７】図１１は本発明の第２の実施例における磁
気ディスク装置１０２の構成を示すブロック回路図であ
り、第１の実施例と同じ構成部材には同じ符号を付して
ある。図１１の磁気ディスク装置１０−２が図２の磁気
ディスク装置１０と異なる点は、ダミービット挿入回路
１１の前段にスクランブラ１５が設けられ、ダミービッ
ト除去回路２４の後段にディスクランブラ２７が設けら
れている点である。前述の実施例では、情報ビットは符
号としてそのまま出力しているが、この実施例では情報
ビットのデータをスクランブラ１５によって暗号化し、
ダミービット除去回路２４からの読み出しデータをディ
スクランブラ２７で復号している。
気ディスク装置１０２の構成を示すブロック回路図であ
り、第１の実施例と同じ構成部材には同じ符号を付して
ある。図１１の磁気ディスク装置１０−２が図２の磁気
ディスク装置１０と異なる点は、ダミービット挿入回路
１１の前段にスクランブラ１５が設けられ、ダミービッ
ト除去回路２４の後段にディスクランブラ２７が設けら
れている点である。前述の実施例では、情報ビットは符
号としてそのまま出力しているが、この実施例では情報
ビットのデータをスクランブラ１５によって暗号化し、
ダミービット除去回路２４からの読み出しデータをディ
スクランブラ２７で復号している。
【００２８】このスクランブラ１５とディスクランブラ
２７により、擬似引き込みの可能性が少なくなり、ま
た、クロック信号の再生が確実になるので、クロックキ
ングの偏りが防止される。図１２は本発明の第３の実施
例における磁気ディスク装置の２値／３値判定最尤検出
器２３の構成を示すブロック回路図である。前述の実施
例では、２値判定でパスメトリックを再生信号で初期化
しているが、この実施例ではノルマル値（期待値）で初
期化するようになっている。このため、図４の２値／３
値判定最尤検出器２３，２３Ａ，２３Ｂの構成に加え
て、この実施例の回路ではサンプルホールド回路４２の
前段に、ノルマル値の設定回路５１と、ノルマル値と等
化信号のセレクタ５２とが設けられており、この点のみ
が異なる。
２７により、擬似引き込みの可能性が少なくなり、ま
た、クロック信号の再生が確実になるので、クロックキ
ングの偏りが防止される。図１２は本発明の第３の実施
例における磁気ディスク装置の２値／３値判定最尤検出
器２３の構成を示すブロック回路図である。前述の実施
例では、２値判定でパスメトリックを再生信号で初期化
しているが、この実施例ではノルマル値（期待値）で初
期化するようになっている。このため、図４の２値／３
値判定最尤検出器２３，２３Ａ，２３Ｂの構成に加え
て、この実施例の回路ではサンプルホールド回路４２の
前段に、ノルマル値の設定回路５１と、ノルマル値と等
化信号のセレクタ５２とが設けられており、この点のみ
が異なる。
【００２９】このように、パスメトリックをノルマル値
（期待値）で初期化すると、等化信号中に含まれる雑音
を除去することができる。図１３は本発明の第４の実施
例における磁気ディスク装置１０４の構成を示すブロッ
ク回路図であり、この図には磁気ディスクからの再生系
の構成のみが示されている。この実施例の磁気ディスク
装置１０４が図２の磁気ディスク装置１０と異なる点
は、等化器２２と２値／３値判定最尤検出器２３との間
に、ダミーで挟まれた符号列を抽出するバッファ２８が
設けられている点と、ダミービット同期回路２５と２値
／３値判定最尤検出器２３との間に、バッファカウンタ
２９が設けられている点のみである。
（期待値）で初期化すると、等化信号中に含まれる雑音
を除去することができる。図１３は本発明の第４の実施
例における磁気ディスク装置１０４の構成を示すブロッ
ク回路図であり、この図には磁気ディスクからの再生系
の構成のみが示されている。この実施例の磁気ディスク
装置１０４が図２の磁気ディスク装置１０と異なる点
は、等化器２２と２値／３値判定最尤検出器２３との間
に、ダミーで挟まれた符号列を抽出するバッファ２８が
設けられている点と、ダミービット同期回路２５と２値
／３値判定最尤検出器２３との間に、バッファカウンタ
２９が設けられている点のみである。
【００３０】前述の実施例では、最尤検出を逐次行って
いるが、この実施例では等化信号を１−Ｄのシンボル列
に分離する分配器と、ダミーで挟まれた符号列を抽出す
るバッファ２８により、バッファ２８に再生信号を取り
込み、バッファの初段の信号でパスを初期化して検索を
開始し、終段の信号で最尤検出での最尤パスを決定す
る、即ち、並列処理で２値／３値判定を行うようにして
いる。この結果、最尤検出を高速で行うことが可能にな
る。
いるが、この実施例では等化信号を１−Ｄのシンボル列
に分離する分配器と、ダミーで挟まれた符号列を抽出す
るバッファ２８により、バッファ２８に再生信号を取り
込み、バッファの初段の信号でパスを初期化して検索を
開始し、終段の信号で最尤検出での最尤パスを決定す
る、即ち、並列処理で２値／３値判定を行うようにして
いる。この結果、最尤検出を高速で行うことが可能にな
る。
【００３１】図１４は本発明の第５の実施例を示すもの
であり、磁気ディスク装置における２値／３値判定最尤
検出器２３の構成を説明する図である。この実施例で
は、２値／３値判定最尤検出器２３の２値／３値判定部
２３１の前段にダミービットと情報ビットをそれぞれ格
納するバッファ２３２が設けられており、２値／３値判
定部２３１にはこのバッファ２３２の個々のビットに対
応して２値判定回路２３３と３値判定回路２３４とが設
けられている。２値判定回路２３３と３値判定回路２３
４における判定結果はロジック回路２３５に入力されて
全体の結果が判定され、検出後の情報ビットがバッファ
２３６に格納された後に出力される。
であり、磁気ディスク装置における２値／３値判定最尤
検出器２３の構成を説明する図である。この実施例で
は、２値／３値判定最尤検出器２３の２値／３値判定部
２３１の前段にダミービットと情報ビットをそれぞれ格
納するバッファ２３２が設けられており、２値／３値判
定部２３１にはこのバッファ２３２の個々のビットに対
応して２値判定回路２３３と３値判定回路２３４とが設
けられている。２値判定回路２３３と３値判定回路２３
４における判定結果はロジック回路２３５に入力されて
全体の結果が判定され、検出後の情報ビットがバッファ
２３６に格納された後に出力される。
【００３２】前述の実施例では、２値／３値の判定を切
り替えて最尤検出を行っているが、この実施例では２値
判定、３値判定の回路が個別に用意されており、２値判
定、３値判定が一挙に検出される。この結果、最尤検出
を高速で行うことが可能になる。図１５は本発明の第６
の実施例を示すものであり、磁気ディスク装置における
２値／３値判定最尤検出器２３の構成を説明する図であ
る。この実施例では、図１３で説明したバッファ２８と
バッファカウンタ２９と２値／３値判定最尤検出器２３
を備えた最尤検出部３０が複数組設けられ、この複数組
の最尤検出部３０の前段に分配器３１が、後段に合成器
３２が設けられている。そして、分配器には等化信号と
ダミー同期タイミングが入力され、合成器３２からは検
出出力が出力される。
り替えて最尤検出を行っているが、この実施例では２値
判定、３値判定の回路が個別に用意されており、２値判
定、３値判定が一挙に検出される。この結果、最尤検出
を高速で行うことが可能になる。図１５は本発明の第６
の実施例を示すものであり、磁気ディスク装置における
２値／３値判定最尤検出器２３の構成を説明する図であ
る。この実施例では、図１３で説明したバッファ２８と
バッファカウンタ２９と２値／３値判定最尤検出器２３
を備えた最尤検出部３０が複数組設けられ、この複数組
の最尤検出部３０の前段に分配器３１が、後段に合成器
３２が設けられている。そして、分配器には等化信号と
ダミー同期タイミングが入力され、合成器３２からは検
出出力が出力される。
【００３３】図１３で説明した第４の実施例では、符号
列を抽出したバッファ２８の信号を最尤検出器している
だけであるが、この実施例ではバッファ２８と２値／３
値判定最尤検出器２３の組を増やして、並列に処理が行
われる。この結果、処理の速度が向上する。図１６は本
発明の第７の実施例における磁気ディスク装置１０−７
の構成を示すブロック回路図である。この実施例でも図
２と同じ構成部材には同じ符号を付してその説明を省略
する。この実施例ではプリコーダ１２の前段にスイッチ
ＳＷを介してダミービット挿入回路１１と同期語発生回
路１６が切り換え可能に接続されている点、およびダミ
ー同期回路２５内に同期語検出回路２５ａとカウンタ２
５ｂが設けられている点が、図２の磁気ディスク装置１
０と異なる。
列を抽出したバッファ２８の信号を最尤検出器している
だけであるが、この実施例ではバッファ２８と２値／３
値判定最尤検出器２３の組を増やして、並列に処理が行
われる。この結果、処理の速度が向上する。図１６は本
発明の第７の実施例における磁気ディスク装置１０−７
の構成を示すブロック回路図である。この実施例でも図
２と同じ構成部材には同じ符号を付してその説明を省略
する。この実施例ではプリコーダ１２の前段にスイッチ
ＳＷを介してダミービット挿入回路１１と同期語発生回
路１６が切り換え可能に接続されている点、およびダミ
ー同期回路２５内に同期語検出回路２５ａとカウンタ２
５ｂが設けられている点が、図２の磁気ディスク装置１
０と異なる。
【００３４】前述の実施例では、ギャップ信号からデー
タに切り替わるタイミングでダミービット同期を図って
いるが、この実施例では同期語発生回路１６によって同
期語を付加し、同期語を検出した同期信号でカウンタ２
５ｂをリセットしてダミービット同期が行われるように
なっている。この結果、タイミング信号のタイミングが
確実になる。
タに切り替わるタイミングでダミービット同期を図って
いるが、この実施例では同期語発生回路１６によって同
期語を付加し、同期語を検出した同期信号でカウンタ２
５ｂをリセットしてダミービット同期が行われるように
なっている。この結果、タイミング信号のタイミングが
確実になる。
【００３５】図１７は本発明の第８の実施例を示すもの
であり、図５で説明したパスメモリ部の２値／３値判定
部の別の構成を示すブロック回路図である。この実施例
では図５の回路に加えてシフトレジスタ３３を設けた点
が異なる。図５の実施例では、最尤検出器でパスメモリ
から逐次判定結果を出力しており、パスメモリの中には
ダミービットを判定した結果まで残っているが、この実
施例ではパスメモリから情報ビットのみレジスタ３３に
並列にロードしてダミービットの除去が行われている。
この結果、ダミービット除去回路を小さくでき、高速化
が図れる。
であり、図５で説明したパスメモリ部の２値／３値判定
部の別の構成を示すブロック回路図である。この実施例
では図５の回路に加えてシフトレジスタ３３を設けた点
が異なる。図５の実施例では、最尤検出器でパスメモリ
から逐次判定結果を出力しており、パスメモリの中には
ダミービットを判定した結果まで残っているが、この実
施例ではパスメモリから情報ビットのみレジスタ３３に
並列にロードしてダミービットの除去が行われている。
この結果、ダミービット除去回路を小さくでき、高速化
が図れる。
【００３６】図１８は本発明の第９の実施例の実施例を
示すものであり、磁気ディスク装置のダミー同期回路２
５の別の構成を示すブロック回路図である。この実施例
ではダミー同期回路２５が、メモリ２５１、相関器２５
２、比較器２５３、アドレスオフセット器２５４、ダミ
周期のアドレスカウンタ２５５、および加算器２５６か
ら構成されている。
示すものであり、磁気ディスク装置のダミー同期回路２
５の別の構成を示すブロック回路図である。この実施例
ではダミー同期回路２５が、メモリ２５１、相関器２５
２、比較器２５３、アドレスオフセット器２５４、ダミ
周期のアドレスカウンタ２５５、および加算器２５６か
ら構成されている。
【００３７】前述の実施例では、データ部の前でダミー
ビット同期を確立しているが、この実施例では、データ
部を蓄えるメモリ２５１と、ダミービットの間隔毎にメ
モリ２５１から符号列を読み出し、その相関を相関器２
５２を用いて調べ、相関が強いところでダミービット位
置を確定し、その後に最尤検出を行うようにしている。
なお、比較器２５３は雑音でダミー信号を０と判定する
恐れがあるので、閾値を入力しておき、ある相関以上な
らダミーが挿入されていると判断するものである。
ビット同期を確立しているが、この実施例では、データ
部を蓄えるメモリ２５１と、ダミービットの間隔毎にメ
モリ２５１から符号列を読み出し、その相関を相関器２
５２を用いて調べ、相関が強いところでダミービット位
置を確定し、その後に最尤検出を行うようにしている。
なお、比較器２５３は雑音でダミー信号を０と判定する
恐れがあるので、閾値を入力しておき、ある相関以上な
らダミーが挿入されていると判断するものである。
【００３８】図１９は本発明の第１０の実施例における
磁気ディスク装置１１０の再生側のの構成を示すブロッ
ク図であり、図２と同じ構成部材には同じ符号が付され
ている。この実施例では、クロック再生回路２６の後端
にアドレスカウンタ３４が設けられており、２値／３値
判定最尤検出器２３の内部には行列退避部２３ｇが設け
られている。また、２値／３値判定最尤検出器２３は制
御回路（ＣＰＵ）３５に接続されている。
磁気ディスク装置１１０の再生側のの構成を示すブロッ
ク図であり、図２と同じ構成部材には同じ符号が付され
ている。この実施例では、クロック再生回路２６の後端
にアドレスカウンタ３４が設けられており、２値／３値
判定最尤検出器２３の内部には行列退避部２３ｇが設け
られている。また、２値／３値判定最尤検出器２３は制
御回路（ＣＰＵ）３５に接続されている。
【００３９】前述の実施例では、ダミービット同期回路
２５や２値／３値判定最尤検出器２３をハードウエアで
行っているが、等化後の符号列を退避させる符号退避器
２３ｈを設けてメモリに書き込み、ＣＰＵ３５を用いて
ソフトウエアによって処理してもよい。図２０は本発明
の第１１の実施例における磁気ディスク装置１１１の再
生側の構成を示すブロック図であり、図２と同じ構成部
材には同じ符号が付されている。この実施例では磁気デ
ィスク装置１１１の再生側においてダミービットのみ判
定する２値判定回路３６とＡＮＤ回路３７と、０判定の
個数を数えるカウンタ３８が設けられている。ここでの
２値判定回路３６は、信号を０で折り返して１／４レベ
ルでスライスして復調する回路であり、最尤検出を用い
ない最も簡単な復調方法である。
２５や２値／３値判定最尤検出器２３をハードウエアで
行っているが、等化後の符号列を退避させる符号退避器
２３ｈを設けてメモリに書き込み、ＣＰＵ３５を用いて
ソフトウエアによって処理してもよい。図２０は本発明
の第１１の実施例における磁気ディスク装置１１１の再
生側の構成を示すブロック図であり、図２と同じ構成部
材には同じ符号が付されている。この実施例では磁気デ
ィスク装置１１１の再生側においてダミービットのみ判
定する２値判定回路３６とＡＮＤ回路３７と、０判定の
個数を数えるカウンタ３８が設けられている。ここでの
２値判定回路３６は、信号を０で折り返して１／４レベ
ルでスライスして復調する回路であり、最尤検出を用い
ない最も簡単な復調方法である。
【００４０】前述の実施例では、等化信号の誤り率を推
定していないが、この実施例ではダミービットのみ判定
する２値判定回路３６と０判定の個数を数えるカウンタ
３８により、等化後の誤り率が計測される。図２１は本
発明の第１２の実施例における磁気ディスク装置１１２
の再生側において誤り率の測定回路を付加した別の構成
を示すブロック回路図であり、図２０の実施例の構成か
らＡＮＤ回路３７を取り去り、カウンタ３８にイネーブ
ル端子を設けた点が異なる。
定していないが、この実施例ではダミービットのみ判定
する２値判定回路３６と０判定の個数を数えるカウンタ
３８により、等化後の誤り率が計測される。図２１は本
発明の第１２の実施例における磁気ディスク装置１１２
の再生側において誤り率の測定回路を付加した別の構成
を示すブロック回路図であり、図２０の実施例の構成か
らＡＮＤ回路３７を取り去り、カウンタ３８にイネーブ
ル端子を設けた点が異なる。
【００４１】図２０の実施例では、ダミービットのみ２
値判定回路３６を動作させているが、この実施例では２
値判定回路３６は常時動作させてあり、ダミービットの
位置で０判定の個数を数えるカウンタ３８をイネープル
にして、等化後の誤り率を計測しいる。図２２は本発明
の第１３の実施例を示すものであり、磁気ディスク装置
１１３の再生側のクロック再生回路２６の位相比較部の
構成を示すブロック回路図である。この実施例には、サ
ンプルホルダ、２値判定回路２６２、３値判定回路２６
３、２値判定回路２６２と３値判定回路２６３の出力を
ダミータイミング信号によって切り換えるセレクタ２６
４、２つの遅延回路２６５ａ，２６５ｂ、２つの掛け算
器２６６Ａ，２６６Ｂ、および加算器２６７とから構成
されている。
値判定回路３６を動作させているが、この実施例では２
値判定回路３６は常時動作させてあり、ダミービットの
位置で０判定の個数を数えるカウンタ３８をイネープル
にして、等化後の誤り率を計測しいる。図２２は本発明
の第１３の実施例を示すものであり、磁気ディスク装置
１１３の再生側のクロック再生回路２６の位相比較部の
構成を示すブロック回路図である。この実施例には、サ
ンプルホルダ、２値判定回路２６２、３値判定回路２６
３、２値判定回路２６２と３値判定回路２６３の出力を
ダミータイミング信号によって切り換えるセレクタ２６
４、２つの遅延回路２６５ａ，２６５ｂ、２つの掛け算
器２６６Ａ，２６６Ｂ、および加算器２６７とから構成
されている。
【００４２】前述の実施例では、クロック再生回路にKU
RT H. MUELLER 他による"Timing Recovery in Digital
Synchronous Data Receivers", IEEE, Trans., Communi
cation, VOL. COM-24, No 5, P.P. 516-531, MAY 1976
の論文で述べられた方式を用いているが、この実施例で
はデータ推定部に２値判定回路２６２を追加してダミー
ビットでは２値判定し、クロックの位相比較に用いる推
定値の誤り（位相誤差）を減らしている。
RT H. MUELLER 他による"Timing Recovery in Digital
Synchronous Data Receivers", IEEE, Trans., Communi
cation, VOL. COM-24, No 5, P.P. 516-531, MAY 1976
の論文で述べられた方式を用いているが、この実施例で
はデータ推定部に２値判定回路２６２を追加してダミー
ビットでは２値判定し、クロックの位相比較に用いる推
定値の誤り（位相誤差）を減らしている。
【００４３】図２３は本発明の第１４の実施例における
磁気ディスク装置１１４の２値／３値判定部の構成を示
すブロック図である。この実施例では、図１２で説明し
た第３の実施例の２値／３値判定最尤検出器２３，２３
Ａ，２３Ｂと、図２２で説明した第１３の実施例のクロ
ック再生回路２６とを組み合わせており、その際に、２
値／３値判定最尤検出器２３，２３Ａ，２３Ｂの比較器
４１とクロック再生回路２６の２値判定回路２６２と
を、１つの２値判定回路４１で兼用させたものである。
この結果、回路部品の数を減らすことができる。
磁気ディスク装置１１４の２値／３値判定部の構成を示
すブロック図である。この実施例では、図１２で説明し
た第３の実施例の２値／３値判定最尤検出器２３，２３
Ａ，２３Ｂと、図２２で説明した第１３の実施例のクロ
ック再生回路２６とを組み合わせており、その際に、２
値／３値判定最尤検出器２３，２３Ａ，２３Ｂの比較器
４１とクロック再生回路２６の２値判定回路２６２と
を、１つの２値判定回路４１で兼用させたものである。
この結果、回路部品の数を減らすことができる。
【００４４】図２４(a) は本発明の第１５の実施例にお
ける磁気ディスク装置１１５に等化誤差を測定する振幅
分布検出回路３９を付加した構成を示すブロック回路図
であり、図２４(b) は等化誤差の分布を示す図である。
この実施例では、試験時に図２４(b) のように分布する
振幅の分布を計る振幅分布検出回路３９を設け、ダミー
ビットの等化信号の振幅分布で等化誤差を推定するよう
にしている。
ける磁気ディスク装置１１５に等化誤差を測定する振幅
分布検出回路３９を付加した構成を示すブロック回路図
であり、図２４(b) は等化誤差の分布を示す図である。
この実施例では、試験時に図２４(b) のように分布する
振幅の分布を計る振幅分布検出回路３９を設け、ダミー
ビットの等化信号の振幅分布で等化誤差を推定するよう
にしている。
【００４５】なお、以上説明した実施例では、アナログ
のサンプルホールドを用いて処理しているが、Ａ／Ｄ変
換器を設け、ディジタル処理をしても良い。以上説明し
た様に、従来は８ビット情報を０連続制限のある９シン
ボルの符号にＲＯＭテーブルの参照あるいは複雑な演算
を行って生成していたが、本発明によればダミーを定期
的に挿入すれば良く 符号器、復号器の構成が簡単にな
る。また、従来は、最大４バイトにエラー伝播していた
のが、本発明によれば、ダミービット間隔のエラー伝播
に縮小される。
のサンプルホールドを用いて処理しているが、Ａ／Ｄ変
換器を設け、ディジタル処理をしても良い。以上説明し
た様に、従来は８ビット情報を０連続制限のある９シン
ボルの符号にＲＯＭテーブルの参照あるいは複雑な演算
を行って生成していたが、本発明によればダミーを定期
的に挿入すれば良く 符号器、復号器の構成が簡単にな
る。また、従来は、最大４バイトにエラー伝播していた
のが、本発明によれば、ダミービット間隔のエラー伝播
に縮小される。
【００４６】従って、前述のＥＣＣの訂正単位を従来の
バイトから更に小さくでき、ＥＣＣのフレーム効率を上
げることができる。また、従来は、０連続制限の冗長性
を活用できなかったが、ダミーでの誤判定確率を小さく
することで帯域拡大を考慮しても１．３２ｄＢの符号化
利得が期待できる。
バイトから更に小さくでき、ＥＣＣのフレーム効率を上
げることができる。また、従来は、０連続制限の冗長性
を活用できなかったが、ダミーでの誤判定確率を小さく
することで帯域拡大を考慮しても１．３２ｄＢの符号化
利得が期待できる。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
エラー伝播の縮小及び符号化利得向上を図ることがで
き、更には、最尤検出の並列処理によって最尤検出の高
速化が可能になり、容易に転送速度を上げることができ
るという効果がある。
エラー伝播の縮小及び符号化利得向上を図ることがで
き、更には、最尤検出の並列処理によって最尤検出の高
速化が可能になり、容易に転送速度を上げることができ
るという効果がある。
【図１】本発明の磁気記録再生装置の原理構成を示すブ
ロック構成図である。
ロック構成図である。
【図２】(a) は本発明の第１の実施例における磁気記録
再生装置の構成を示すブロック回路図、(b) は本発明の
第１の実施例の変形例の磁気記録再生装置の構成を示す
ブロック回路図である。
再生装置の構成を示すブロック回路図、(b) は本発明の
第１の実施例の変形例の磁気記録再生装置の構成を示す
ブロック回路図である。
【図３】(a) は図２のダミービット挿入回路の構成の一
例を示す図、(b) は図２(b) のプリコーダブロックの構
成の一例を示す図である。
例を示す図、(b) は図２(b) のプリコーダブロックの構
成の一例を示す図である。
【図４】図２の２値／３値判定最尤検出器の２値／３値
判定部の構成を示すブロック回路図である。
判定部の構成を示すブロック回路図である。
【図５】(a) は図２の２値／３値判定最尤検出器のパス
メモリ部の構成を示す図、(b)はパスの遷移を示すトレ
リス線図である。
メモリ部の構成を示す図、(b)はパスの遷移を示すトレ
リス線図である。
【図６】図２の磁気記録再生装置の各部の信号の流れを
説明する図である。
説明する図である。
【図７】(a) は偶数列に分けた場合の等化信号の例を示
す図、(b),(c) は２値／３値判定の最尤検出部の動作を
示す図である。
す図、(b),(c) は２値／３値判定の最尤検出部の動作を
示す図である。
【図８】(a) は等化後の符号列を説明する図、(b) は偶
数列と奇数列に分配後のそれぞれの符号列を示す図であ
る。
数列と奇数列に分配後のそれぞれの符号列を示す図であ
る。
【図９】(a) はバッファに分配した時の再生信号を説明
する図、(b) はダミーが挿入された再生信号におけるト
レリス線図である。
する図、(b) はダミーが挿入された再生信号におけるト
レリス線図である。
【図１０】(a),(b) はダミービットで判定された時のト
レリス線図である。
レリス線図である。
【図１１】本発明の第２の実施例における磁気記録再生
装置の構成を示すブロック回路図である。
装置の構成を示すブロック回路図である。
【図１２】本発明の第３の実施例における磁気記録再生
装置の２値／３値判定最尤検出器の構成を示すブロック
回路図である。
装置の２値／３値判定最尤検出器の構成を示すブロック
回路図である。
【図１３】本発明の第４の実施例における磁気記録再生
装置の構成を示すブロック回路図である。
装置の構成を示すブロック回路図である。
【図１４】本発明の第５の実施例における磁気記録再生
装置の２値／３値判定部の構成を説明する図である。
装置の２値／３値判定部の構成を説明する図である。
【図１５】本発明の第６の実施例における磁気記録再生
装置の２値／３値判定部の構成を示すブロック回路図で
ある。
装置の２値／３値判定部の構成を示すブロック回路図で
ある。
【図１６】本発明の第７の実施例における磁気記録再生
装置の構成を示すブロック回路図である。
装置の構成を示すブロック回路図である。
【図１７】本発明の第８の実施例における磁気記録再生
装置の２値／３値判定部の構成を示すブロック回路図で
ある。
装置の２値／３値判定部の構成を示すブロック回路図で
ある。
【図１８】本発明の第９の実施例における磁気記録再生
装置のダミー同期回路の構成を示すブロック回路図であ
る。
装置のダミー同期回路の構成を示すブロック回路図であ
る。
【図１９】本発明の第10の実施例における磁気記録再生
装置の２値／３値判定部の構成を示すブロック図であ
る。
装置の２値／３値判定部の構成を示すブロック図であ
る。
【図２０】本発明の第11の実施例における磁気記録再生
装置の再生側において誤り率の測定回路を付加した構成
を示すブロック回路図である。
装置の再生側において誤り率の測定回路を付加した構成
を示すブロック回路図である。
【図２１】本発明の第12の実施例における磁気記録再生
装置の再生側において誤り率の測定回路を付加した別の
構成を示すブロック回路図である。
装置の再生側において誤り率の測定回路を付加した別の
構成を示すブロック回路図である。
【図２２】本発明の第13の実施例における磁気記録再生
装置の再生側のクロック再生回路の位相比較部の構成を
示すブロック回路図である。
装置の再生側のクロック再生回路の位相比較部の構成を
示すブロック回路図である。
【図２３】本発明の第14の実施例における磁気記録再生
装置の２値／３値判定部の構成を示すブロック図であ
る。
装置の２値／３値判定部の構成を示すブロック図であ
る。
【図２４】(a) は本発明の第15の実施例における磁気記
録再生装置に等化誤差を測定する回路を付加した構成を
示すブロック回路図、(b) は等化誤差の分布を示す図で
ある。
録再生装置に等化誤差を測定する回路を付加した構成を
示すブロック回路図、(b) は等化誤差の分布を示す図で
ある。
【図２５】従来のパーシャルレスポンスクラス４方式の
磁気記録再生装置の構成を示すブロック回路図である。
磁気記録再生装置の構成を示すブロック回路図である。
１…データ書き込み手段 ２…ヘッド ３…磁気記録媒体 ４…再生信号の等化手段 ５…ダミービット挿入手段 ６…２値／３値判定最尤検出手段 ７…ダミービット除去手段 ８…ダミービット同期手段 １０…本発明の磁気記録再生装置 １１…ダミービット挿入回路 １２…プリコーダ １３…書き込みアンプ １４…ヘッド １５…スクランブラ １６…同期語発生回路 ２１…ヘッドアンプ ２２…等化器 ２３…２値／３値判定最尤検出器 ２４…ダミービット除去回路 ２５…ダミービット同期回路 ２５ａ…同期語検出回路 ２５ｂ…カウンタ ２６…クロック再生回路 ２７…ディスクランブラ ２８…バッファ ２９…バッファカウンタ ３０…最尤検出部 ３１…分配器 ３２…合成器 ３３…シフトレジスタ ３４…アドレスカウンタ ３５…ＣＰＵ ３６…２値判定回路 ３７…ＡＮＤ回路 ３８…カウンタ ３９…振幅分布検出回路 ４１…比較器（２値判定回路） ４２…サンプルホルダ ４３，４９，５２…セレクタ ４４…フリップフロップ ４５…加算器 ４６Ａ，４６Ｂ…比較器 ４７，４８…排他的論理和回路 ５１…ノルマル値設定器 ２３２…バッファ ２３３，２６２…２値判定回路 ２３４，２６３…３値判定回路 ２３５…ロジック回路 ２５１…メモリ ２５２…相関器
【手続補正書】
【提出日】平成６年７月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな符号化と最尤検出とを組み合わせを用いた磁気記録
再生装置では、最尤検出において逐次パスを検索してお
り、符号で０が連続している間は最尤なパスを特定でき
ないという問題点があった。また、最尤パスの特定をパ
スの結合点まで待たなければならないのでパス検索を途
中で打ち切ることができず、転送速度を上げることがで
きない問題点があった。更に、最尤検出でのエラーが１
ビットであっても８／９変換後には８ビット単位でエラ
ーが伝播するのでエラー伝播が大きく、強力なエラー訂
正コード〔ＥＣＣ（Error Correction Code)〕を付加し
なければならず、装置が複雑になっていた。
うな符号化と最尤検出とを組み合わせを用いた磁気記録
再生装置では、最尤検出において逐次パスを検索してお
り、符号で０が連続している間は最尤なパスを特定でき
ないという問題点があった。また、最尤パスの特定をパ
スの結合点まで待たなければならないのでパス検索を途
中で打ち切ることができず、転送速度を上げることがで
きない問題点があった。更に、最尤検出でのエラーが１
ビットであっても８／９変換後には８ビット単位でエラ
ーが伝播するのでエラー伝播が大きく、強力なエラー訂
正コード〔ＥＣＣ（Error Correction Code)〕を付加し
なければならず、装置が複雑になっていた。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】図２に示す磁気ディスク装置１０，１０′
では、書き込みデータにはダミービット挿入回路１１に
よってダミービットが書き込まれ、そのデータがプリコ
ーダ１２、書き込みアンプ１３を通じてヘッド１４から
ディスクＤに記録される。そして、再生時にはディスク
Ｄからヘッド１４によって読み出された信号は、ヘッド
アンプ２１で増幅され、等化器２２で等化された後に、
図２(a) の磁気ディスク装置１０ではシングル列のまま
２値／３値判定最尤検出器２３において最尤検出され、
図２(b) の磁気ディスク装置１０′では奇数列、偶数列
毎に２値／３値判定最尤検出器２３Ａ，２３Ｂにおいて
最尤検出され、検出データからダミービット除去回路２
４によってダミービットが除去されて読み出しデータが
得られる。
では、書き込みデータにはダミービット挿入回路１１に
よってダミービットが書き込まれ、そのデータがプリコ
ーダ１２、書き込みアンプ１３を通じてヘッド１４から
ディスクＤに記録される。そして、再生時にはディスク
Ｄからヘッド１４によって読み出された信号は、ヘッド
アンプ２１で増幅され、等化器２２で等化された後に、
図２(a) の磁気ディスク装置１０ではシングル列のまま
２値／３値判定最尤検出器２３において最尤検出され、
図２(b) の磁気ディスク装置１０′では奇数列、偶数列
毎に２値／３値判定最尤検出器２３Ａ，２３Ｂにおいて
最尤検出され、検出データからダミービット除去回路２
４によってダミービットが除去されて読み出しデータが
得られる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】このとき、等化器２２で等化された再生信
号はダミービット同期回路２５にも入力されている。こ
のダミービット同期回路２５はダミービットの位置に同
期するカウンタ（図示せず）を含んでおり、ここでは等
化後の再生信号におけるダミービットの位置に同期する
タイミング信号が生成される。このタイミング信号は、
２値／３値判定最尤検出器２３，２３Ａ，２３Ｂとダミ
ービット除去回路２４にそれぞれ入力され、２値／３値
判定最尤検出器２３，２３Ａ，２３Ｂでは２値／３値判
定制御信号として使用され、ダミービット除去回路２４
ではダミービットの除去タイミングとして使用される。
すなわち、２値／３値判定最尤検出器２３，２３Ａ，２
３Ｂでは、このタイミング信号によって２値と３値の閾
値レベルが切り換えられ、ダミービットの位置では２値
判定を行って無条件にパス結合があると見なしてパス検
索が行われ、それ以外の符号列では３値判定が行われて
最尤検出が行われる。また、ダミービット除去回路２４
ではこのタイミング信号がダミービットの除去タイミン
グとして使用される。
号はダミービット同期回路２５にも入力されている。こ
のダミービット同期回路２５はダミービットの位置に同
期するカウンタ（図示せず）を含んでおり、ここでは等
化後の再生信号におけるダミービットの位置に同期する
タイミング信号が生成される。このタイミング信号は、
２値／３値判定最尤検出器２３，２３Ａ，２３Ｂとダミ
ービット除去回路２４にそれぞれ入力され、２値／３値
判定最尤検出器２３，２３Ａ，２３Ｂでは２値／３値判
定制御信号として使用され、ダミービット除去回路２４
ではダミービットの除去タイミングとして使用される。
すなわち、２値／３値判定最尤検出器２３，２３Ａ，２
３Ｂでは、このタイミング信号によって２値と３値の閾
値レベルが切り換えられ、ダミービットの位置では２値
判定を行って無条件にパス結合があると見なしてパス検
索が行われ、それ以外の符号列では３値判定が行われて
最尤検出が行われる。また、ダミービット除去回路２４
ではこのタイミング信号がダミービットの除去タイミン
グとして使用される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】なお、２６はクロック再生回路、ＳＷ１，
ＳＷ２は最尤検出器２３Ａ，２３Ｂの切換スイッチであ
る。ダミービット挿入回路１１は、一定の長さの情報ビ
ットに対してダミーのビット"1" を挿入する符号器であ
り、例えば、図３(a) のように元のデータを格納する４
ビットのシフトレジスタ１１ａと、ダミービット"1" が
予め与えられた５ビットのシフトレジスタ１１ｂとから
構成される。このダミービット挿入回路１１では、例え
ば、データ列「１００１１０１１」が入力されると、４
ビットおきにダミービット"1" が挿入され、このダミー
ビット挿入回路１１から出力される符号列には、『１１
００１１１０１１』のように、４ビットおきにダミービ
ット"1" （下線を付した部分）が挿入されることにな
る。
ＳＷ２は最尤検出器２３Ａ，２３Ｂの切換スイッチであ
る。ダミービット挿入回路１１は、一定の長さの情報ビ
ットに対してダミーのビット"1" を挿入する符号器であ
り、例えば、図３(a) のように元のデータを格納する４
ビットのシフトレジスタ１１ａと、ダミービット"1" が
予め与えられた５ビットのシフトレジスタ１１ｂとから
構成される。このダミービット挿入回路１１では、例え
ば、データ列「１００１１０１１」が入力されると、４
ビットおきにダミービット"1" が挿入され、このダミー
ビット挿入回路１１から出力される符号列には、『１１
００１１１０１１』のように、４ビットおきにダミービ
ット"1" （下線を付した部分）が挿入されることにな
る。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】(1) Ｌ+ k 側にパス結合する場合 yk ＞ΔＬk-1 ＋1/4 ⇒ ΔＬk ＝ｙk −1/4 (2) パスの結合がない場合 ΔＬk-1 −1/4 ≦ｙk ≦ΔＬk-1 ＋1/4 (3) Ｌ- k 側にパス結合する場合 yk ＜ΔＬk-1 −1/4 ⇒ ΔＬk ＝ｙk ＋1/4 メトリックΔＬk-1 を最新のパス結合時の再生信号ｙP
で表すと、 ΔＬk-1 ＝ｙP − 1/4 またはｙP ＋ 1/4 となる。図４の最尤検出回路では、ｙP がサンプルホル
ダ４２で保持され、その補正値（±1/4 ）の符号がフリ
ップフロップ４４で保持される（“Ｈ”の時−、“Ｌ”
の時＋）。
で表すと、 ΔＬk-1 ＝ｙP − 1/4 またはｙP ＋ 1/4 となる。図４の最尤検出回路では、ｙP がサンプルホル
ダ４２で保持され、その補正値（±1/4 ）の符号がフリ
ップフロップ４４で保持される（“Ｈ”の時−、“Ｌ”
の時＋）。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】パス判定のしきい値は、フリップフロップ
４４が“Ｈ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ， ΔＬk-1 −1/4 ＝ｙP −1/2 であり、フリップフロップ４４が“Ｌ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ＋1/2 ， ΔＬk-1 −1/4 ＝ｙP となり、1/2,−1/2 レベルがフリップフロップ４４の出
力で切り替えられてサンプルホルダ４２の出力ｙP に加
算されてしきい値の一方が求められる。前述の条件(1)
と(3) のとき、書き込み信号でサンプルホルダ４２とフ
リップフロップ４４の値が更新される。
４４が“Ｈ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ， ΔＬk-1 −1/4 ＝ｙP −1/2 であり、フリップフロップ４４が“Ｌ”のとき、 ΔＬk-1 ＋1/4 ＝ｙP ＋1/2 ， ΔＬk-1 −1/4 ＝ｙP となり、1/2,−1/2 レベルがフリップフロップ４４の出
力で切り替えられてサンプルホルダ４２の出力ｙP に加
算されてしきい値の一方が求められる。前述の条件(1)
と(3) のとき、書き込み信号でサンプルホルダ４２とフ
リップフロップ４４の値が更新される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】また、図８(a) はパーシャル・レスポンス
における等化後の符号列〔４／５（０，４）と等価〕を
説明する図であり、図８(b) はパーシャル・レスポンス
・クラス４における偶数列と奇数列に分配後のそれぞれ
の符号列〔８／１０（０，４，４）と等価〕を示す図で
ある。更に、図９(a) はバッファに分配した時の再生信
号を説明する図であり、図９(b) はダミービットが挿入
された再生信号におけるトレリス線図を示している。こ
のトレリス線図から分かるように、ダミービットの位置
では無条件にパスの結合が行われ、情報ビットの位置で
は最尤判定が行われる。
における等化後の符号列〔４／５（０，４）と等価〕を
説明する図であり、図８(b) はパーシャル・レスポンス
・クラス４における偶数列と奇数列に分配後のそれぞれ
の符号列〔８／１０（０，４，４）と等価〕を示す図で
ある。更に、図９(a) はバッファに分配した時の再生信
号を説明する図であり、図９(b) はダミービットが挿入
された再生信号におけるトレリス線図を示している。こ
のトレリス線図から分かるように、ダミービットの位置
では無条件にパスの結合が行われ、情報ビットの位置で
は最尤判定が行われる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】ここで、２値／３値判定の最尤検出部の動
作を図９(b) のトレリス線図を用いて説明する。なお、
この図９(b) 中にからで示す符号は、ステップ番号
を示すものである。ステップ１では２値判定が行われ、
ｙ5k＜０であるので、Ｌ- 5k側にパス結合し、ｙ5kがサ
ンプルホルダ４２に保持され、“Ｌ”がフリップフロッ
プ４４にセットされる。
作を図９(b) のトレリス線図を用いて説明する。なお、
この図９(b) 中にからで示す符号は、ステップ番号
を示すものである。ステップ１では２値判定が行われ、
ｙ5k＜０であるので、Ｌ- 5k側にパス結合し、ｙ5kがサ
ンプルホルダ４２に保持され、“Ｌ”がフリップフロッ
プ４４にセットされる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】情報ビットにはダミービットを挿入してい
ないので符号の中にそのまま出力されることになり、再
生側の符号変換でビット誤りが伝播することはない。そ
して、ダミービット同期回路２５において再生信号のデ
ータ部が識別され、ダミービットの位置にカウンタが同
期される。再生信号は等化分配されて１─Ｄの符号列の
並びに変換される。符号列はダミービット"1" で仕切ら
れているので１−Ｄの干渉を受けない。
ないので符号の中にそのまま出力されることになり、再
生側の符号変換でビット誤りが伝播することはない。そ
して、ダミービット同期回路２５において再生信号のデ
ータ部が識別され、ダミービットの位置にカウンタが同
期される。再生信号は等化分配されて１─Ｄの符号列の
並びに変換される。符号列はダミービット"1" で仕切ら
れているので１−Ｄの干渉を受けない。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】従って、１─Ｄに等化分配された符号列は
独立に最尤検出することができる。また、ダミービット
"1" がパスの結合点になることを利用し、ダミービット
同期回路２５のカウンタから出力されるタイミングで最
尤検出が２値判定に切り換えられる。ダミービットの等
化分配後の信号はノルマル値（期待値、判定値）が−１
／２または＋１／２になるので、判定レベルが０の２値
判定を行うことで誤検出頻度が抑えられる。ダミービッ
ト"1" がパスの始点に当たる時はノルマル値（−１／２
または＋１／２）でパスメトリックが初期化される。
独立に最尤検出することができる。また、ダミービット
"1" がパスの結合点になることを利用し、ダミービット
同期回路２５のカウンタから出力されるタイミングで最
尤検出が２値判定に切り換えられる。ダミービットの等
化分配後の信号はノルマル値（期待値、判定値）が−１
／２または＋１／２になるので、判定レベルが０の２値
判定を行うことで誤検出頻度が抑えられる。ダミービッ
ト"1" がパスの始点に当たる時はノルマル値（−１／２
または＋１／２）でパスメトリックが初期化される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】他方、ダミービットがパスの終点に当たる
時は最尤な状態が検出され、それに結合したパスの経歴
がパスメモリから出力される。逐次処理では、ダミービ
ットの位置では前符号の最尤検出結果出力と次符号のパ
スメトリックの初期化が同時に行われる。ダミービット
"1" によってパスが結合するので、ダミービットで挟ま
れた情報ビット列に当たる符号列毎に最尤検出すること
ができる。従って、ダミービット同期回路２５の同期カ
ウンタからのタイミングでダミービットで挟まれた符号
列を抽出すれば並列に最尤検出ができ、最尤検出の高速
化を図ることができる。ダミービット除去回路２４で
は、最尤検出の出力からダミービットを削除するだけで
再生した情報ビットが得られるので、従来のように符号
変換でビット誤りが伝播することはない。次に、本発明
の別の実施例について説明する。
時は最尤な状態が検出され、それに結合したパスの経歴
がパスメモリから出力される。逐次処理では、ダミービ
ットの位置では前符号の最尤検出結果出力と次符号のパ
スメトリックの初期化が同時に行われる。ダミービット
"1" によってパスが結合するので、ダミービットで挟ま
れた情報ビット列に当たる符号列毎に最尤検出すること
ができる。従って、ダミービット同期回路２５の同期カ
ウンタからのタイミングでダミービットで挟まれた符号
列を抽出すれば並列に最尤検出ができ、最尤検出の高速
化を図ることができる。ダミービット除去回路２４で
は、最尤検出の出力からダミービットを削除するだけで
再生した情報ビットが得られるので、従来のように符号
変換でビット誤りが伝播することはない。次に、本発明
の別の実施例について説明する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】このように、パスメトリックをノルマル値
（期待値）で初期化すると、等化信号中に含まれる雑音
を除去することができる。図１３は本発明の第４の実施
例における磁気ディスク装置１０４の構成を示すブロッ
ク回路図であり、この図には磁気ディスクからの再生系
の構成のみが示されている。この実施例の磁気ディスク
装置１０４が図２の磁気ディスク装置１０と異なる点
は、等化器２２と２値／３値判定最尤検出器２３との間
に、ダミービットで挟まれた符号列を抽出するバッファ
２８が設けられている点と、ダミービット同期回路２５
と２値／３値判定最尤検出器２３との間に、バッファカ
ウンタ２９が設けられている点のみである。
（期待値）で初期化すると、等化信号中に含まれる雑音
を除去することができる。図１３は本発明の第４の実施
例における磁気ディスク装置１０４の構成を示すブロッ
ク回路図であり、この図には磁気ディスクからの再生系
の構成のみが示されている。この実施例の磁気ディスク
装置１０４が図２の磁気ディスク装置１０と異なる点
は、等化器２２と２値／３値判定最尤検出器２３との間
に、ダミービットで挟まれた符号列を抽出するバッファ
２８が設けられている点と、ダミービット同期回路２５
と２値／３値判定最尤検出器２３との間に、バッファカ
ウンタ２９が設けられている点のみである。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】前述の実施例では、最尤検出を逐次行って
いるが、この実施例では等化信号を１−Ｄのシンボル列
に分離する分配器と、ダミービットで挟まれた符号列を
抽出するバッファ２８により、バッファ２８に再生信号
を取り込み、バッファの初段の信号でパスを初期化して
検索を開始し、終段の信号で最尤検出での最尤パスを決
定する、即ち、並列処理で２値／３値判定を行うように
している。この結果、最尤検出を高速で行うことが可能
になる。
いるが、この実施例では等化信号を１−Ｄのシンボル列
に分離する分配器と、ダミービットで挟まれた符号列を
抽出するバッファ２８により、バッファ２８に再生信号
を取り込み、バッファの初段の信号でパスを初期化して
検索を開始し、終段の信号で最尤検出での最尤パスを決
定する、即ち、並列処理で２値／３値判定を行うように
している。この結果、最尤検出を高速で行うことが可能
になる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】前述の実施例では、２値／３値の判定を切
り替えて最尤検出を行っているが、この実施例では２値
判定、３値判定の回路が個別に用意されており、２値判
定、３値判定が一挙に検出される。この結果、最尤検出
を高速で行うことが可能になる。図１５は本発明の第６
の実施例を示すものであり、磁気ディスク装置における
２値／３値判定最尤検出器２３の構成を説明する図であ
る。この実施例では、図１３で説明したバッファ２８と
バッファカウンタ２９と２値／３値判定最尤検出器２３
を備えた最尤検出部３０が複数組設けられ、この複数組
の最尤検出部３０の前段に分配器３１が、後段に合成器
３２が設けられている。そして、分配器には等化信号と
ダミービット同期タイミングが入力され、合成器３２か
らは検出出力が出力される。
り替えて最尤検出を行っているが、この実施例では２値
判定、３値判定の回路が個別に用意されており、２値判
定、３値判定が一挙に検出される。この結果、最尤検出
を高速で行うことが可能になる。図１５は本発明の第６
の実施例を示すものであり、磁気ディスク装置における
２値／３値判定最尤検出器２３の構成を説明する図であ
る。この実施例では、図１３で説明したバッファ２８と
バッファカウンタ２９と２値／３値判定最尤検出器２３
を備えた最尤検出部３０が複数組設けられ、この複数組
の最尤検出部３０の前段に分配器３１が、後段に合成器
３２が設けられている。そして、分配器には等化信号と
ダミービット同期タイミングが入力され、合成器３２か
らは検出出力が出力される。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】図１３で説明した第４の実施例では、符号
列を抽出したバッファ２８の信号を最尤検出器している
だけであるが、この実施例ではバッファ２８と２値／３
値判定最尤検出器２３の組を増やして、並列に処理が行
われる。この結果、処理の速度が向上する。図１６は本
発明の第７の実施例における磁気ディスク装置１０−７
の構成を示すブロック回路図である。この実施例でも図
２と同じ構成部材には同じ符号を付してその説明を省略
する。この実施例ではプリコーダ１２の前段にスイッチ
ＳＷを介してダミービット挿入回路１１と同期語発生回
路１６が切り換え可能に接続されている点、およびダミ
ービット同期回路２５内に同期語検出回路２５ａとカウ
ンタ２５ｂが設けられている点が、図２の磁気ディスク
装置１０と異なる。
列を抽出したバッファ２８の信号を最尤検出器している
だけであるが、この実施例ではバッファ２８と２値／３
値判定最尤検出器２３の組を増やして、並列に処理が行
われる。この結果、処理の速度が向上する。図１６は本
発明の第７の実施例における磁気ディスク装置１０−７
の構成を示すブロック回路図である。この実施例でも図
２と同じ構成部材には同じ符号を付してその説明を省略
する。この実施例ではプリコーダ１２の前段にスイッチ
ＳＷを介してダミービット挿入回路１１と同期語発生回
路１６が切り換え可能に接続されている点、およびダミ
ービット同期回路２５内に同期語検出回路２５ａとカウ
ンタ２５ｂが設けられている点が、図２の磁気ディスク
装置１０と異なる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正内容】
【００３６】図１８は本発明の第９の実施例の実施例を
示すものであり、磁気ディスク装置のダミービット同期
回路２５の別の構成を示すブロック回路図である。この
実施例ではダミービット同期回路２５が、メモリ２５
１、相関器２５２、比較器２５３、アドレスオフセット
器２５４、ダミービット周期のアドレスカウンタ２５
５、および加算器２５６から構成されている。
示すものであり、磁気ディスク装置のダミービット同期
回路２５の別の構成を示すブロック回路図である。この
実施例ではダミービット同期回路２５が、メモリ２５
１、相関器２５２、比較器２５３、アドレスオフセット
器２５４、ダミービット周期のアドレスカウンタ２５
５、および加算器２５６から構成されている。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】前述の実施例では、データ部の前でダミー
ビット同期を確立しているが、この実施例では、データ
部を蓄えるメモリ２５１と、ダミービットの間隔毎にメ
モリ２５１から符号列を読み出し、その相関を相関器２
５２を用いて調べ、相関が強いところでダミービット位
置を確定し、その後に最尤検出を行うようにしている。
なお、比較器２５３は雑音でダミー信号を０と判定する
恐れがあるので、閾値を入力しておき、ある相関以上な
らダミービットが挿入されていると判断するものであ
る。
ビット同期を確立しているが、この実施例では、データ
部を蓄えるメモリ２５１と、ダミービットの間隔毎にメ
モリ２５１から符号列を読み出し、その相関を相関器２
５２を用いて調べ、相関が強いところでダミービット位
置を確定し、その後に最尤検出を行うようにしている。
なお、比較器２５３は雑音でダミー信号を０と判定する
恐れがあるので、閾値を入力しておき、ある相関以上な
らダミービットが挿入されていると判断するものであ
る。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】図１９は本発明の第１０の実施例における
磁気ディスク装置１１０の再生側のの構成を示すブロッ
ク図であり、図２と同じ構成部材には同じ符号が付され
ている。この実施例では、クロック再生回路２６の後端
にアドレスカウンタ３４が設けられており、２値／３値
判定最尤検出器２３の内部には符号列退避部２３ｇが設
けられている。また、２値／３値判定最尤検出器２３は
制御回路（ＣＰＵ）３５に接続されている。
磁気ディスク装置１１０の再生側のの構成を示すブロッ
ク図であり、図２と同じ構成部材には同じ符号が付され
ている。この実施例では、クロック再生回路２６の後端
にアドレスカウンタ３４が設けられており、２値／３値
判定最尤検出器２３の内部には符号列退避部２３ｇが設
けられている。また、２値／３値判定最尤検出器２３は
制御回路（ＣＰＵ）３５に接続されている。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】前述の実施例では、ダミービット同期回路
２５や２値／３値判定最尤検出器２３がハードウエアで
構成されて最尤検出が行われるが、この実施例では、等
化後の符号列を退避させる符号退避器２３ｇ（メモリ）
に書き込み、ＣＰＵ３５を用いてソフトウエアによって
最尤検出処理が行われる。図２０は本発明の第１１の実
施例における磁気ディスク装置１１１の再生側の構成を
示すブロック図であり、図２と同じ構成部材には同じ符
号が付されている。この実施例では磁気ディスク装置１
１１の再生側においてダミービットのみ判定する２値判
定回路３６とＡＮＤ回路３７と、０判定の個数を数える
カウンタ３８が設けられている。ここでの２値判定回路
３６は、信号を０で折り返して１／４レベルでスライス
して復調する回路であり、最尤検出を用いない最も簡単
な復調方法である。
２５や２値／３値判定最尤検出器２３がハードウエアで
構成されて最尤検出が行われるが、この実施例では、等
化後の符号列を退避させる符号退避器２３ｇ（メモリ）
に書き込み、ＣＰＵ３５を用いてソフトウエアによって
最尤検出処理が行われる。図２０は本発明の第１１の実
施例における磁気ディスク装置１１１の再生側の構成を
示すブロック図であり、図２と同じ構成部材には同じ符
号が付されている。この実施例では磁気ディスク装置１
１１の再生側においてダミービットのみ判定する２値判
定回路３６とＡＮＤ回路３７と、０判定の個数を数える
カウンタ３８が設けられている。ここでの２値判定回路
３６は、信号を０で折り返して１／４レベルでスライス
して復調する回路であり、最尤検出を用いない最も簡単
な復調方法である。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】図２０の実施例では、ダミービットのみ２
値判定回路３６を動作させているが、この実施例では２
値判定回路３６は常時動作させてあり、ダミービットの
位置で０判定の個数を数えるカウンタ３８をイネーブル
にして、等化後の誤り率を計測している。図２２は本発
明の第１３の実施例を示すものであり、磁気ディスク装
置１１３の再生側のクロック再生回路２６の位相比較部
の構成を示すブロック回路図である。この実施例には、
サンプルホルダ２６１、２値判定回路２６２、３値判定
回路２６３、２値判定回路２６２と３値判定回路２６３
の出力をダミータイミング信号によって切り換えるセレ
クタ２６４、２つの遅延回路２６５Ａ，２６５Ｂ、２つ
の掛け算器２６６Ａ，２６６Ｂ、および加算器２６７と
から構成されている。
値判定回路３６を動作させているが、この実施例では２
値判定回路３６は常時動作させてあり、ダミービットの
位置で０判定の個数を数えるカウンタ３８をイネーブル
にして、等化後の誤り率を計測している。図２２は本発
明の第１３の実施例を示すものであり、磁気ディスク装
置１１３の再生側のクロック再生回路２６の位相比較部
の構成を示すブロック回路図である。この実施例には、
サンプルホルダ２６１、２値判定回路２６２、３値判定
回路２６３、２値判定回路２６２と３値判定回路２６３
の出力をダミータイミング信号によって切り換えるセレ
クタ２６４、２つの遅延回路２６５Ａ，２６５Ｂ、２つ
の掛け算器２６６Ａ，２６６Ｂ、および加算器２６７と
から構成されている。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】なお、以上説明した実施例では、アナログ
のサンプルホールドを用いて処理しているが、Ａ／Ｄ変
換器を設け、ディジタル処理をしても良い。以上説明し
た様に、従来は８ビット情報を０連続制限のある９シン
ボルの符号にＲＯＭテーブルの参照あるいは複雑な演算
を行って生成していたが、本発明によればダミービット
を定期的に挿入すれば良く 符号器、復号器の構成が簡
単になる。また、従来は、最大４バイトにエラー伝播し
ていたのが、本発明によれば、ダミービット間隔のエラ
ー伝播に縮小される。
のサンプルホールドを用いて処理しているが、Ａ／Ｄ変
換器を設け、ディジタル処理をしても良い。以上説明し
た様に、従来は８ビット情報を０連続制限のある９シン
ボルの符号にＲＯＭテーブルの参照あるいは複雑な演算
を行って生成していたが、本発明によればダミービット
を定期的に挿入すれば良く 符号器、復号器の構成が簡
単になる。また、従来は、最大４バイトにエラー伝播し
ていたのが、本発明によれば、ダミービット間隔のエラ
ー伝播に縮小される。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】従って、前述のＥＣＣの訂正単位を従来の
バイトから更に小さくでき、ＥＣＣのフレーム効率を上
げることができる。また、従来は、０連続制限の冗長性
を活用できなかったが、ダミービットでの誤判定確率を
小さくすることで帯域拡大を考慮しても１．３２ｄＢの
符号化利得が期待できる。
バイトから更に小さくでき、ＥＣＣのフレーム効率を上
げることができる。また、従来は、０連続制限の冗長性
を活用できなかったが、ダミービットでの誤判定確率を
小さくすることで帯域拡大を考慮しても１．３２ｄＢの
符号化利得が期待できる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】図１８
【補正方法】変更
【補正内容】
【図１８】本発明の第９の実施例における磁気記録再生
装置のダミービット同期回路の構成を示すブロック回路
図である。
装置のダミービット同期回路の構成を示すブロック回路
図である。
Claims (18)
- 【請求項１】 データをデータ書き込み手段(1) とヘッ
ド(2) によって磁気記録媒体(3) に書き込み、再生時に
前記磁気記録媒体(3) からヘッド(2) を介して読み出さ
れた再生信号を、再生信号の等化手段(4) を用いて等化
し、等化後の再生信号に対して最尤検出を行って読み出
しデータを復調する磁気記録再生装置において、 前記データ書き込み手段(1) の前段に設けられ、書き込
みデータのデータ列に定期的にダミービットとして
“１”を挿入するダミービット挿入手段(5) と、 前記再生信号の等化手段(4) の後段に設けられ、外部か
らのタイミング信号により閾値レベルを切り換えて、等
化後の再生信号中のダミービットの位置では２値判定を
行って無条件にパス結合があると見なしてパス検索し、
それ以外の符号列では３値判定を行って最尤検出する２
値／３値判定最尤検出手段(6) と、 外部から入力されるタイミング信号に応じて、前記２値
／３値判定最尤検出手段(6) の出力信号からダミービッ
トを除去するダミービット除去手段(7) と、 前記再生信号の等化手段(4) の後段に設けられ、等化後
の再生信号におけるダミービットの位置に同期するタイ
ミング信号を生成し、このタイミング信号を前記２値／
３値判定最尤検出手段(6) と前記ダミービット除去手段
(7) にそれぞれ出力するダミービット同期手段(8) と、 前記等化後の再生信号からクロック信号を再生するクロ
ック再生手段(9) と、を設けたことを特徴とする磁気記
録再生装置。 - 【請求項２】 請求項１に記載の磁気記録再生装置であ
って、 データの書き込み側にデータ部のスクランブラ(15)を設
けると共に、再生側には最尤検出から出力されるデータ
列からダミーを除去する前記ダミービット除去手段(7)
の後段に、前記スクランブラ(15)と同じキーのディスク
ランブラ(27)を設けたもの。 - 【請求項３】 請求項１に記載の磁気記録再生装置であ
って、 前記２値／３値判定最尤検出手段(6) に再生信号とノル
マル値を切り換える切換回路(51)を設け、ダミービット
の位置ではメトリックをノルマル値で初期化するもの。 - 【請求項４】 請求項１に記載の磁気記録再生装置であ
って、 前記２値／３値判定最尤検出手段(6) に、ダミービット
から次のダミービットまでの信号列を抽出するバッファ
(28)を設け、このバッファ(28)の初段の信号で最尤検出
でのパスを初期化して検索を始め、終段の信号で最尤検
出での最尤パスを決定するもの。 - 【請求項５】 請求項４に記載の磁気記録再生装置であ
って、 前記２値／３値判定最尤検出手段(6) に、ダミービット
を判定する２個の２値判定回路(233) と、ダミービット
で囲まれた符号列と同数の３値判定回路(234)を設け、
ダミービットとこのダミービットで挟まれた符号列を同
時に判定するもの。 - 【請求項６】 請求項４に記載の磁気記録再生装置であ
って、 前記バッファ(28)を備えた２値／３値判定最尤検出手段
(6) を複数個設け、これらの２値／３値判定最尤検出手
段(6) の前段に、ダミービットで挟まれた符号列を抽出
して各バッファ(28)に分配する分配器(31)を設けると共
に、前記各２値／３値判定最尤検出手段(6) の後段に合
成器(32)を設け、並列に最尤検出を行うもの。 - 【請求項７】 請求項１に記載の磁気記録再生装置であ
って、 同期信号を書き込む同期語発生回路(16)を、切換スイッ
チ(SW)を介して前記ダミービット挿入回路(11)に並列に
設けると共に、同期信号を検出する同期語検出回路(25
a) を前記ダミー同期回路(25)に設け、検出した同期信
号でダミービット同期用のカウンタ(25b) をリセットす
るもの。 - 【請求項８】 請求項１に記載の磁気記録再生装置であ
って、 前記２値／３値判定最尤検出手段(6) のパスメモリ部
に、情報ビット長のレジスタ(33)を設け、前記パスメモ
リ部から並列に判定結果をロードするもの。 - 【請求項９】 請求項１に記載の磁気記録再生装置であ
って、 前記２値／３値判定最尤検出手段(6) に、等化分配した
信号を格納するメモリ(251) と、ダミービットの間隔毎
にこのメモリ(251) から読み出したデータの相関を調べ
る相関器(252) を設け、最も相関の大きいアドレスでダ
ミービットの位置を同期させるもの。 - 【請求項１０】 請求項１に記載の磁気記録再生装置で
あって、 前記２値／３値判定最尤検出手段(6) に、等化信号を一
旦格納するメモリと、制御回路(35)を設け、ダミービッ
ト位置の同期、２値／３値判定の最尤検出をソフトウエ
アで処理するもの。 - 【請求項１１】 請求項１に記載の磁気記録再生装置で
あって、 前記２値／３値判定最尤検出手段(6) に、ダミービット
のみ判定する２値判定回路(36)と０判定の個数を数える
カウンタ(38)を設け、等化後の誤り率を計測するもの。 - 【請求項１２】 請求項１１に記載の磁気記録再生装置
であって、 前記２値／３値判定最尤検出手段(6) にある２値判定回
路(36)は常時動作させると共に、前記カウンタ(38)には
前記ダミービット同期手段(8) からのタイミング信号に
よってイネーブルとなる端子を設け、ダミービットの位
置だけで０判定の個数を数えるようにしたもの。 - 【請求項１３】 請求項１に記載の磁気記録再生装置で
あって、 サンプリングした等化信号で位相同期を行う前記クロッ
ク再生手段(9) に、サンプリング信号を２値判定する２
値判定回路(262) を設けると共に、ダミービット位置で
はこの２値判定回路(262) の出力を選択するセレクタ(2
64) を設けたもの。 - 【請求項１４】 請求項３及び１３に記載の磁気記録再
生装置であって、 前記２値判定回路(262) が前記２値／３値判定最尤検出
手段(6) に設けられた２値判定回路と兼用に設けられて
いるもの。 - 【請求項１５】 請求項１に記載の磁気記録再生装置で
あって、 前記再生信号の等化手段(4) の後段に、等化信号の振幅
の分布を計る振幅分布検出回路(39)を設け、ダミービッ
トの等化信号の振幅分布で等化誤差を推測するもの。 - 【請求項１６】 請求項１に記載の磁気記録再生装置で
あって、 前記再生信号の等化手段(4) の後段に、アナログ信号を
ディジタル信号に変換するＡ／Ｄ変換器を設け、サンプ
リング後の処理をディジタル信号により行うもの。を設
けたことを特徴とする磁気記録再生装置。 - 【請求項１７】 請求項１から１６の何れか１項に記載
の磁気ディスク装置であって、 前記２値／３値判定最尤検出手段(6) がパーシャル・レ
スポンスと組み合わされているもの。 - 【請求項１８】 請求項１から１６の何れか１項に記載
の磁気ディスク装置であって、 前記２値／３値判定最尤検出手段(6) がパーシャル・レ
スポンス・クラス４と組み合わされているもの。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255684A JP2780612B2 (ja) | 1993-10-13 | 1993-10-13 | 磁気記録再生装置 |
| KR1019940015707A KR0161710B1 (ko) | 1993-10-13 | 1994-06-30 | 최우검출법을 사용하여 독출데이타를 복조하는 자기디스크장치 |
| KR2019940016704U KR0119458Y1 (ko) | 1993-10-13 | 1994-07-06 | 활자의 고정 및 정렬수단이 구비된 고무인장용 조판대 |
| US08/691,428 US5774286A (en) | 1993-10-13 | 1996-08-02 | Magnetic disk drive in which read data is demodulated using maximum likelihood detection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255684A JP2780612B2 (ja) | 1993-10-13 | 1993-10-13 | 磁気記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07111047A true JPH07111047A (ja) | 1995-04-25 |
| JP2780612B2 JP2780612B2 (ja) | 1998-07-30 |
Family
ID=17282193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5255684A Expired - Lifetime JP2780612B2 (ja) | 1993-10-13 | 1993-10-13 | 磁気記録再生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5774286A (ja) |
| JP (1) | JP2780612B2 (ja) |
| KR (2) | KR0161710B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029486A3 (en) * | 1996-02-09 | 1997-10-23 | Overland Data Inc | Encoder for digital data storage |
| US5712863A (en) * | 1996-02-09 | 1998-01-27 | Overland Data Inc | Randomizing encoder for digital data storage |
| US5815514A (en) * | 1996-02-09 | 1998-09-29 | Overland Data, Inc. | Variable rate bit inserter for digital data storage |
| US5931968A (en) * | 1996-02-09 | 1999-08-03 | Overland Data, Inc. | Digital data recording channel |
| US6167550A (en) * | 1996-02-09 | 2000-12-26 | Overland Data, Inc. | Write format for digital data storage |
| US6543024B2 (en) | 1996-02-09 | 2003-04-01 | Overland Storage, Inc. | Write format for digital data storage |
| US6597526B1 (en) | 1998-08-14 | 2003-07-22 | Overland Storage, Inc. | Magnetic tape drive apparatus including a variable rate encoder |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825824A (en) * | 1995-10-05 | 1998-10-20 | Silicon Image, Inc. | DC-balanced and transition-controlled encoding method and apparatus |
| US5933463A (en) * | 1995-12-22 | 1999-08-03 | Texas Instruments Incorporated | Method and circuit for calculating metrics for an analog viterbi detector |
| US5961658A (en) * | 1997-05-23 | 1999-10-05 | Cirrus Logic, Inc. | PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel |
| US6275967B1 (en) * | 1997-10-22 | 2001-08-14 | Texas Instruments Incorporated | Optical disk drive using y0+y1 signal detection |
| US6153997A (en) * | 1998-01-13 | 2000-11-28 | Hitachi, Ltd. | Disk apparatus and method of controlling disk apparatus |
| US6052248A (en) * | 1998-01-30 | 2000-04-18 | Cirrus Logic, Inc. | Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel |
| US6185173B1 (en) | 1998-07-31 | 2001-02-06 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome |
| US6185175B1 (en) | 1998-12-02 | 2001-02-06 | Cirrus Logic, Inc. | Sampled amplitude read channel employing noise whitening in a remod/demod sequence detector |
| US6513141B1 (en) * | 1999-05-07 | 2003-01-28 | Cirrus Logic Inc. | Sampled amplitude read channel employing a trellis sequence detector and a post processor for generating error metrics used to correct errors made by the trellis sequence detector |
| JP2001332035A (ja) * | 2000-05-19 | 2001-11-30 | Hitachi Ltd | データ同期信号検出装置、及びこれを用いた信号処理装置、並びにこれらを備えた情報記録再生装置、並びにデータ同期信号検出方法とこの方法に使用される情報記録媒体 |
| US7397398B2 (en) * | 2006-05-09 | 2008-07-08 | Seagate Technology Llc | Modulation bit added to worst case codeword |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161719A (en) * | 1977-10-04 | 1979-07-17 | Ncr Corporation | System for controlling synchronization in a digital communication system |
| JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
| CA1186763A (en) * | 1981-04-20 | 1985-05-07 | Masami Kato | Consecutive identical digit suppression system in a digital communication system |
| US4504872A (en) * | 1983-02-08 | 1985-03-12 | Ampex Corporation | Digital maximum likelihood detector for class IV partial response |
| JPS6490621A (en) * | 1987-09-30 | 1989-04-07 | Nec Corp | Decoder |
| DE3923165A1 (de) * | 1988-07-15 | 1990-01-18 | Hitachi Ltd | Magnetplattenvorrichtung |
-
1993
- 1993-10-13 JP JP5255684A patent/JP2780612B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-30 KR KR1019940015707A patent/KR0161710B1/ko not_active IP Right Cessation
- 1994-07-06 KR KR2019940016704U patent/KR0119458Y1/ko not_active IP Right Cessation
-
1996
- 1996-08-02 US US08/691,428 patent/US5774286A/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029486A3 (en) * | 1996-02-09 | 1997-10-23 | Overland Data Inc | Encoder for digital data storage |
| US5712863A (en) * | 1996-02-09 | 1998-01-27 | Overland Data Inc | Randomizing encoder for digital data storage |
| US5815514A (en) * | 1996-02-09 | 1998-09-29 | Overland Data, Inc. | Variable rate bit inserter for digital data storage |
| US5931968A (en) * | 1996-02-09 | 1999-08-03 | Overland Data, Inc. | Digital data recording channel |
| US6167550A (en) * | 1996-02-09 | 2000-12-26 | Overland Data, Inc. | Write format for digital data storage |
| US6260171B1 (en) | 1996-02-09 | 2001-07-10 | Overland Data, Inc. | Digital data recording channel |
| US6363512B2 (en) | 1996-02-09 | 2002-03-26 | Overland Data, Inc. | Digital data recording channel |
| EP1256951A1 (en) * | 1996-02-09 | 2002-11-13 | Overland Data, Inc. | Encoder for digital data storage |
| US6513139B2 (en) | 1996-02-09 | 2003-01-28 | Overland Storage, Inc. | Digital data recording channel |
| US6543024B2 (en) | 1996-02-09 | 2003-04-01 | Overland Storage, Inc. | Write format for digital data storage |
| US6597526B1 (en) | 1998-08-14 | 2003-07-22 | Overland Storage, Inc. | Magnetic tape drive apparatus including a variable rate encoder |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0119458Y1 (ko) | 1998-07-01 |
| KR0161710B1 (ko) | 1998-12-15 |
| US5774286A (en) | 1998-06-30 |
| KR960000805U (ko) | 1996-01-17 |
| JP2780612B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780612B2 (ja) | 磁気記録再生装置 | |
| US4504872A (en) | Digital maximum likelihood detector for class IV partial response | |
| US6791777B2 (en) | Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method | |
| JP3428327B2 (ja) | データ同期信号検出装置 | |
| US7039141B2 (en) | Data synchronization detection device, information recording device, information reproduction device, information recording format, signal processing device, information recording and reproducing device, and information recording medium | |
| US6324225B1 (en) | Timing recovery for data sampling of a detector | |
| JPH05206872A (ja) | 出力信号復号方法および装置 | |
| JP4029498B2 (ja) | ビタビ検出方法並びにビタビ検出装置 | |
| US6850573B1 (en) | Coding apparatus and method, decoding apparatus and method, and recording medium | |
| JP4115690B2 (ja) | データ記録装置 | |
| US6532337B1 (en) | Digital-signal playback apparatus | |
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| JPH11177433A (ja) | 復調装置および方法、並びに提供媒体 | |
| JP4131050B2 (ja) | データ伝送方法 | |
| JPH06187737A (ja) | 情報記録再生装置 | |
| JP3956401B2 (ja) | ディジタル情報記録再生同期装置 | |
| JP2002025201A (ja) | 記録再生装置 | |
| JPH05227043A (ja) | デジタル信号識別方法およびデジタル信号識別回路 | |
| KR0148176B1 (ko) | 디지탈재생시스템의 데이타처리방법 및 장치 | |
| EP1118194B1 (en) | Sequence estimation for partial response channels | |
| JPH05314676A (ja) | データ再生装置 | |
| JP2001332033A (ja) | 位相比較器およびこれを用いる同期信号生成回路 | |
| JPH07105632A (ja) | 同期信号検出方式および回路 | |
| JPH06349207A (ja) | 情報再生装置 | |
| JPH0973725A (ja) | 情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |