JPH05227043A

JPH05227043A - デジタル信号識別方法およびデジタル信号識別回路

Info

Publication number: JPH05227043A
Application number: JP4025101A
Authority: JP
Inventors: Masuo Umemoto; 益雄梅本; Yoshizumi Eto; 良純江藤; Hirotake Ishii; 裕丈石井; Hidehiko Sawamura; 秀彦沢村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-02-12
Filing date: 1992-02-12
Publication date: 1993-09-03

Abstract

(57)【要約】【目的】小規模の回路で、より正確にデジタル信号を識
別する。【構成】磁気テ−プは変調された２値デジタル信号を記
録する。デジタルＡ／Ｄ変換器は、ヘッド、再生等化回
路を介して、磁気テ−プより読みだした再生信号のデジ
タル復号値と当該値の確からしさを、その信号レベルに
応じて求め仮識別値として出力する。仮識別修正回路
は、仮識別値列内に、確からしさが低く変調則を満たさ
ない復号値があれば、これを修正する。【効果】小規模の回路で変調規則と再生ビット値の信頼
性を考慮した識別を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、変調して記録もしくは
伝送されたディジタル信号を復調する際に、変調された
デジタル信号の各ビットの値を識別するデジタル信号識
別方法に関するものである。

【０００２】

【従来の技術】一般に、ディジタル信号の記録や伝送
は、デジタル信号を、記録媒体や伝送線路に適した変調
方式で変調した後に行なわれる。

【０００３】このような変調方式としては、最少反転信
号間隔がディジタル信号転送間隔の２倍である１−７符
号や、２−７符号や、特開昭６３−２６１５７６号公報
記載の８−１２符号等が知られている。また、この他、
デジタルオ−ディオテ−プの記録に用いられている８−
１０符号や、ＭＦＭ符号や、いわゆるＤ２方式のデジタ
ルビデオテ−プの記録に用いられているＭ²ＦＭ符号等
が知られている。

【０００４】さて、従来のデジタル信号復調装置では、
２レベル識別回路で、変調されたデジタル信号の大きさ
が、２レベルの内のどちらのレベルに属するかをビット
周期毎に識別することにより、デジタル信号を識別して
いた。

【０００５】一方、近年、テレビジョン学会年次大会
（１９９１年７月）６ー６山本他”１，７符号に対す
るビタビ復号の誤り率特性”に記載されているように、
再生等化方式と変調方式に応じて導入した複数個の”状
態”の確からしさによって、変調されたデジタル信号を
識別するビタビ復号方式が提案されている。

【０００６】

【解決しようとする課題】従来の２レベル識別によって
デジタル信号を認識する技術によれば、記録や伝送によ
ってデジタル信号が劣化した場合、デジタル信号を誤っ
て識別してしまうという問題がある。

【０００７】一方、前記ビタビ復号方式によれば、通
常、”状態”の確からしさを求めるために、導入した複
数個の”状態”を１０サンプル以上にわたって演算する
必要がある。このため、前記ビタビ復号方式を実現する
ためには、高速かつ、大規模な回路が必要となるという
問題が生じる。また、磁気テープから再生したデジタル
信号を識別する場合、テープの傷やゴミによる再生信号
の欠落によって、当該欠落についてのサンプルを用いる
演算全体に誤りが波及するという問題もある．そこで、
本発明は、小規模の回路で、より正確にデジタル信号を
識別することのできるデジタル信号識別方法を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】前記目的達成のために、
本発明は、デジタル信号の各ビットの値を識別するデジ
タル信号識別方法であって、デジタル信号の状態に応じ
て、各ビットの値と当該値の確度を求める仮識別ステッ
プと、仮識別ステップで求めた各ビットの値の誤りを修
正するステップであって、確度が低いものを、確度の高
いものより高い優先度で修正の対象とする最終識別ステ
ップとを有することを特徴とするディジタル信号識別方
法を提供する。ここで、本明細書中において、「確度」
とは、求めたビットの値の確からしさ、変調直後の当該
ビットの値と一致しているか否についての信頼性をい
う。

【０００９】また、本発明は、前記目的達成のために、
デジタルデータを所定の変調方式に従って変調した信号
であるデジタル信号の各ビットの値を識別するデジタル
信号識別方法であって、デジタル信号の状態に応じて、
各ビットの値と当該値の確度を求める仮識別ステップ
と、仮識別ステップで求めた各ビットの値のうち、確度
が低くかつ前記変調方式の変調則を満たさない値を修正
する最終識別ステップとを有することを特徴とするディ
ジタル信号識別方法を提供する。

【００１０】また、本発明は、前記ディジタル信号識別
方法を実現する回路の一つとして、デジタル信号の状態
に応じて、各ビットの値と当該値の確度を求める仮識別
回路と、仮識別回路で求めた各ビットの値のうち、確度
が低くかつ前記変調方式の変調則を満たさない値を修正
する最終識別回路とを有することを特徴とするディジタ
ル信号識別回路を提供する。

【００１１】

【作用】本発明に係るデジタル信号の状態に応じて、各
ビットの値と当該値の確度を求め、確度の低いビットを
確度の高いビットより高い優先度で修正の対象として、
各ビットの値を修正する。すなわち、たとえば、確度が
低くかつ所定の変調方式の変調則を満たさない値のみを
修正するようにする。このようにすることにより、ビッ
トの確度と変調方式への整合性を考慮した正確な識別を
行うことができる。

【００１２】このような識別処理は、たとえば、デジタ
ル信号の状態に応じて、各ビットの値と当該値の確度を
求める仮識別回路と、仮識別回路で求めた各ビットの値
のうち、確度が低くかつ前記変調方式の変調則を満たさ
ない値を修正する最終識別回路により実現できる。ま
た、より具体的な一実施態様によれば、仮識別回路は２
ビット以上の分解能を有するＡ／Ｄ変換器により、最終
識別回路はメモリと、その周辺回路により実現できるの
で、回路規模はさほど大きくなることはない。

【００１３】

【実施例】以下、本発明に係るデジタル信号識別方法の
実施例を説明する。

【００１４】本発明に係るデジタル信号識別方法は、種
々の変調方式により変調されたデジタル信号の識別に適
用することができるが、本実施例では、一例として８ー
１２符号で変調されたデジタル信号を識別する場合につ
いて説明する。

【００１５】また、本実施例では、本デジタル信号識別
方法を、デジタルビデオレコ−ダ等のように、磁気テー
プを記録媒体として用いる記録再生装置へ適用する場合
を例にとり説明する。

【００１６】まず、図１に、本実施例に係るデジタル信
号識別回路の構成を示す。

【００１７】図中１は磁気ヘッド、２は再生信号増幅
器、３は再生等化回路、４はＡ／Ｄ変換器、５は仮識別
修正回路、６はフェーズロックループ回路（以下、「Ｐ
ＬＬ」と記す）である。

【００１８】磁気ヘッド１は、磁気テープ（図示せず）
から信号を再生する。磁気テ−プは、２値のデジタル信
号を８ー１２符号則で変調した信号を記憶している。再
生信号増幅器２は、磁気ヘッド１が再生した信号を増幅
する。再生等化回路３は、増幅された信号の、振幅周波
数特性、位相周波数特性を補償し、再生信号を、記録信
号に近いほぼ２値の信号に再生等化する。Ａ／Ｄ変換器
４は、再生等価回路３によって、ほぼ２値信号に再生等
化された信号を２ビットもデータに変換することによ
り、デジタル信号を仮識別する。

【００１９】ここで、図２に、Ａ／Ｄ変換器４における
再生信号のデジタル変換のようすを示す。

【００２０】図２は、再生等化した信号の波形とＡ／Ｄ
変換器４の変換値の関係を示している。図中水平方向は
時間、垂直方向は信号レベルの大きさを示している。

【００２１】さて図示するように、Ａ／Ｄ変換器４は、
再生信号を００〜１１の４レベルでデジタル変換し、１
サンプルあたり２ビットの情報に変換する。

【００２２】ところで、Ａ／Ｄ変換器４が変換する信号
は、再生等化された信号であるため、本来は記録信号と
同じく２値のレベル信号となる。すなわち、再生等化信
号は、本来、図２中１１で示したレベルもしくは００で
示したレベルの２つのレベルのみを有する信号となる。
Ａ／Ｄ変換器４は、この１１で示したレベルを１１に、
００で示したレベルを００に変換する。

【００２３】しかし、再生等化された信号には、雑音
や、磁気ヘッド１の磁気テ−プへの接触状況等による特
性劣化に起因する等化不足によって、本来の２つのレベ
ル以外のレベル（図２中、１０レベルおよび０１レベ
ル）、すなわち、Ａ／Ｄ変換器４によって、１０もしく
は０１に変換されるレベルが表れる。

【００２４】ここで、１０レベルは本来１１レベルであ
ったであろうと推定でき、０１レベルは本来レベルであ
ったろうと推定できる。そこで、以下の説明では、Ａ／
Ｄ変換器４の出力情報のうち、１１は１と、００は０
と、１０は確度の低い１として１＊と、０１は確度の低
い０として０＊と表す。また、このＡ／Ｄ変換器の変換
結果が、再生信号の仮識別値である。確度とは、その値
の確からしさ、言い替えるならばその値の信頼性をい
う。

【００２５】さて、仮識別修正回路５は、Ａ／Ｄ変換器
４の仮識別値より再生信号の最終識別を行う。いま、図
３に示すように、仮識別値が順次得られた場合を考え
る。仮識別修正回路５は、各仮識別値毎に、前後の仮識
別値を参照しながら最終識別を行う。すなわち、図３に
示した例において、図３右より、０、１、１と確度の高
い仮識別値は、そのまま０、１、１と最終識別するが、
その次の０＊についてみると、この０＊は確度が低く、
かつ、この０＊を含むデータ列は、最少反転信号間隔が
ディジタル信号転送間隔の２倍であるという８−１２の
変調則が満たされていない。そこで、前後を確度の高い
仮識別値１に挟まれていることを考えれば、本来１であ
った信号が雑音などによって０＊になったと考えられ
る。したがい、仮識別修正回路５は、この仮識別値０＊
を修正し、値１を最終識別値として出力する。以下同様
に確仮識別値について最終識別値を出力する。

【００２６】なお、ＰＬＬ６は、再生等化回路３の出力
信号より、再生信号に同期した再生信号のビット周期の
クロックを発生し、これをＡ／Ｄ変換器４にサンプリン
グクロックとして供給している。

【００２７】以下、仮識別修正回路５の詳細について説
明する。

【００２８】まず、図４に、仮識別修正回路５の第１の
例を示す。

【００２９】図４中、５１はシフトレジスタ、５２はＲ
ＯＭ(Read Only Memory）を示している。、シフトレジ
スタは、Ａ／Ｄ変換器４の出力する２ビットを１ワ−ド
とする、５ワ−ドのシフトレジスタである。

【００３０】図３に示したようなＡ／Ｄ変換器４の仮識
別値は、ビット周期毎に順次シフトレジスタ５１に送ら
れる。シフトレジスタ内に並んだ５つの仮識別値の内、
真中（３番目）の仮識別値が最終識別対象となる。さ
て、ＲＯＭ５２には、１ビット周期内に、最終識別対象
の仮識別値と、当該仮識別値の前２該仮識別値と、当該
仮識別値の後２該仮識別値との、合計１０ビットが、ア
ドレス情報として入力される。

【００３１】ＲＯＭの内容は、入力されたアドレス情報
の示す最終識別対象仮識別値が確度の高いものであれ
ば、そのままその仮識別値を最終識別値として出力し、
入力されたアドレス情報の示す最終識別対象仮識別値が
確度の低いものであり、かつ、参照最終識別対象仮識別
値を含むデータ列が前記変調則を満たしていなければ、
当該仮識別値を修正した値を最終識別値として出力する
ように定める。なお、アドレス情報は、最終識別対象仮
識別値とその前後の仮識別値を示しているので、アドレ
ス情報に対応してＲＯＭに最終識別値を書き込んでおく
ことができる。

【００３２】さて、このように、図４示した仮識別修正
回路によれば、図３に示した仮識別値列１、１、０＊、
１、０がアドレス情報として入力された場合に、最終識
別対象仮識別値０＊の最終識別値として値１を出力する
ことができる。

【００３３】なお、ＲＯＭは、最終識別対象仮識別値が
確度の高いものであるか否にかかわらず、参照最終識別
対象仮識別値を含むデータ列が前記変調則を満たしてい
るか否かを示す識別情報を、最終識別値と併せて出力す
るような構成とするようにしてもよい。また、最終識別
値は仮識別値を修正したものであるか否かを示す情報、
すなわち、最終識別情報の確度を示す情報を、最終識別
値と併せて出力するような構成とするようにしてもよ
い。

【００３４】ところで、本実施例において、仮識別値の
最終識別に、最終識別対象仮識別値の他、その前後のそ
れぞれ２仮識別値のみを考慮するのは次の理由によるも
のである。すなわち、磁気ヘッドで磁気テープ上に信号
を記録する場合において、１ビットの信号を記録すると
き、磁気ヘッドからの磁界分布は磁気テープ上の１ビッ
トに相当する長さだけに広がっているのでなく、さらに
広い分布を持っている。この磁界の広がりは、具体的に
は磁気ヘッドのギャップ長とも関連する。しかし、通
常、ギャップ長を記録波長（ディジタル信号の２ビット
分に相当）の１／２から１／３に設定していること、テ
ープの奥行き方向に記録波長の１／２から１／４程度ま
でが記録されること、さらにヘッドギャップの中心で受
ける磁界の１／１０の強さまでが影響すると考えると、
磁界の広がりは、磁気ヘッドの進行方向に２ビット、逆
方向にも２ビット分と予測される。このことから、前後
２ビットに対応する２仮識別値を考慮して、仮識別結果
を修正すれば足りると考えられるのである。

【００３５】さて、図４に示した構成では、仮識別修正
回路５が信号の各部は再生信号のビット周期で動作する
必要がある。したがい、再生信号のビット周期が短い、
すなわち高速な処理を要するシステムでは、仮識別修正
回路５の各部を高速化する必要がある。しかし、仮識別
修正回路５の各部を高速化するのが困難な場合がある。

【００３６】一方、仮識別修正回路５の最終識別処理を
高速化するためには、複数の仮識別値単位で最終識別を
行うようにすればよい。

【００３７】以下、複数の仮識別値単位で最終識別を行
う方法と、これを実現する仮識別修正回路５を、仮識別
修正回路５の第２の例として説明する。

【００３８】２仮識別値単位での最終識別は、図４に示
した仮識別修正回路５を拡張することにより実現でき
る。

【００３９】すなわち、シフトレジスタ５１を６ワ−ド
のシフトレジスタとすることにより、ＲＯＭ５２に入力
するアドレス情報を６仮識別値とする。そして、ＲＯＭ
５２は、ビット周期の２倍の周期でアドレス情報を入力
し、これより６識別値の内の真中（３番目と４番目）の
２仮識別値の最終識別値を同時に出力する。このよう
に、により、ＲＯＭ５１は、で動作すれば足りることに
なる。ただし、シフトレジスタは依然としてビット周期
で動作する必要がある。

【００４０】図５は、ＲＯＭ５１に、６仮識別値がアド
レス情報として１、１、０＊、１、０、０＊が入力され
たとき、仮識別値０＊、１に対応して、最終識別値１、
１を出力するようすを示したものである。

【００４１】さて、以上のように図４に示した仮識別修
正回路を拡張することにより、２仮識別値単位で最終識
別を行うことができる。しかし、この場合、ＲＯＭ５１
は、アドレス情報として入力する６仮識別値に対応して
１２ビットのアドレスが必要となり、シフトレジスタ５
１も６ワ−ドのシフトレジスタが必要となる。一方、回
路規模の増大は望ましいことではない。

【００４２】そこで、次に、小さなアドレスビット数
で、複数仮識別値の最終識別を行うことのできる仮識別
値修正回路５を、仮識別値修正回路５の第３の例として
示す。

【００４３】まず、図６に本仮識別修正回路の処理の概
要を示す。

【００４４】図示するように、本仮識別修正回路は、ま
ずステップ１で、最終識別対象の２仮識別値７０ａ、７
１ａと前の２仮識別値の中間識別結果７２、７３とを参
照し、確度が低く前記変調規則に合致しているない最終
識別対象仮識別値０＊７１ａを、１＊に変更し中間処理
結果７１ｂとする。また、７０ａは、そのままの値で中
間識別結果７０ｂとする。

【００４５】次に、ステップ２で、この中間識別結果７
０ｂ、７０ｂと、その後ろ側の２仮識別値７４、７５と
を参照し、最終識別仮識別値の中に、確度が低く前記変
調規則に合致していないものがあれば、これを修正し、
最終識別結果として出力する。また、確度が低く前記変
調規則に合致する中間結果０＊、１＊については、それ
ぞれ０、１と確定させて最終識別結果とする。

【００４６】図６に示した例では、確度が低く前記変調
規則に合致していないものはないので、最終識別結果と
して１、１を出力する。なお、ステップ１で求めた中間
識別結果は、次の２仮識別値についての第１ステップに
おいて、最終識別対象の２仮識別値の前の２仮識別値の
中間識別結果として、中間識別に用いられる。

【００４７】次に、本仮識別修正回路５の構成を図７に
示す。

【００４８】図中、仮識別修正回路５内において、５ａ
および５ｂは、それぞれレジスタであり、２つのレジス
タ５ａ、５ｂで２仮識別値分のシフトレジスタを構成し
ている。また、７は４仮識別値をアドレスとするＲＯＭ
であり、５ｃ、５ｄは、それぞれラッチ回路である。

【００４９】Ａ／Ｄ変換器４が出力する仮識別値は、シ
フトレジスタ５ａ、５ｂに順次転送される。シフトレジ
スタ５ａ、５ｂに格納された２仮識別値は、２ビット周
期毎に、入力アドレスの一部７ｊ、７ｋとしてＲＯＭ７
に入力される。また、残りのアドレス部分として、ＲＯ
Ｍ７の出力の一部７ａ、７ｂがラッチ回路５ｃ、５ｄを
介して、ＲＯＭ７に入力される。

【００５０】先に図６を用いて示した前記第１ステップ
では、７ｊ、７ｋが最終識別対象仮識別値となり、７
ｌ、７ｍが最終識別対象の２仮識別値の前の２仮識別値
の中間識別結果となる。ＲＯＭ７は、これらの入力内容
に応じて、中間識別結果（図６、７０ｂ、７１ｂ）とし
て７ａ、７ｂを出力する。ラッチ回路５ａ、５ｂを介し
た中間識別結果７ｌ、７ｍは、新たな２仮識別値７ｊ、
７ｋと共に、アドレスとしてＲＯＭ７に入力される。Ｒ
ＯＭ７は、前記第２ステップとして、新たな２仮識別値
を参照し中間識別値についての最終識別結果７ｃ、７ｄ
を出力する。また、これと同時にＲＯＭ７は、入力した
中間識別結果を参照して、新たな２仮識別値の前記第１
ステップを行い、新たな２仮識別値についての中間識別
結果７ａ、７ｂを出力する。

【００５１】一方、ＲＯＭ７の出力の内、出力の後半サ
ンプル分を端子７ａ、７ｂから得て、ラッチ回路５ｃ、
５ｄを介して、ＲＯＭ７に入力する。

【００５２】なお、本例では、ＲＯＭ７の出力として、
アドレスとしてＲＯＭ７に入力して２仮識別結果と２中
間識別結果の内に、変調規則を満足しないものがあった
ことを知らせるためのフラグを立てる符号誤り検出信号
７ｅを設ける。符号誤り検出信号７ｅは、本デジタル信
号検出回路の後段で行う、より高次の誤り訂正等に利用
する。

【００５３】次に、図８に、図７に示した仮識別修正回
路５の動作タイミングにを示す。

【００５４】図８中、８０は、Ａ／Ｄ変換器４に供給さ
れるクロックであり、シフトレジスタ５ａ、５ｂも、こ
の周期で動作する。８１はＲＯＭ７の動作タイミングを
示したものである。すなわち、クロック８１の立上りタ
イミングで、シフトレジスタ５ａ、５ｂの内容をサンプ
ルし、アドレスの一部７ｊ、７ｋとしてＲＯＭ７に与え
る。また、ラッチ回路５ｃ、５ｄも、このクロック８１
の立上りタイミングでＲＯＭ７の出力の一部７ａ、７ｂ
をラッチし、ラッチした値をアドレス一部７ｌ、７ｍと
してとＲＯＭ７に与える。

【００５５】このように、本例によれば、ＲＯＭ７は、
２仮識別値毎に処理を行うため、ビット周期の２倍の周
期で動作すれば足りる。

【００５６】次に、本例に係る仮識別修正回路（図７、
５）のＲＯＭ７の内容を示す。

【００５７】

【表１】

【００５８】表１は、ＲＯＭ７の入力アドレスと出力デ
ータの関係の１部を示している。

【００５９】表１は、２仮識別値と２中間識別値の４つ
のデータよりなる入力データ列の内３個が確度が高く、
１個が信頼度の低い場合のものである。

【００６０】表中、左欄、分類番号ｎ１／ｎ２／ｎ３
は、ｎ１は４入力データの内、ｎ１個が確度の高いデー
タであることを示す。ｎ１＝３の場合、確度の低いデー
タの位置（４仮識別値の先頭、２番目、３番目、４番
目）によって、４つの状態に分類できる。ｎ２は、この
状態を区別するための数値である。ｎ３はｎ１、ｎ２で
指定される状態内に含まれる入力データ列中の、各デー
タ列の識別番号である。したがい、表１は、入力データ
列の３番目（図７、７ｌ）のみが確度の低いデータであ
る場合についてのものである。

【００６１】表１に示すように、この場合、変調規則を
満足しないデータ列は６種類ある。例えば、３／２／２
の入力データ列０、０＊、１、０、は、第３データ（７
ｋ）に孤立した１が存在している。第１データ（７ｍ）
と第３データ（７ｋ）が確度の高いデータであるため、
第２仮識別値値を強制的に１に変換して変調規則を満足
させる。以下、同様な規則に従い表１の内容を定める。
なお、７ｅは、前述した入力データ列中に、変調規則を
満足しないものがあったことを知らせるフラグの値であ
る。

【００６２】次に表２に、ｎ１＝２、ｎ＝２の場合につ
いて、その１部を示す。

【００６３】

【表２】

【００６４】表２はｎ１＝２、ｎ２＝の場合であるの
で、第１データ（７ｍ）と第３データ（７ｋ）に確度の
低いデータが存在している。たとえば、表中、２／２／
２の入力データ列０＊、０、１＊、０は、第２データ
（７ｌ）と第４データ（７ｊ）が確度の高いものでであ
るので、第３データ（７ｋ）の孤立した１＊が強制的に
０＊に変更されて出力される。この、２／２／２のデー
タ列と表１、３／２／２のように、確度を考えない場合
には、同じデータ列となるものでも、確度の低いデータ
の分布に応じて最終識別値は異なるものとなる。

【００６５】次に、各ｎ１の値に対して取りえるｎ２の
最大値を表３に示す。

【００６６】すなわち、あるｎ１に対して、確度の低い
データの分布状態数を示す。

【００６７】

【表３】

【００６８】表３より、全体で１６通りの分布を考慮す
ればよいことが分かる。

【００６９】以下、各分布状態に対応する表のうち、ｎ
＝３の場合を例にとり、表１で示した３／２／ｎ３以外
の表を表４、５、６に示す。

【００７０】なお、表１、表２から分かるように、ｎ３
＝０〜７と１５〜８の入力データ列および出力データ列
は０と１を反転し、０＊と１＊を反転した関係になって
いるので、表４、５、６では、ｎ３＝８〜１５の部分の
みを示す。

【００７１】

【表４】

【００７２】

【表５】

【００７３】

【表６】

【００７４】さて、本例では、表６の分類番号３／４／
１０の場合の出力データ列１、０、１、１＊ははローレ
ベルの孤立があるので変調規則を満足していないが、第
１、２、３入力データ（７ｌ、７ｍ、７ｋ）１、０、１
は確度の高い信号であるのでこのまま出力する。しか
し、この場合最終識別結果に必ず符号誤りがあることに
なる。

【００７５】そこで、符号誤り検出信号７ｅを複数ビッ
トに拡張し、最終識別結果が必ず誤りとなるものや、仮
識別値の修正が複数個におよんだデータ列に含まれてい
たデータであるものや、１つの仮識別値を修正したデー
タ列に含まれていたデータであるものや、誤りの可能性
が低いもの等の分類に対応して、符号誤り検出信号７ｅ
の出力値を定めるようにしてもよい。そして、後段に設
けた誤り訂正回路や誤り検出回路に、符号誤り検出信号
７ｅによって誤りの可能性の高いビット等を指定するこ
とにより、効率的な誤り訂正を行うことができる。

【００７６】次に、本発明に係るデジタル信号識別回路
の第２の実施例について説明する。

【００７７】本第２実施例は、短波長記録による大きな
歪に対処するためのものである。

【００７８】図９に、本第２実施例に係るデジタル信号
識別回路の構成を示す。

【００７９】図９中、符号１、２、３、４、６、５は、
先に図４、７において同符号で示した部位と同等の部位
である。図示するように、本実施例においては、Ａ／Ｄ
変換器４と仮識別修正回路５との間に最悪記録信号列対
処回路９を挿入した。

【００８０】最悪記録信号列対処回路９はシリアルパラ
レル変換回路９１、ＲＯＭ９２、パラレルシリアル変換
回路９２を有している。本実施例では、ＲＯＭ９２をア
ドレス幅１１ビットのＲＯＭとしている。

【００８１】Ａ／Ｄ変換器４の出力信号は、シリアルパ
ラレル変換回路９１を介して、ＲＯＭ９２に入力され
る。ＲＯＭ９２の出力はパラレルシリアル変換９３によ
って、Ａ／Ｄ変換器４の出力と同じ形態に戻され、仮識
別修正回路５に入力する。

【００８２】さて、記録密度が高い短波長記録の場合、
ある特別な最悪記録信号列、たとえば００００１１００
００または１１１１００１１１１の再生信号が、常に０
００１＊１１００００または１１１０＊００１１１１と
常に誤って仮識別される場合がある。しかし、これらの
仮識別値は、変調規則に合致しているので、仮識別修正
回路５によって正しく最終識別することができない。

【００８３】そこで、１１ビット入力のＲＯＭ８によっ
て、このような再生信号列を、変調規則への合致の有無
にかかわらずに、強制的に００００＊１１００００また
は１１１１＊００１１１１と変更して仮識別修正回路５
に出力する。なお、他の再生信号列は何等の変更を加え
ないで、仮識別修正回路５に出力する。すなわち、００
０１１１００００信号の再生信号列０００１１１０００
０は、０００１１１００００のまま出力する。また、０
００１１＊１００００も、やはりそのまま出力する。

【００８４】もちろん、どの様な記録信号列が、常に誤
って識別されるかは再生等化方式に依存するので、あら
かじめ記録再生実験を行い、最悪記録信号列を求め、Ｒ
ＯＭ９２の内容を定めておく。

【００８５】次に、本発明に係るデジタル信号識別回路
の第３の実施例について説明する。

【００８６】本実施例は、図識別回路のＬＳＩ化が容易
になるように、Ａ／Ｄ変換器のクロックの周波数を先に
示した実施例の半分にする。

【００８７】図１０に本第３実施例に係るデジタル信号
識別回路の構成を示す。

【００８８】図１０中、符号１、２、３、６は、先に図
７において同符号で示した部位と同等の部位である。な
お、１５ａ、１５ｂは図７における仮識別修正回路５中
のシフトレジスタ５ａ、５ｂに代えて設けたラッチ回路
である。ラッチ回路１５ａ、１５ｂより後段の仮識別修
正回路５の構成は、図７に示した構成と同じであるので
図１０においては省略している。

【００８９】図示するように、本第３実施例に係るデジ
タル信号識別回路は、ビット周期の２倍の周期のクロッ
クで動作する２つのＡ／Ｄ変換器を並列に備えている。
２つのＡ／Ｄ変換器４１、４２は、相互に逆位相のクロ
ックで動作する。ＰＬＬ６は量Ａ／Ｄ変換器４１、４２
に供給する、再生信号に同期したビット周期の２倍の周
期のクロックを生成し、反転回路１０は一方のＡ／Ｄ変
換器に供給するクロックの位相を反転する。また、ラッ
チ回路１５ａ、１５ｂは、対応するＡ／Ｄ変換器の出力
をビット周期の２倍の周期でラッチする。

【００９０】このようにすることにより、Ａ／Ｄ変換器
４１、４２およびラッチ回路１５ａ、１５ｂは、図７中
のＡ／Ｄ変換器７、シフトレジスタ５ａ、５ｂと同等の
機能を果たすことができる。したがい、Ａ／Ｄ変換器４
１、４２も、図７に示した仮識別修正回路におけるＲＯ
Ｍ７と同じく、ビット周期の２倍の周期で動作すれば足
りることになる。したがい、仮識別回路と最終識別回
路、もしくはさらにＰＬＬを含んだＬＳＩを構築するこ
とが容易となる。

【００９１】以上説明してきたように、本実施例によれ
ば、再生信号の確度を考慮し、しかも、当該ビットの前
後を参照して識別を行うので、デジタル信号の識別に雑
音の影響を受けにくい。また、識別回路としてＲＯＭを
用いているので、ＲＯＭを取替えることにより、識別に
用いる規則を柔軟に変更でき、本実施例を適用する機器
や装置の特性に適合させ易い。また、典型的には、ＲＯ
Ｍとシフトレジスタのみで構成することができるので、
さほど回路規模が大きくなることもない。

【００９２】なお、以上の実施例では、仮識別回路４を
２ビットのＡ／Ｄ変換器とした。しかし、ＲＯＭの入力
アドレス幅を大きくし、Ａ／Ｄ変換器のレベル数を、よ
り多くするようにしてもよい。このように、Ａ／Ｄ変換
機のレベル数を拡張することにより、たとえば、再生等
化後の信号が＋１、０、−１の３値信号である場合等に
も対処できることができる。

【００９３】また、ＲＯＭの入力アドレス幅を大きく
し、最終識別対象時に最終識別対象仮識別値の前後に参
照する仮識別値数を増加させるようにしてもよい。

【００９４】また、本実施例においては、８−１２符号
で変調されたデジタル信号を識別する場合を例に取り、
反転間隔がビット周期の２倍以上であることを変調規則
として用いたが、本実施例は、８−１２符号以外の種々
の変調方式に対しても適用することができる。たとえ
ば、ＤＡＴ等に用いられている８−１０符号に対して
は、１０ビット中の１と０の数が同数であるという点を
変調規則として用いて最終識別を行うようにすればよ
い。

【００９５】また、いわゆるＤ２方式のデジタルビデオ
テ−プレコ−ダ等に用いられているＭ²ＦＭ符号に対し
ては、信号の反転周期が１ビット周期以上２ビット周期
以下であるという点を変調規則として用いて最終識別を
行うようにすればよい。

【００９６】最後に、本実施例に係るデジタル信号識別
回路を用いたデジタルビデオテ−プレコ−ダの再生系の
構成を図１１に示す。

【００９７】図１１中、１１０は磁気テ−プ、１１１は
本発明に係るデジタル信号識別回路、１１２はデータ複
合を行うデシャッフリングブロック、１１３は誤り訂正
回路、１１５はＤ／Ａ変換回路であり、再生したアナロ
グ映像信号をディスプレイに出力する。

【００９８】以上、デジタルビデオテ−プレコ−ダへの
適用を例に取り本発明に係るデジタル信号識別回路の実
施例を説明してきたが、本実施例は、デジタルオ−ディ
オテ−プレコ−ダや、磁気ディスク装置や、光ディスク
装置や、光磁気ディスク装置等、変調したデジタル信号
を記録する種々の記録再生装置に適用することができ
る。

【００９９】また、記録再生装置の他、一般の通信装置
における伝送信号の識別等に用いることができる。

【０１００】

【発明の効果】以上のように、本発明によれば、小規模
の回路で、より正確にデジタル信号を識別することので
きるデジタル信号識別方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るデジタル信号識別回
路の構成を示すブロック図である。

【図２】本発明の実施例に係るＡ／Ｄ変換器のデジタル
変換のようすを示した説明図である。

【図３】本発明の実施例に係る仮識別修正回路が行う最
終識別処理例を示した説明図である。

【図４】本発明の第１実施例に係る仮識別修正回路の第
１の構成例を示すブロック図である。

【図５】本発明の実施例に係る仮識別修正回路が行う最
終識別処理例を示した説明図である。

【図６】本発明の実施例に係る仮識別修正回路が行う最
終識別処理例を示した説明図である。

【図７】本発明の第１実施例に係る仮識別修正回路の第
２の構成例を示すブロック図である。

【図８】第２の構成例による仮識別修正回路の動作タイ
ミングを示すタイムチャ−トである。

【図９】本発明の第２実施例に係るデジタル信号識別回
路の構成を示すブロック図である。

【図１０】本発明の第３実施例に係るデジタル信号識別
回路の構成を示すブロック図である。

【図１１】本発明の実施例に係るデジタルビデオテ−プ
レコ−ダの構成を示す説明図である。

【符号の説明】

１磁気ヘッド２再生信号増幅器３再生等化器４Ａ／Ｄ変換器５仮識別修正回路６フェ−ズロックル−プ回路７ＲＯＭ５１シフトレジスタ５２ＲＯＭ５ａ、５ｂシフトレジスタ５ｃ、５ｄラッチ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｇ１１Ｂ 20/14 ３４１Ｂ 8322−5Ｄ (72)発明者沢村秀彦東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】デジタル信号の各ビットの値を識別するデ
ジタル信号識別方法であって、デジタル信号の状態に応じて、各ビットの値と当該値の
確度を求める仮識別ステップと、仮識別ステップで求めた各ビットの値の誤りを修正する
ステップであって、求めた確度が低いものを、確度の高
いものより高い優先度で修正の対象とする最終識別ステ
ップとを有することを特徴とするディジタル信号識別方
法。
【請求項２】デジタルデータを所定の変調方式に従って
変調した信号であるデジタル信号の各ビットの値を識別
するデジタル信号識別方法であって、デジタル信号の状態に応じて、各ビットの値と当該値の
確度を求める仮識別ステップと、仮識別ステップで求めた各ビットの値のうち、求めた確
度が低くかつ前記変調方式の変調則を満たさない値を修
正する最終識別ステップとを有することを特徴とするデ
ィジタル信号識別方法。
【請求項３】請求項２記載のデジタル信号識別回路であ
って、前記デジタル信号の状態とは、デジタル信号レベ
ルの大きさであることを特徴とするデジタル信号識別方
法。
【請求項４】請求項２記載のデジタル信号識別方法であ
って、前記変調方式は、デジタル信号のビットの値の最小反転
周期がビット周期の２倍以上であるという変調則を有
し、前記最終識別ステップは、前記仮識別ステップで求めた
複数のビットの値より成るビット値列中において、ビッ
ト周期の２倍未満でビットの値が反転している場合に、
ビットの値の最小反転周期がビット周期の２倍以上とな
るように、当該ビット値列中に含まれる確度の低いビッ
トの値を修正するステップであることを特徴とするデジ
タル信号識別方法。
【請求項５】デジタルデータを所定の変調方式に従って
変調した信号であるデジタル信号の各ビットの値を識別
するデジタル信号識別回路であって、デジタル信号の状態に応じて、各ビットの値と当該値の
確度を求める仮識別回路と、仮識別回路で求めた各ビットの値のうち、確度が低くか
つ前記変調方式の変調則を満たさない値を修正する最終
識別回路とを有することを特徴とするディジタル信号識
別回路。
【請求項６】請求項５記載のデジタル信号識別回路であ
って、前記仮識別回路は、前記デジタル信号をデジタル変換し
たデータを出力する２ビット以上の分解能を持つＡ／Ｄ
変換器であって、前記デジタル信号の各ビットの値と当
該ビットの値の確度は、Ａ／Ｄ変換器が出力するデータ
の各ビットの値の組み合わせにより表現されることを特
徴とするディジタル信号識別回路。
【請求項７】請求項６記載のデジタル信号識別回路であ
って、前記最終識別回路は、前記Ａ／Ｄ変換器の出力する複数
のデータを入力アドレスとし、当該入力アドレスが示す
デジタル信号の複数ビットの値の内の特定の１または複
数のビットの値が、確度が低くかつ前記変調方式の変調
則を満たさないものである場合には前記特定のビットの
値を修正した値を出力し、その他の場合には前記特定の
１または複数のビットの値を出力するメモリであること
を特徴とするディジタル信号識別回路
【請求項８】請求項６記載のデジタル信号識別回路であ
って、前記最終識別回路は、入力アドレスの第１の部分を前記
Ａ／Ｄ変換器の出力する複数のデータとし、自身の出力の第１の部分を入力アドレスの第２の部分と
し、自身の出力の第２の部分として、前回のアクセス時に入
力された前記入力アドレスの第１の部分の値が示すデジ
タル信号の複数ビットの、当該複数のビット中の確度が
低くかつ前記変調方式の変調則を満たさないビットの値
を修正した値を出力するメモリであることを特徴とする
ディジタル信号識別回路。
【請求項９】請求項５記載のディジタル信号識別回路で
あって、前記変調方式は、デジタル信号のビットの値の最小反転
周期がビット周期の２倍以上であるという変調則を有
し、前記最終識別回路は、前記仮識別回路が求めた複数のビ
ットの値を参照し、当該複数のビットより成るビット値
列中において、ビット周期の２倍未満でビットの値が反
転している場合に、ビットの値の最小反転周期がビット
周期の２倍以上となるように、当該ビット値列中に含ま
れる確度の低いビットの値を修正することを特徴とする
デジタル信号識別回路。
【請求項１０】請求項６記載のデジタル信号識別回路で
あって、前記Ａ／Ｄ変換器の出力する複数のデータを入力アドレ
スとし、当該入力アドレスが示す複数のデータより成る
データ列が特定のデータ列であった場合に、これを予め
定めたデータ値列に変換し、前記前記Ａ／Ｄ変換器の出
力する複数のデータに代えて、前記最終識別回路に出力
するメモリであることを特徴とするデジタル信号識別回
路。
【請求項１１】請求項５記載のデジタル信号識別回路で
あって、前記仮識別回路は２ビット以上の分解能を有する２つの
Ａ／Ｄ変換器であって、２つのＡ／Ｄ変換器は前記デジ
タル信号を、当該デジタル信号のビット毎に交互にデジ
タル変換して出力し、前記デジタル信号の各ビットの値と当該ビットの値の確
度は、各Ａ／Ｄ変換器が出力するデータの各ビットの値
の組み合わせにより表現されることを特徴とするディジ
タル信号識別回路。
【請求項１２】デジタル映像データを変調した記録信号
を再生デジタル信号としてビデオテ−プより読みだす磁
気ヘッドと、磁気ヘッドが読みだした再生デジタル信号
を増幅する再生信号増幅器と、再生信号増幅器が増幅し
た再生デジタル信号の再生等化処理を行う再生等化器
と、再生等化器が再生等化した再生デジタル信号の値を
識別する請求項５記載のデジタル信号識別回路と、デジ
タル信号識別回路が識別した値に従って、前記デジタル
映像データを復調するデータ復調器と、データ復調器が
復調した前記デジタル映像データが示す映像を表示する
ためのアナログ映像信号を出力するＤ／Ａ変換器とを有
することを特徴とするデジタルビデオテ−プレコ−ダ。