JP2001332033A - 位相比較器およびこれを用いる同期信号生成回路 - Google Patents

Abstract

(57)【要約】 【課題】 PRMLにおいて、高精度の同期信号を生成す
る。 【解決手段】位相誤差検出器20では、再生波形の符号を
符号判定器103で仮判定し、その判定結果が(1 1)または
(-1-1)の場合の位相誤差信号をα倍して重みずけを行
う。得られた位相誤差信号を用いて位相制御(PLL)を行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パーシャルレスポ
ンス最尤復号方式（Partial Response Maximum Likelih
ood: 以後 PRMLとする）を用いる記録再生装置に関し、
特に同期信号生成（ＰＬＬ）のための位相差検出器、お
よびこの位相差検出器を用いた磁気ディスク装置に関す
るものである。

【０００２】

【従来の技術】従来、ハードディスク装置に代表される
磁気記録装置においては、その記録密度の向上に伴いさ
まざまな技術が考案されてきた。特に記録再生方式にお
いては通信分野の技術を応用したＰＲＭＬ方式が一般に
用いられるようになり、その後さらに記録密度を向上さ
せるために拡張ＰＲＭＬ方式も実用化されてきた。そこ
でまず、ＰＲＭＬチャネル方式について簡単に説明す
る。

【０００３】パーシャルレスポンス（ＰＲ）は、符号間
干渉（隣り合って記録されているビットに対応する再生
信号同士の干渉）を積極的に利用して必要な信号帯域を
圧縮しつつデータ再生を行う方法である。この時の符号
間干渉の発生のさせかたによってさらに複数種類のクラ
スに分類できるが、磁気記録で最も主流であるのがクラ
ス４のパーシャルレスポンスである「ＰＲ４」である。
また、ビタビ復号方式（ＭＬ）は、いわゆる最尤系列推
定方式の一種であって、再生波形のもつ符号間干渉の規
則を有効に利用し、複数時刻にわたる信号振幅の情報に
基づいてデータ再生を行う。このとき、磁気ヘッドによ
って得られる再生波形に同期した同期クロックを生成
し、このクロックによって再生波形自身をサンプルし振
幅情報に変換する必要がある。その後適切な波形等化を
行うことによってあらかじめ定めたパーシャルレスポン
スの応答波形に変換し、ビタビ復号部において過去と現
在のサンプルデータを用い、最も確からしいデータ系列
を再生データとして出力する。以上のパーシャルレスポ
ンス方式とビタビ復号方式（最尤復号）を組み合わせる
方式をＰＲＭＬチャネル方式とよぶ。

【０００４】磁気ディスク装置におけるＰＲＭＬの具体
的な処理手順を図３に従い説明する。この図において、
ホストI／F３５は、磁気ディスク装置とパーソナルコン
ピュータ等のホストコンピュータとのデータ転送を制御
する部分である。記録符号化回路３４は、ホストI／F３
５から受け取る、記録すべきユーザーデータをあらかじ
め定めた規則に従って変調し媒体に記録できるデータに
変換(符号化)する。記録／再生アンプ３２は、符号化さ
れたデータを記録符号化回路３４から受け取り、記録ヘ
ッドを介してデータを記録媒体に書き込みしたり、記録
媒体上の磁化情報を電気信号として読み出してデータ再
生回路２９へ出力する。この読み出し信号は、データ再
生回路２９において適切な帯域制限が行われた後にこの
信号自身から生成される同期信号によってアナログ／デ
ィジタル変換(サンプリング)して振幅情報に変換、この
振幅情報に基づいて最も確からしいデータ系列を生成す
る。得られたデータ列は、復号化回路３３において符号
化回路３４と逆の復調(復号化)が行われて元の記録デー
タが復元される。磁気ディスク装置では、以上のような
手順によってデータの記録再生を行う。

【０００５】前述のPRMLに対応する処理は、図３のデー
タ再生回路２９において行われる。そこで、PRML方式に
関して図２を用いて更に説明する。この図はデータ再生
回路２９の構成を示す図である。この図において、磁気
ヘッドで読み出された再生信号は、可変ゲインアンプ(V
GA)２１において適切な利得による増幅が行われる。

【０００６】その後帯域制限フィルタ２２において、後
段のアナログ・ディジタル変換の為の適切な帯域制限が
行われる。アナログ・ディジタル変換器２３では、帯域
制限フィルタ２２からのアナログ再生波形をディジタル
信号に変換する。この時のサンプリングクロックは、後
述の同期信号生成回路２８で生成する。ディジタル信号
に変換された再生信号は、等化器２４において目的とす
るパーシャルレスポンスの応答波形となるように波形等
化が行われる。この等化後信号は、ビタビ復号回路２５
においてバイナリデータに復号して出力する。これと同
時に、等化器２４の出力（等化後信号）は、同期信号生
成回路２８に供給される。同期信号生成回路２８では、
等化後信号に基づきアナログ・ディジタル変換のサンプ
ルタイミングを決めるためのサンプリングクロックを生
成する。同期信号生成回路２８は大きく、位相誤差検出
器２０、ループフィルタ２７、VCO２６の三つから構成
される。位相誤差検出器２０では、既にサンプリングし
た信号のサンプリングタイミングと本来期待する正しい
サンプリングタイミングの位相誤差を求める。ループフ
ィルタ２７では、得られた位相誤差信号に対して適切な
フィルタ処理を行う。VCO２６では、ループフィルタ２
７の出力信号に基づいてその発振周波数を調整しながら
サンプリングクロックを生成する。以上が、簡単なPRML
チャネル方式の動作のあらましである。

【０００７】ここで、同期信号生成部２８においては、
再生信号自身からこの再生信号に同期した高精度のサン
プリングクロックを生成する必要がある。よって、位相
誤差検出器２０を高性能化する事によってデータ再生性
能の向上や、同期信号のミスロックを防ぐ事が可能にな
る。この位相誤差検出器２０の従来技術として、例えば
特開平10−125008号公報や特開平7−192406号公報に開
示されている技術がある。

【０００８】この従来の位相誤差検出器２０の構成を図
４に示す。この図において、符号判定回路41は、後述の
式(1)に従い入力信号の符号判定を行う。遅延回路42,43
は同一の機能を持ち、1サンプルの遅延素子である。乗
算回路44,45は同一の機能を持ち、二つの入力信号の積
を出力する。加算回路46では、二つの入力の和（この場
合は差分）を出力する。ここで、等化器24の出力波形
は、ＰＲ４の応答波形になるように波形等化を行うと仮
定する。時刻nでの等化器24の出力をＹ(n)、これに対応
する符号判定回路41の出力をＸ(n)とする。Ｙ(n)および
Ｘ(n)はそれぞれ遅延回路42,43で一時刻の遅延が発生す
るので、遅延回路42,43の出力信号はＹ(n-1)、Ｘ(n-1)
となる。これらの信号は、乗算回路44,45で掛算が行わ
れ、それぞれ、Ｙ(n-1)・Ｘ(n)、Ｙ(n)・Ｘ(n-1)に相当す
る値が出力される。この2つの値の差が加算回路46で演
算されるので、位相比較器の動作は下記の式で表現でき
る。

【０００９】

【数１】Δφ＝Ｙ(n-1)・Ｘ(n) − Ｙ(n)・Ｘ(n-1) ただし、 Ｘ(n)= 1 When Ｙ(n) >= TH Ｘ(n)= 0 When ＴＨ > Ｙ(n) >= -ＴＨ Ｘ(n)= -1 When -ＴＨ > Ｙ(n) （１） ここで、THはあらかじめ定めるしきい値であり、例えば
無雑音時の目標等化レベルを { 1, 0, -1} とすると TH
＝0.5 程度に設定する。式（１）から明らかなように、
Ｘ(n)は｛１,０,-1｝のいずれかの値をとる。式(1)の結
果を位相誤差量としてループフィルタ27の入力信号とす
る。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
特開平10−125008号公報や特開平7−192406号公報に開
示された位相比較方式では、記録媒体や磁気ヘッドで発
生する雑音やサンプルタイミングのずれ（位相ずれ）に
起因する等化誤差を含むＹ(n)から単純なしきい値との
比較でＸ(n)を判定するため、雑音が大きく位相ずれが
大きい場合には位相誤差信号の信頼性が低下し適切な位
相制御ができなくなるという問題がある。近年の記録密
度の向上はめざましく、再生信号の信号対雑音比は低下
の傾向にあり、符号判定を誤る頻度は無視できない程度
に高くなっている。よって、同期信号の精度不足やミス
ロックを発生させる場合がある。

【００１１】本発明の目的は、上記の問題点を考慮し
て、位相誤差が大きく信号対雑音比が低い場合において
も信頼度の高い位相誤差信号を求めることである。

【００１２】

【課題を解決するための手段】前記課題達成の為、本発
明では、PRML信号処理システムにおける同期信号生成に
関して、時刻nの再生信号の振幅をＹ(n)、この振幅レベ
ルから仮判定する再生データをＸ(n)とする時、その位
相誤差信号Δφを通常は Δφ＝Ｙ(n-1)・Ｘ(n)−Ｙ(n)・
Ｘ(n-1)として算出するが、連続するＸ(n-1)とＸ(n)が
(1,1)または(-1,-1)の場合に前述の演算結果Δφに対し
て予め定める値（α）を掛けた値を位相誤差信号Δφと
して出力する手段を設ける。

【００１３】

【発明の実施の形態】本発明の実施の形態の説明に先立
ち、本発明による位相誤差検出器の動作原理について説
明する。まず、図４に示した位相比較器の動作に再度注
目してみる。図５は符号判定回路41で得られるＸ(n)お
よびＸ(n-1)の値と位相比較器２０の出力の関係を示す
表である。前述のようにＸ(n)は｛1,0,-1｝のいずれか
の値である為、位相比較器出力の取りうる値の組み合せ
は９通りである。便宜上、Ｘ(n)およびＸ(n-1)の組み合
せに対してそれぞれ図５に示す(a)〜(i)の記号で区別す
る。このうち位相誤差出力がゼロになる(i)のケースを
除外し、残る８通りを、(a)(b),(c)(d),(e)(f),(g)(h)
の４グループに分ける。図６は、サンプルタイミングが
正しいタイミングよりも遅く（位相遅れ）かつ雑音があ
る場合での位相比較器出力の頻度（ヒストグラム）を示
したものである。この図において、横軸は位相比較器出
力値を示し、縦軸は各出力値の頻度を示す。図６のケー
スでは位相遅れなので、本来の位相比較出力は正の値と
なるはずである。しかしながら、(c)(d)(e)(f)の場合は
-12付近、(g)(h)の場合は-16付近の頻度が急に高くなっ
ている。このような大きく誤った位相比較出力は、位相
遅れと雑音によって符号判定回路41が符号を誤判定し、
その結果として大きく誤った位相誤差を出力するケース
である。このような誤判定は逆方向の位相制御を行い、
同期信号の精度を低下させる原因となる。ところが、
(a)(b)のケースでは、大きく誤った位相誤差信号が発生
しない。これを図7を用いて説明する。図７は、符号判
定回路41においてＸ(n-1),Ｘ(n)＝{1 1}と判定されやす
い場合を３種類のケースに別け、それぞれのＹ(n-1),Ｙ
(n)の関係を示している。第１のケースは、本来のＸ(n-
1),Ｘ(n)＝{11}で位相遅れの場合である。図中の白丸は
本来のサンプルタイミングを示し、黒丸は位相遅れによ
るずれたサンプルタイミングを示す。実際のサンプル値
Ｙ(n)は、黒丸の点にさらに雑音が加わった値となる。
この時、符号判定の結果が変化せずに位相誤差出力が大
きくマイナスの値になる場合を考えると、Ｙ(n-1)がほ
ぼしきい値ＴＨに等しくなり、かつ、Ｙ(n)がＹ(n-1)よ
りもはるかに大きな値を取るときである。このために
は、Ｙ(n-1)とＹ(n)の両方に逆符号のかなり大きな雑音
が重畳される必要があるが、振幅の大きな雑音の発生確
率は非常に低く、位相誤差出力が大きくマイナスの値に
なる可能性は低いといえる。同様にして、第2のケース
では、本来のＸ(n-1),Ｘ(n)＝{0 1}で位相遅れの場合で
ある。この時、符号判定誤りによってＸ(n-1)=１と判定
され、かつ位相誤差出力が大きくマイナスの値になる場
合を考えると、Ｙ(n-1)が、しきい値ＴＨを超えるほど
の大きな雑音が重畳しかつ、それ以上の同符号の雑音が
Ｙ(n)に重畳する場合である。このような振幅の大きい
雑音の発生確率は非常に低く、位相誤差出力が大きくマ
イナスの値になる可能性は低いといえる。最後に、第３
のケースは、本来のＸ(n-1),Ｘ(n)＝{1 0}で位相遅れの
場合である。この時、符号判定誤りによってＸ(n)=１と
判定され、かつ位相誤差出力が大きくマイナスの値にな
る場合を考えると、Ｙ(n-1)がしきい値ＴＨとほぼ等し
い値となり、かつ、Ｙ(n)がしきい値ＴＨを大きく超え
る値となる場合である。このためには、Ｙ(n)にかなり
大きな雑音が重畳される必要があり、このような振幅の
大きい雑音の発生確率は非常に低いため、位相誤差出力
が大きくマイナスの値になる可能性は低いといえる。以
上のことは、(b)の場合でも符号が反転するだけで全く
同じ事が発生する。このように、(a)(b)のケースにおい
ては、大きく誤った位相誤差信号を出力する確率は低い
といえる。そこで、本発明においては、信頼度の高い位
相誤差信号を出力する(a)(b)のケースでの位相誤差信号
に重み付けを行う手段を加える。このような構成にする
ことによって、平均的な位相誤差信号の信頼度が向上
し、より精度の高い同期信号を提供することが可能にな
る。

【００１４】以上のような動作原理に基づき、本発明に
よる実施例を図を用いて説明する。図１は、本発明によ
る位相比較器の回路を示すブロック図である。この図に
おいて、符号101,102は１サンプルの遅延器である。符
号103は符号判定器であり、図４の符号41と同等の機能
を持つ。遅延器101の入力は等化器24の出力Y(n)である
ので、遅延器101の出力はY(n-1)となる。遅延器102の入
力は、符号判定機103の出力X(n)であるので、遅延器102
の出力はX(n-1)となる。符号104〜112は判定回路であ
り、符号判定器103の出力X(n)と遅延回路102の出力X(n-
1)の値に対してそれぞれの回路が定める等式を満たす場
合に“Ｈ”を出力する。この符号104〜112の判定回路の
判定条件は、図５に示した(a)〜(i)に対応するＸ(n)お
よびＸ(n-1)に一致する。具体的には、X(n)=+1,X(n-1)=
+1の時、判定回路104の出力(a)が“H”となる。同様
に、X(n)=-1,X(n-1)=-1の時、判定回路105の出力(b)が
“H”となる。同様に、X(n)=+1,X(n-1)=0の時、判定回
路106の出力(c)が“H”となる。同様に、X(n)=-1,X(n-
1)=0の時、判定回路107の出力(d)が“H”となる。同様
に、X(n)=0,X(n-1)=+1の時、判定回路108の出力(e)が
“H”となる。同様に、X(n)=0,X(n-1)=-1の時、判定回
路109の出力(f)が“H”となる。同様に、X(n)=-1,X(n-
1)=+1の時、判定回路110の出力(g)が“H”となる。同様
に、X(n)=+1,X(n-1)=-1の時、判定回路111の出力(h)が
“H”となる。最後に、X(n)=0,X(n-1)=0の時、判定回路
112の出力(i)が“H”となる。符号113,114は加算回路で
ある。

【００１５】加算回路113の入力信号は、遅延器101の出
力Y(n-1)および等化器24出力Y(n)であるので、加算回路
113の出力はY(n-1)-Y(n)となる。加算回路114の入力信
号は、遅延器101の出力Y(n-1)および等化器24出力Y(n)
であるので、加算回路114の出力は-Y(n-1)-Y(n)とな
る。符号116〜119は-1倍の乗算回路であり、入力信号の
符号を反転した値を出力する。符号115はα倍の乗算回
路であり、加算回路113の出力値をα倍する。この乗数
αは本発明の位相誤差信号に対する重みずけ係数であ
る。乗算回路116は、乗算回路115の出力に接続されて、
その正負の符号を反転した値を出力する。乗算回路117
は、遅延器101の出力に接続されて、その正負の符号を
反転した値を出力する。乗算回路118は、等化器24の出
力に接続されて、その正負の符号を反転した値を出力す
る。乗算回路119は、加算回路114の出力に接続されて、
その正負の符号を反転した値を出力する。符号120はセ
レクト回路であり、同時に計算される複数の位相誤差信
号(a)〜(i)から判定回路104〜112の出力に応じて一つの
位相誤差信号を選択して出力する。この位相比較器の動
作内容を図８を用いて説明する。

【００１６】図８は、本発明による位相比較器の処理内
容を示す表であり、図５に示した従来の位相比較器の処
理内容をあらわす表と対になる。図８と図５の違いは、
(a)(b)のパターンに対する位相誤差出力が、本発明の場
合にα倍となる点である。このαが前述の重みずけに相
当する値であり、例えばα=1.5〜2.0程度の値とする。
この値は、記録密度や信号対雑音比によって適切な値に
設定する。この図８に示す動作を行うために、まず得ら
れたＸ(n)とＸ(n-1)の組み合せが図中の(a)〜(i)のどの
場合にあたるかを判定する。このための回路が図５の符
号104〜112の判定回路である。この判定回路は常に一つ
だけが“Ｈ”となって、出力すべき位相誤差信号を選択
する。実際に出力する9種類の位相誤差信号は符号113〜
119によって並列に計算され、セレクタ120の入力信号と
なる。具体的には、乗算回路115の出力は、図８の(a)の
ケースである(Y(n-1)-Y(n))×αである。乗算回路116の
出力は、図８の(b)のケースである(-Y(n-1)+Y(n))×α
である。遅延器101の出力は、図８の(c)のケースである
(Y(n-1))である。乗算回路117の出力は、図８の(d)のケ
ースである(-Y(n-1))である。乗算回路118の出力は、図
８の(e)のケースである(-Y(n))である。等化器24の出力
は、図８の(f)のケースである(+Y(n))である。加算回路
114の出力は、図８の(g)のケースである(-Y(n-1)-Y(n))
である。乗算回路119の出力は、図８の(h)のケースであ
る(Y(n-1)+Y(n))である。セレクタ120の最後の入力は常
にゼロになり、これは図８の(i)のケースである。これ
らの入力信号は、符号104〜112の出力に基づいてセレク
タ120において一つの値が選択され出力される。以上の
構成によって本発明の位相誤差検出器を実施することが
可能である。

【００１７】この図１に示した位相誤差検出器は、図２
に示した同期信号生成回路２８中の位相誤差検出回路２
０として組み込まれる。図１に示した位相誤差検出回路
は、図４に示した従来の位相誤差検出回路と同一の機能
を持つので、従来と同じ入力信号、出力信号を接続して
同期信号生成回路２８として機能する。

【００１８】さらに、この同期信号生成回路２８を含む
データ再生回路２９は、図３に示すような磁気ディスク
装置のデータ再生回路２９として組み込まれる。

【００１９】

【発明の効果】以上説明したように、本発明による位相
誤差検出器を用いることによって、レベル判定ミスによ
る位相誤差信号への影響を低減することができ、より高
精度の位相誤差検出を行うことが可能になる。

【図面の簡単な説明】

【図１】本発明による位相誤差検出器の構成を示す図。

【図２】PRML方式でのデータ再生回路を示す図。

【図３】磁気ディスク装置における記録再生回路を示す
図。

【図４】従来の位相誤差検出器の構成を示す図。

【図５】従来の位相誤差検出方法の処理内容を示す図。

【図６】位相遅れサンプルの場合の位相誤差検出器出力
値のヒストグラムを示す図。

【図７】位相遅れサンプルでケース(a)(b)での位相差出
力が大きく誤る波形を示す図。

【図８】本発明の位相誤差検出方法の処理内容を示す
図。

【符号の説明】

101,102…遅延回路、103…符号判定回路、104,105,106,
107,108,109,110,111,112…判定回路、113,114…加算回
路、115,116,117,118,119…乗算回路、120…セレクタ、
20…位相誤差検出器、21…可変ゲインアンプ、22…低域
通過フィルタ、23…アナログディジタル変換器、24…等
化器、25…ビタビ復号器、26…電圧制御発振器、27…ル
ープフィルタ、28…同期信号(PLL)生成回路、29…デー
タ再生回路、31…記録媒体、32…記録再生アンプ、33…
復号化回路、34…符号化回路、35…ホストインターフェ
イス、41…符号判定回路、42,43…遅延回路、44,45…乗
算回路、46…加算回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 井出 博史 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 中井 信明 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5D044 BC01 CC04 GL32 GM12 5K047 AA03 AA13 CC11 FF18 MM46 MM63

Claims (3)

【特許請求の範囲】
1. 【請求項１】 PRML信号処理システムにおける位相比較
   器に関して、時刻nの再生信号の振幅をＹ(n)、この振幅
   レベルから仮判定する再生データをＸ(n)とする時、そ
   の位相誤差信号Δφを通常はΔφ＝Ｙ(n-1)・Ｘ(n)−Ｙ
   (n)・Ｘ(n-1)として算出するが、連続するＸ(n-1)とＸ
   (n)が(1,1)または(-1,-1)の場合に前述の演算結果Δφ
   に対して予め定める値（α）倍したものを位相誤差信号
   として出力することを特徴とする位相比較器。
2. 【請求項２】 請求項１の位相比較器を用いて同期信号
   を生成することを特徴とする同期信号生成回路。
3. 【請求項３】 請求項２の同期信号生成回路を用いるこ
   とを特徴とするPRML信号処理回路。