以下、図面を参照して、本発明の実施の形態について説明する。
図1は、本発明を適用したデータ再生装置、或いは、本発明を適用した位相同期装置を含むデータ再生装置の一実施の形態の構成例を示している。
このデータ再生装置は、例えば、磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録されたデータを再生することができる。
そこで、図1のデータ再生装置の説明を行う前に、記録媒体に記録されたデータについて説明する。
即ち、データを、本実施の形態のように記録媒体に記録したり、或いは、所定の伝送路に伝送する場合、記録媒体や伝送路に適するように、そのデータの変調が行われる。
このような変調方法の1つとして、ブロック符号が知られている。このブロック符号は、データ列をm×iビットからなる単位(以下データ語と称する)にブロック化し、このデータ語を適当な符号則に従って、n×iビットからなる符号語に変換するものである。そしてこの符号は、i=1のときには固定長符号となり、またiが複数個選べるとき、すなわち、1乃至imax(最大のi)の範囲の所定のiを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号(d,k;m,n;r)と表される。以下、可変長符号(d,k;m,n;r)を、RLL符号(Run Length Limited Code)と適宜称する。
ここでiは拘束長と称され、imaxはr(最大拘束長)となる。またdは、連続する”1”の間に入る、”0”の最小連続個数、例えば”0”の最小ランを示し、kは連続する”1”の間に入る、”0”の最大連続個数、例えば”0”の最大ランを示している。
さらに詳細には、記録波形列(後述するようにRLL符号がNRZI変調されたもの)の最小反転間隔をTminとし、最大反転間隔をTmaxとするとき、線速方向に高密度に記録を行うためには、最小反転間隔Tminは長い方が、すなわちdは大きい方が良く、またクロックの再生の面からは、最大反転間隔Tmaxは短い方が、すなわち最大ランkは小さい方が望ましく、この条件を満足するために、種々の変調方法が提案されている。
具体的には、例えば光ディスク、磁気ディスク、又は光磁気ディスク等において、提案あるいは実際に使用されている変調方式として、可変長符号であるRLL(1−7)((1,7;m,n;r)とも表記される)やRLL(2−7)((2,7;m,n;r)とも表記される)、そしてISO規格MOに用いられている固定長RLL(1−7)((1,7;m,n;1)とも表記される)などがある。
現在開発研究されている、記録密度の高い光ディスクや光磁気ディスク等のディスク装置では、d=1のRLL符号がよく用いられており、例えば可変長RLL(1−7)符号がある。
可変長RLL(1−7)のパラメータは(1,7;2,3;2)であり、記録波形列のビット間隔をTとすると、(d+1)Tで表される最小反転間隔Tminは2(=1+1)Tとなる。データ列のビット間隔をTdataとすると、この(m/n)×2で表される最小反転間隔Tminは1.33(=(2/3)×2)Tdataとなる。また(k+1)Tで表される最大反転間隔Tmaxは8(=7+1)T((=(m/n)×8Tdata=(2/3)×8Tdata=5.33Tdata)である。さらに検出窓幅Twは(m/n)×Tdataで表され、その値は0.67(=2/3)Tdataとなる。
RLL(1−7)による変調を行ったチャネルビット列におけるTの発生頻度を調べると、Tminである2Tが一番多く、以下3T、4T、5Tと続く。2Tや3Tといった、エッジ情報が早い周期で多く発生するのは、クロック再生には有利となる場合が多い。
Blu-ray Disc ReWritable Formatで採用されている17PP符号は、RLL(1−7)符号をベースとしており、最小ラン、最大ラン、基本変換率は同一である。さらに、最小ラン2Tの連続を有限回に制限するとともに、データ列と変換符号列の関係が、テーブル内の「1」の個数に規則性を持たせてあり、DSV(Digital Sum Value)制御時に効率良く行えるような形式となっている。
なお、DSV制御とは、次のような制御を言う。
即ち、記録媒体へのデータの記録、あるいは、データの伝送の際には、記録媒体あるいは伝送路に適した符号化変調が行われるが、これら変調符号に直流成分及び低域成分が含まれていると、例えば、ディスク装置のサーボの制御におけるトラッキングエラーなどの、各種のエラー検出信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って、変調符号には、直流成分及び低域成分をなるべく含めないようにする方が良い。
そこで、DSVを制御することが提案されている。このDSVとは、RLL符号をレベル符号化し(例えば後述するNRZI変調を行い)、そのビット列(データのシンボル)の”1”を「+1」、”0”を「−1」として、符号を加算することであり、その総和を0に近づけることを、DSV制御という。符号列の直流成分及び低域成分の目安となるDSV推移の絶対値を小さくすること、すなわち、DSV制御を行うことは、符号列の直流成分及び低域成分を抑圧することになる。
なお、可変長RLL(1−7)による変調符号は、DSV制御が行われていない。変換効率が良いために、例えば、DVD(Digital Versatile Disk)の8−16符号のように、変調時にDSV制御を行うことが出来ない。このような場合のDSV制御は例えば、変調後の符号化列(チャネルビット列)において、所定の間隔に区切ってDSV計算を行い、DSV制御ビットとして符号化列(チャネルビット列)内の所定の位置に挿入することによって、実現される。
しかしながら、DSV制御ビットは、基本的には冗長ビットである。従って符号変換の効率から考えれば、DSV制御ビットはなるべく少ない方が良い。
以上説明したように、本実施の形態では、このようなRLL符号が記録媒体に記録されることになる。
より正確には、このようなRLL符号が光ディスクや光磁気ディスク等の記録媒体に記録される場合、例えばコンパクトディスクやミニディスクでは、RLL符号において、”1”を反転とし、”0”を無反転とするNRZI(Non Return to Zero Inverted)変調が行われ、NRZI変調された可変長符号(以下、記録波形列とも称する)に基づく記録が行なわれていることが多い。ただし、この他に、記録密度のあまり大きくなかった初期のISO(International Organization for Standardization)規格の光磁気ディスクでは、記録変調されたビット列がNRZI変調されずに、そのまま記録された場合もあった。
本実施の形態では、このようにして光ディスクや光磁気ディスク等の記録媒体に記録されたRLL符号(以下、RLL記録符号と称する)が、図1のデータ再生装置により再生される。さらに言えば、本実施の形態では、d>0のRLL記録符号が、図1のデータ再生装置により再生される。
即ち、例えば記録媒体に記録されたRLL記録符号は、図示せぬヘッド等によりRF(Radio Frequency)信号(以下、再生RF信号と称する)として読み出され、図1のデータ再生装置に入力される。
従って、図1のデータ再生装置は、この再生RF信号から元のデータを復元し、出力することになる。このため、図1の例では、データ再生装置は、微分フィルタ部1乃至デコード部7から構成されている。
かかる構成のデータ再生装置のデータ再生処理の一例が図2のフローチャートに示されている。そこで、以下、図2のフローチャートを参照して、図1のデータ再生装置のデータ再生処理の一例について説明する。また、図2のフローチャートの各ステップの処理を説明する際に、微分フィルタ部1乃至デコード部7のうちの、説明対象のステップの処理を実行するブロックについても併せて説明していく。
ステップS1において、微分フィルタ部1は、再生RF信号の微分応答信号を生成し、A/D変換部2に供給する。即ち、微分フィルタ部1は、その名称の通り例えば微分型のフィルタで構成される。
ステップS2において、A/D(Analog/Digital)変換部2は、ターゲットとするチャネルクロック(書き込み周波数)fchとは非同期の所定のサンプリング周波数によって、アナログの微分応答信号を非同期サンプリングすることで、デジタルの非同期サンプリングデータを生成し、EQ部3に供給する。
なお、ステップS2の処理で使用されるサンプリング周波数は、例えばチャネルクロックfchに対して、2倍よりも小さく、等倍よりもやや高い周波数に設定するとよい。例えば本実施の形態では、サンプリング周波数は、チャネルクロックfchに対してn/m倍とされており、具体的には例えばm=7、n=8 として、fch * 8/7、即ち、チャネルクロックfchに対して8/7倍とされている。
ステップS3において、EQ部3は、A/D変換部2から供給された非同期サンプリングデータを所定の波形に整形する。例えば本実施の形態では、EQ部3は、5tapで固定の係数が与えられたイコライザ(Equalizer)として構成されており、この5tap分の固定の係数のそれぞれにより非同期サンプリングデータが所定の波形に整形される。
所定の波形に整形された非同期サンプリングデータがEQ部3からAGC/DCC部4に提供されると、処理はステップS4に進む。ステップS4において、AGC/DCC部4は、非サンプリングデータのゲイン制御(AGC:Auto Gain Control)およびDC(Direct Current)オフセットキャンセル(DCC:DC Cancel)を行う。
なお、AGC/DCC部4は、必要に応じて、他のブロックより情報を入手して所定の演算を行ってもよい。
ゲイン制御およびDCオフセットキャンセルが行われた非同期サンプリングデータが、AGC/DCC部4からPLL部5に提供されると、処理はステップS5に進む。ステップS5において、PLL(Phase Locked Loop)部5は、非同期サンプリングデータを、チャネルクロックfchに同期した同期サンプリングデータに変換する。
詳細については後述するが、PLL部5には、PR(1,-1)等化またはPR(1,0,-1)等化に対応したアルゴリズムが与えられており、その結果、PLL部5から出力される同期サンプリングデータは、PR(1,-1)等化またはPR(1,0,-1)等化に整形されたデジタル信号になる。
同期サンプリングデータがPLL部5からPRML部6に提供されると、処理はステップS6に進む。ステップS6において、PRML部6は、パーシャルレスポンス(PR:Partial Response)方式と最尤検出(ML:Maximum Likelihood Sequence Detection)方式を組み合わせたPRML(Partial Response Maximum Likelihood)方式を利用して、その同期サンプリングデータからRLL符号(0または1のチャネルビット)を検出する。
なお、最尤復号としては、主にビタビ検出(ビタビ復号)が用いられる。ただし、PRML部6のデータ検出方式は、ビタビ復号に特に限定されず、例えばNPML符号を用いる方式であってもよいし、あるいはまた、単純なスライス検出方式であってもよい。
RLL符号がPRML部6からデコード部7に供給されると、処理はステップS7に進む。ステップS7において、デコード部7は、このRLL符号をデコード(チャネル復号=符号化復号)し、その結果得られる元のデータ列を出力する。
以上、図1の構成を有するデータ再生装置が実行するデータ再生処理について説明した。
ところで、例えばいま、図1の構成を有するデータ再生装置に対して、本発明が適用されるPLL部5(詳細の構成については図11参照)の代わりに、図3に示されるような従来のPLL部を搭載した再生装置を考える。即ち、図3は、従来のPLL部の一構成例を示している。
図3の例では、従来のPLL部は、Digital ITR型PLL回路として構成されている。このため、図3の例では、補間フィルタ部11乃至剰余累算部14が従来のPLL部に設けられている。
補間フィルタ部11は、図1のAGC/DCC部4から入力された非同期サンプリングデータを、同期サンプリングデータに変換するためのフィルタ係数を持った補間フィルタとして構成される。即ち、補間フィルタ部11は、剰余累算部14から供給された情報に基づいて複数のフィルタ係数から所定の1つを選択し、非同期サンプリングデータの位相を、選択されたフィルタ係数に対応する分だけずらす。その結果、補間フィルタ部11から出力されるサンプリングデータは、同期サンプリングデータに近いデータになる。
換言すると、過渡期などにおいては、補間フィルタ部11から出力されるサンプリングデータはまだ、チャネル周波数fchに正確に同期していない。即ち、補間フィルタ部11から出力されるサンプリングデータには位相誤差が存在する。このため、PLL部は、フィードバック制御を行って位相誤差を限りなく0に近づけていくことで、結果として、チャネル周波数fchにほぼ同期したサンプリングデータを出力するようにしている。このようなフィードバック制御を行うために、補間フィルタ部11の他、位相誤差情報検出部12、ループフィルタ部13、および、剰余累算部14が設けられているのである。即ち、補間フィルタ部11乃至剰余累算部14によりフィードバックループが構成されているのである。
ただし、以下の説明においては、補間フィルタ部11から出力されるサンプリングデータをまとめて、同期サンプリングデータと称する。即ち、位相誤差を多少とも含んだサンプリングデータであっても、同期サンプリングデータと称する。
位相誤差情報検出部12は、例えばPR(1,-1)等化に対応したアルゴリズムが与えられており、同期サンプリングデータの位相誤差を示す情報(以下、位相誤差情報と称する)を検出し、ループフィルタ部13に提供する。
詳細には、位相誤差情報検出部12は、スライス部21と位相誤差検出部22とから構成される。
なお、以下、位相誤差情報検出部12により位相誤差が検出される対象の同期サンプリングデータ、即ち、現在の処理対象のサンプリング値を、data_nowと称する。これに対して、data_nowの一つ前の同期サンプリングデータを、data_Dと称する。
この場合、スライス部21は、data_nowの実際の値と所定の閾値thとを比較することで、data_nowが本来取り得る値を仮判定し、その仮判定値(以下、スライス値と称する)を位相誤差検出部22に提供する。
具体的には例えば、ここでは同期サンプリングデータはPR(1,-1)等化に整形されたデジタル信号とされているので、1,0,−1が、data_nowが本来取り得る値となる。即ち、例えば本実施の形態では、スライス部21は、data_nowが次の不等式(1)乃至(3)のうちの何れを満たすかを判断する。
data_now ≧ th ・・・(1)
th > data_now > -th ・・・(2)
-th ≧ data_now ・・・(3)
そして、スライス部21は、不等式(1)を満たす場合にはスライス値は1であると、不等式(2)を満たす場合にはスライス値は0であると、不等式(3)を満たす場合にはスライス値は−1であるとそれぞれ判定し、判定されたスライス値を位相誤差検出部22に提供する。
位相誤差検出部22は、次のMueller&Muellerの式(4)の右辺を演算することで、位相誤差情報としてphase_errを算出し、ループフィルタ部13に提供する。なお、式(4)において、slice_nowは、data_nowに対応するスライス値を示しており、slice_Dは、data_Dに対応するスライス値を示している。
phase_err = (data * slice_D) - (data_D * slice_now) ・・・(4)
ループフィルタ部13は、位相誤差検出部22から供給された位相誤差情報に加えて、所定のループフィルタ係数と、必要に応じて所定の初期値とを用いて、ループフィルタ演算を行い、その演算結果を剰余累算部14に提供する。
剰余累算部14は、ループフィルタ部13のループフィルタ演算結果についての所定の累算処理を行い、その処理結果に基づいて、補間フィルタ部11にとって必要な情報を生成して補間フィルタ部11に提供するとともに、他のブロックに対して必要なenable情報を提供する。
かかる構成の従来のPLL部では、上述した従来の問題点が発生してしまうことになる。そこで、本発明人は、従来の問題点の発生要因を突き止め、その要因を取り除くことが可能な手法を発明した。
以下、はじめに、図4乃至図9を参照して、従来の問題点の発生要因について説明する。
図4は、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときの最小ラン2T(=d+1)連続時の理想的な出力波形を示している。
即ち、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときの2Tの連続時の出力は、1,0,-1,0,1,0,-1,・・・である。従って、その出力波形は、図4に示されるような単純なsin波形であるとみなすことができる。
この場合、PLL部によるPR(1,-1)等化での理想的なサンプル位置、即ち、補間フィルタ部11からの同期サンプリングデータの理想的な位相位置(位相誤差が存在しない位置)、換言すると、data_nowやdata_Dの理想的な位相位置は、図4に示されるように、0,90,180,270,360 の位相位置となる。
このような理想的な位相位置の同期サンプリングデータが補間フィルタ部11から出力されている場合には、上述したスライス部12により利用される閾値th、即ち、不等式(1)乃至(3)で利用される閾値thが例えば0.5であるとすると、slice_Dとslice_nowの組み合わせ(slice_D,slice_now)が、(0,-1)、(0,1)、(1,0)、および(-1,0)の何れかとなる。従って、この場合、上述した式(4)より、phase_errは常に0となる。即ち、位相誤差検出部22は、位相誤差情報として0(位相誤差が存在しない意味)をループフィルタ部13に出力する。換言すると、位相誤差検出部22は、位相誤差情報の出力を発生させないとも言える。
ただし、0,90,180,270,360 の位相位置における同期サンプリングデータがノイズ等に起因する値を含めば、即ち、0,90,180,270,360 の位置における値が、0,1,−1に対してノイズ等に起因する値が加えられた値であれば、phase_errは0以外の値を有することになるので、位相誤差情報の出力が発生することになる。
また、補間フィルタ部11からの同期サンプリングデータの位相位置が、理想位置(0,90,180,270,360 の位置)に対して若干ずれた場合にも、slice_Dとslice_nowの組み合わせ(slice_D,slice_now)が、(0,-1)、(0,1)、(1,0)、および(-1,0)の何れかとなる。従って、このような場合には、ノイズ等が無くても、phase_errは0以外の値を有することになるので、位相誤差情報の出力が発生することになる。
従って、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置(0,90,180,270,360 の位置)から若干ずれている場合には、PLL部の上述したフィードバック制御により、理想位置(0,90,180,270,360 の位置)に収束していくことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差がなくなっていくことになる。
ところが、補間フィルタ部11からの同期サンプリングデータの位相位置、換言すると、data_nowやdata_Dの位相位置がさらにずれていき、図5に示されるように、理想位置(0,90,180,270,360 の位置)に対して45ずつずれてしまった場合には、(slice_D,slice_now)として、(0,-1)、(0,1)、(1,0)、および(-1,0)が存在しなくなる。即ち、(slice_D,slice_now)として、本来d=1のRLL符号をPR(1,-1)等化に適用した際には発生し得ない、(1,-1)、(1,1)、(-1,1)、(-1,-1)が発生してしまう。その結果、上述した式(4)より、phase_errは常に0となってしまう。即ち、位相誤差検出部22は、45もの位相誤差が存在するにも拘らず、位相誤差情報として0(位相誤差が存在しない意味)をループフィルタ部13に出力することになってしまう。
なお、図5において、45,135, 225, 315の位相位置における値、即ち、同期サンプリングデータの値が、ノイズ等でth=0.5を下回るか-th=-0.5を上回れば、(slice_D,slice_now)として、(0,-1)、(0,1)、(1,0)、および(-1,0)のうちの何れかが存在することになり、位相誤差情報の出力が発生することになる。ただし、図5から明らかなように、45,135位相位置における値はth=0.5を大きく上回っており、また、225, 315の位相位置における値は-th=-0.5を大きく下回っており、たとえ同期サンプリングデータにノイズ等が多く含まれていたとしても、その値がth=0.5を下回るか-th=-0.5を上回る確率は低い。
結局、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置から45だけずれた位置(45,135,225,315,405 の位置)から若干ずれている場合には、PLL部の上述したフィードバック制御により、理想位置から45だけずれた位置(45,135,225,315,405 の位置)に収束していってしまうことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差はほぼ45のまま推移して、位相誤差はなくならないことになる。
より正確に言うと、data_Dとdata_nowの位相位置が、data_Dとdata_nowのうちのいずれか一方だけの値が予め定めた閾値を超えているときの位相位置となった場合、以下、その位相位置を裏位相と称する。この場合、裏位相になると、PLL部の上述したフィードバック制御により、理想位置から45だけずれた位置(45,135,225,315,405 の位置)に収束していってしまうことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差はほぼ45のまま推移して、位相誤差はなくならないことになる。
以上の内容は、2T以外のラン連続時にも同様に当てはまる。例えば、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときのラン3Tの連続時の出力は、0,1,0,0,-1,0,0,1,0,0,-1,0,0,…である。従って、その出力波形は、図6に示されるような波形であるとみなすことができる。即ち、図6は、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置(0,90,180,270,360 の位置)である状態を示す図である。これに対して、図7は、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置に対して45ずつずれてしまった状態を示す図である。
図6から明らかなように、ラン3Tの連続時の出力であっても、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置(0,90,180,270,360 の位置)である場合には、(slice_D,slice_now)が、(0,-1)、(0,1)、(1,0)、および(-1,0)が発生する。これに対して、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置に対して45ずつずれてしまうと、(slice_D,slice_now)として、本来発生しない(1,1)、(-1,-1)が発生するとともに、(0,-1)、(0,1)、(1,0)、および(-1,0)が位相のずれた状態で発生する。
その他図示はしないが、ラン4Tの連続時の出力ならば、1, 0, 0, 0, -1, 0, ・・・となり、ラン5Tの連続時の出力ならば、1, 0, 0, 0, 0, -1, 0, ・・・となり、ラン6Tの連続時の出力ならば、1, 0, 0, 0, 0, 0, -1, 0, ・・・となる。例えばRLL(1,7)ならば、d=1、最大ランk=7であるから、2Tから8Tまでが存在することとなる。但し大抵において実際にはSync-codeによって、例えば10Tなどのさらに大きなTが存在している。
いずれにしても、最小ランに関わり無く、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置である場合には、(slice_D,slice_now)として(0,-1)、(0,1)、(1,0)、および(-1,0)が発生する。これに対して、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置に対して45ずつずれてしまうと、(slice_D,slice_now)として、本来発生しない(1,1)、(-1,-1)が発生するとともに、(0,-1)、(0,1)、(1,0)、および(-1,0)が位相のずれた状態で発生する。
従って、補間フィルタ部11からの同期サンプリングデータの位相位置が裏位相になってしまうと、PLL部の上述したフィードバック制御により、理想位置からずれた位置に収束していってしまうことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差はなくならないことになる。このことが、上述した従来の問題点の発生要因と考えられる。
具体的には例えば、図8は、従来のPLL部が正常にロックしている様子、即ち、補間フィルタ部11からの同期サンプリングデータの位相位置がほぼ理想位置にある状態を示している。即ち、図8は、従来のPLL部が、非同期サンプリングデータをPLL(1,-1)等化により位相同期させた場合における、その結果得られる正常時の同期サンプリングデータを示している。図8において、横軸が時間を示し、縦軸が振幅のレベルを示している。また、閾値thは32[Level]とされており、前段の図1のEQ部3における5tap として(-0.50, 0.25, 1.50, 0.25, -0.50)が与えられている。また、アイパターン時のエラーレートは、Byte単位で 3e-4程度であった。図8に示されるように、アイ(閾値近辺の白い部分:2つの黒い部分の間の隙間)が開いていることから、実際の外乱を含んだ波形でも、同期サンプリングデータの位相位置がほぼ理想位置へ向けて収束していることがわかる。
ところが、補間フィルタ部11からの同期サンプリングデータの位相位置が裏位相となってしまった場合には、従来のPLL部が裏位相の所定の位相位置(理想位置から45度ずれた位置等)でロックしてしまい、その結果、非同期サンプリングデータは図9に示されるようになってしまう。この場合、図9に示されるように、アイの状態が崩れてしまっていることがわかる。換言すると、部分部分でPR(1,-1)等化が正常に行われているアイ(±60[Level]前後のアイ)が確認できるが、それ以外は、別のPR等化(PR(1,0,-1)等化)が行われたようなアイ(±30[Level]前後のアイ)となってしまっていることがわかる。即ち、従来のPLL部が裏位相の所定の位相位置(理想位置から45度ずれた位置等)でロックしてしまうこととは、従来のPLL部があたかも別のPR等化(PR(1,0,-1)等化)を行うことになってしまうことを意味する。
従って、PR(1,-1)等化が正常に行われているアイの部分では、図8と同程度のエラーレートを取ることができていたものが(ある程度エラーレートがよかったものが)、そのアイが崩れると、即ち、従来のPLL部が裏位相の所定の位相位置でロックしてしまうと、後段の図1のPR(1,-1)に対応したPRML部6で検出されたチャネルビットは全く合っていないものになるか、または、SYNC(先頭)が取れないものになってしまう。その結果、エラーレートを全く取ることができなくなってしまう。即ち、従来の問題点が発生してしまう。
このような裏位相の所定の位相位置で従来のPLL部がロックしてしまうという現象は、再生品質の良い悪いに関係なく、従来のPLL部の前段の図1のAGC/DCC部4のAGCやDCCの設定、EQ部3のタップの設定、或いは、従来のPLL部のスライスの閾値thの設定によっては発生し得る。
そこで、本発明人は、このような問題点を解決すべく、次のような手法を発明した。
即ち、PLL部からの同期サンプリングデータの位相位置が裏位相になっているか否かを判定し、裏位相になっていない場合には、上述した式(4)の演算結果を位相誤差情報として利用し、裏位相になった場合には、式(4)とは別の位相誤差情報を利用するという手法が、本発明人により発明された。ただし、より正確には、d=1かつPR(1,0,-1)については、裏位相になっていない場合には、基本的には、式(4)の演算結果を位相誤差情報として利用するが、data_Dからdata_nowへの推移が0→±1や±1→0の場合には、0を位相誤差情報として利用する。なぜならば、これらの推移は、裏位相になっているときにも、なっていないときにも、発生し得るからである。
図示はしないが、この本発明の手法が適用されたPLLを図1のPLL部5として採用することで、図1のデータ再生装置は、上述した問題点を解決することができる。
ところで、図5は、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときの最小ラン2T(=d+1)連続時の裏位相状態における出力波形を示していると説明したが、見方を変えると、d=1のRLL記録符号を用いてPR(1,0,-1)等化を行ったときの最小ラン2T(=d+1)連続時の理想的な出力波形を示しているとも言える。
同様に、図7は、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときのラン3T(=d+1)連続時の裏位相状態における出力波形を示していると説明したが、見方を変えると、d=1のRLL記録符号を用いてPR(1,0,-1)等化を行ったときの最小ラン2T(=d+1)連続時の理想的な出力波形を示しているとも言える。
このことをさらに詳しく説明する。
即ち、d=1のRLL記録符号を用いてPR(1,0,-1)等化を行ったときの2Tの連続時の出力は、1,1, -1,-1,1,1,-1,-1,・・・である。従って、その出力波形は、図5に示されるような単純なsin波形であるとみなすことができる。
この場合、PLL部によるPR(1,0,-1)等化での理想的なサンプル位置、即ち、補間フィルタ部11からの同期サンプリングデータの理想的な位相位置(位相誤差が存在しない位置)、換言すると、data_nowやdata_Dの理想的な位相位置は、図5に示されるように、45,135,225,315の位相位置となる。
このような理想的な位相位置の同期サンプリングデータが補間フィルタ部11から出力されている場合には、上述したスライス部12により利用される閾値th、即ち、不等式(1)乃至(3)で利用される閾値thが例えば0.5であるとすると、slice_Dとslice_nowの組み合わせ(slice_D,slice_now)が、(1,1)、(-1,1)、(1,-1)、および(-1,-1)の何れかとなる。従って、この場合、上述した式(4)より、phase_errは常に0となる。即ち、位相誤差検出部22は、位相誤差情報として0(位相誤差が存在しない意味)をループフィルタ部13に出力する。換言すると、位相誤差検出部22は、位相誤差情報の出力を発生させないとも言える。
ただし、45,135,225,315の位相位置における同期サンプリングデータがノイズ等に起因する値を含めば、即ち、45,135,225,315の位置における値が、0,1,−1に対してノイズ等に起因する値が加えられた値であれば、phase_errは0以外の値を有することになるので、位相誤差情報の出力が発生することになる。
また、補間フィルタ部11からの同期サンプリングデータの位相位置が、理想位置(45,135,225,315の位置)に対して若干ずれた場合にも、slice_Dとslice_nowの組み合わせ(slice_D,slice_now)が、(1,1)、(-1,1)、(1,-1)、および(-1,-1)の何れかとなる。従って、このような場合には、ノイズ等が無くても、phase_errは0以外の値を有することになるので、位相誤差情報の出力が発生することになる。
従って、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置(45,135,225,315の位置)から若干ずれている場合には、PLL部の上述したフィードバック制御により、理想位置(45,135,225,315の位置)に収束していくことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差がなくなっていくことになる。
ところが、補間フィルタ部11からの同期サンプリングデータの位相位置、換言すると、data_nowやdata_Dの位相位置がさらにずれていき、図4に示されるように、理想位置(45,135,225,315の位置)に対して45ずつずれてしまった場合には、(slice_D,slice_now)として、(1,-1)、(1,1)、(-1,1)、(-1,-1)が存在しなくなり、今度は、(0,-1)、(0,1)、(1,0),(-1,0)が発生してしまう。その結果、上述した式(4)より、phase_errは常に0となってしまう。即ち、位相誤差検出部22は、45もの位相誤差が存在するにも拘らず、位相誤差情報として0(位相誤差が存在しない意味)をループフィルタ部13に出力することになってしまう。
なお、(slice_D,slice_now)として(0,-1)、(0,1)、(1,0),(-1,0)は、図7に示されるように通常理想時でも存在し得る。この件に関しては、後述する。
また、図4において、0,90,180,270,360 の位相位置における値、即ち、同期サンプリングデータの値が、ノイズ等でth=0.5を下回るか-th=-0.5を上回れば、(slice_D,slice_now)として、(1,-1)、(1,1)、(-1,1)、(-1,-1)のうちの何れかが存在することになり、位相誤差情報の出力が発生することになる。ただし、図4から明らかなように、たとえ同期サンプリングデータにノイズ等が多く含まれていたとしても、その値がth=0.5を下回るか-th=-0.5を上回る確率は低い。
従って、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置から45だけずれた位置(0,90,180,270,360 の位相位置)から若干ずれている場合には、PLL部の上述したフィードバック制御により、理想位置から45だけずれた位置(0,90,180,270,360 の位相位置)に収束していってしまうことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差はほぼ45のまま推移して、位相誤差はなくならないことになる。
より正確に言うと、裏位相になると、PLL部の上述したフィードバック制御により、理想位置から45だけずれた位置(図4の0,90,180,270,360 の位相位置)に収束していってしまうことになる。即ち、補間フィルタ部11からの同期サンプリングデータの位相誤差はほぼ45のまま推移して、位相誤差はなくならないことになる。
以上説明したように、図4は、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときの最小ラン2T(=d+1)連続時の理想的な出力波形を示していると説明したが、見方を変えると、d=1のRLL記録符号を用いてPR(1,0,-1)等化を行ったときの最小ラン2T(=d+1)連続時の裏位相状態における出力波形を示しているとも言える。
以上の内容は、2T以外のラン連続時にも同様に当てはまる。例えば、d=1のRLL記録符号を用いてPR(1,0,-1)等化を行ったときのラン3Tの連続時の出力は、0,1,1,0,-1,-1,0,1,1,0,-1,-1,0,…である。従って、その出力波形は、図7に示されるような波形であるとみなすことができる。即ち、図7は、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置(45,135,225,315の位置)である状態を示す図である。これに対して、図6は、補間フィルタ部11からの同期サンプリングデータの位相位置が理想位置に対して45ずつずれてしまった状態を示す図である。
その他図示はしないが、ラン4Tの連続時の出力ならば、1, 1, 0, 0, -1, -1, ・・・となり、ラン5Tの連続時の出力ならば、1, 1, 0, 0, 0, -1, -1, ・・・となり、ラン6Tの連続時の出力ならば、1, 1, 0, 0, 0, 0, -1, -1, ・・・となる。例えばRLL(1,7)ならば、d=1、最大ランk=7であるから、2Tから8Tまでが存在することとなる。但し大抵において実際にはSync-codeによって、例えば10Tなどのさらに大きなTが存在している。
以上説明したような裏位相の所定の位相位置で従来のPLL部がロックしてしまうという現象は、再生品質の良い悪いに関係なく、従来のPLL部の前段の図1のAGC/DCC部4のAGCやDCCの設定、EQ部3のタップの設定、或いは、従来のPLL部のスライスの閾値thの設定によっては発生し得る。さらに、外乱を含んだ実際の波形においては、これらの各種設定が適正でなくなると、システム(データ再生装置)全体が不安定になってしまう。
このように、図6は、d=1のRLL記録符号を用いてPR(1,-1)等化を行ったときのラン3T(=d+2)連続時の理想的な出力波形を示していると上述したが、見方を変えると、d=1のRLL記録符号を用いてPR(1,0,-1)等化を行ったときのラン3T(=d+1)連続時の裏位相状態における出力波形を示しているとも言える。
以上の内容をまとめると、d=1におけるPR(1,-1)応答は、裏位相にサンプル位置(data_nowやdata_D)がある時は、PR(1,0,-1)応答と等価となり、逆に、d=1におけるPR(1,0,-1)応答は、裏位相にサンプル位置がある時は、PR(1,-1)応答と等価になる、という関係が存在する。
そこで、本発明人は、さらに、この関係を利用した次のような手法を発明した。即ち、PLL部において利用されるスライス値の推移パターンを観察して、その推移パターンによって、パーシャルレスポンス方式を、PR(1,-1)とPR(1,0,-1)とのうちの現在利用されている方から他方に切り替えるという手法が、本発明人によりさらに発明された。
なお、(slice_D,slice_now)として(0,-1)、(0,1)、(1,0),(-1,0)は、上述したようにPR(1,0,-1)の通常理想状態でも裏位相状態でも存在し得るので、、PR(1,-1)とPR(1,0,-1)との相互での切替を実現するためには、後述するように、図13乃至図16で示されるphase_errアルゴリズムを用いるとよい。
この本発明の手法が適用されたデータ再生装置の構成例が図10に示されている。即ち、図10は、本発明が適用されるデータ再生装置の、図1とは異なる実施の形態の構成例を示している。なお、図10の例のデータ再生装置において、図1の例のデータ再生装置と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図10の例では、データ再生装置は、微分フィルタ部1乃至AGC/DCC部4、PLL部31、切替判定制御部32、PRML部33、および、sync検出/デコード部34から構成されている。
PLL部31は、AGC/DCC部4から供給された非同期サンプリングデータを、チャネルクロックfchに同期した同期サンプリングデータに変換してPRML部33に供給する。
詳細については後述するが、PLL部31には、PR(1,-1)等化およびPR(1,0,-1)等化にそれぞれ対応したアルゴリズムが与えられており、切替可能とされている。即ち、切替判定制御部32からPLL部31に対して切替判定情報chgが供給されてくるので、PLL部31は、この切替判定情報chgに基づいて、そのアルゴリズムを、PR(1,-1)等化およびPR(1,0,-1)等化のうちの現在使用している方から他方に切り替える。その結果、PLL部31から出力される同期サンプリングデータは、PR(1,-1)等化またはPR(1,0,-1)等化に整形されたデジタル信号になる。
また、詳細については後述するが、PLL部31は、切替判定制御部32が切替判定を行うために必要な情報(以下、切替判定指標情報と称する)を、切替判定制御部32に提供する。例えば本実施の形態では、PLL部31は、図3の従来のPLL部と同様に、スライス値を用いて位相誤差情報を算出する。また、上述したように、スライス値の通常理想時の推移のパターンは、PR(1,-1)等化とPR(1,0,-1)等化とでは異なる。即ち、自分自身にとって裏位相状態の推移のパターンが、他方にとって通常理想時の推移パターンとなっていることが多い。そこで、本実施の形態ではPLL部31は、スライス値を切替判定指標情報として切替判定制御部32に供給する。
なお、PLL部31のさらなる詳細については、図11を参照して後述する。
切替判定制御部32は、PLL部31から供給された切替判定指標情報に基づいて切替判定を行い、その判定結果を切替判定情報chgとして、上述したPLL部31の他、さらにPRML部33にも供給する。
PRML部33は、第1のPRML部33−1と第2のPRML部33−2とを含むように構成されている。第1のPRML部33−1は、PR(1,-1)に対応するPRML方式を利用して、PLL部31から供給された同期サンプリングデータからRLL符号を検出する。これに対して、第2のPRML部33−2は、PR(1,0,-1)に対応するPRML方式を利用して、PLL部31から供給された同期サンプリングデータからRLL符号を検出する。第1のPRML部33−1と第2のPRML部33−2との切替は、切替判定制御部32からの切替判定情報chgによって行われる。
PRML部33から出力されたチャネルビット列(RLL符号)はsync検出/デコーダ部34に供給される。sync検出/デコーダ部34は、sync(同期信号)を検出し、例えば同期検出位置を基準としてRLL符号をデコード(チャネル復号=符号化復号)し、その結果得られる元のデータ列を出力する。
次に、図11を参照して、PLL部31の詳細な構成例について説明する。即ち、図11は、本発明の手法が適用された位相同期装置の一実施の形態であるPLL部31の構成例を示している。なお、図11のPLL部31において、図3の従来のPLL部と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図11の例では、PLL部31は、Digital ITR型PLL回路として構成されている。このため、図11の例では、PLL部5には、補間フィルタ部11、位相誤差情報検出部41、ループフィルタ部13、および剰余累算部14が設けられている。即ち、図3の従来のPLL部に対して、位相誤差情報検出部12の代わりに、位相誤差情報検出部41を採用したPLL部31が、本発明が適用される位相同期装置の一実施の形態である。
従って、以下、位相誤差情報検出部41の説明のみを行う。
図11の例では、位相誤差情報検出部41は、スライス部51と位相誤差検出部52とから構成されている。
スライス部51は、第1のスライス部51−1と第2のスライス部51−2とを含むように構成されている。
第1のスライス部51−1は、PR(1,-1)に対応するアルゴリズムが与えられており、このアルゴリズムに従って、補間フィルタ部11から供給されたdata_nowに対応するslice_nowを算出する。そして、第1のスライス部51−1は、そのslice_nowを、位相誤差検出部52に供給するとともに、上述した切替判定指標情報として切替判定制御部32に供給する。
これに対して、第2のスライス部51−2は、PR(1,0,-1)に対応するアルゴリズムが与えられており、このアルゴリズムに従って、補間フィルタ部11から供給されたdata_nowに対応するslice_nowを算出する。そして、第2のスライス部51−2は、そのslice_nowを、位相誤差検出部52に供給するとともに、上述した切替判定指標情報として切替判定制御部32に供給する。
第1のスライス部51−1と第2のスライス部51−2との切替は、切替判定制御部32からの切替判定情報chgによって行われる。
なお、PR(1,-1)の場合であってもPR(1,0,-1)の場合であっても同一のスライス部51を適用することが可能である。ただし、性能維持の観点からすると、図11の例のように、PR(1,-1)で利用される第1のスライス部51−1と、PR(1,0,-1)で利用される第2のスライス部51−2との2つを設け、それらを切り換えて利用する方が好適である。
図11の例では、位相誤差検出部52は、第1の位相誤差検出部52−1と第2の位相誤差検出部52−2とを含むように構成される。
第1の位相誤差検出部52−1は、PR(1,-1)に対応するアルゴリズム(例えば後述する図13や図14のphase_errの項目参照)が与えられており、このアルゴリズムに従って、補間フィルタ部11から供給されたdata_Dやdata_now等、および、スライス部51から供給されたslice_Dやslice_now等を利用して位相誤差情報を算出し、ループフィルタ部13に提供する。
これに対して、第2の位相誤差検出部52−2は、PR(1,0,-1)に対応するアルゴリズム(例えば後述する図15や図16のphase_errの項目参照)が与えられており、このアルゴリズムに従って、補間フィルタ部11から供給されたdata_Dやdata_now等、および、スライス部51から供給されたslice_Dやslice_now等を利用して位相誤差情報を算出し、ループフィルタ部13に提供する。
第1の位相誤差検出部52−1と第2の位相誤差検出部52−2との切替は、切替判定制御部32からの切替判定情報chgによって行われる。
以上、図10と図11とを参照して、本発明が適用されるデータ再生装置、或いは、本発明が適用される位相同期装置としてのPLL部を含むデータ再生装置の一実施の形態の構成例について説明した。
かかる図10の構成のデータ再生装置のデータ再生処理は、基本的に図2のフローチャートに従って実行されることになる。従って、ここではデータ再生処理の説明については省略する。
ただし、同期データを構成する各サンプリング値を1単位とすると、PLL部31およびPRML部33の1単位の処理、即ち、1つのサンプリング値についての図2のステップS5とS6の処理は、上述したように、PR(1,-1)とPR(1,0,-1)とのうちの何れか一方に対応する処理となる。PR(1,-1)とPR(1,0,-1)とのうちの何れに対応する処理となるのかについては、上述したように切替判定制御部32により制御される。以下、図12乃至図16を参照して、切替判定制御部32の動作について説明する。
図12は、切替判定制御部32の処理(以下、切替判定処理と称する)の一例を示すフローチャートである。そこで以下、図12のフローチャートを参照して、切替判定処理の一例について説明する。
ステップS21において、切替判定制御部32は、PLL部31(より正確には、図11の第1のスライス部51−1または第2のスライス部51−2)から直前に出力されたslice_nowを、切替判定指標情報として取得する。
ステップS22において、切替判定制御部32は、slice_nowを含むスライス値の推移パターンを判定する。即ち、ステップS22において、例えばslice_Dとslice_nowとの組み合わせである(slice_D,slice_now)が、推移パターンとして判定される。さらに例えば、後述するように、slice_nowの2区間前のスライス値(以下、slice_2Dと称する)も加えて、slice_2D、slice_D、およびslice_nowの組み合わせである(slice_2D,slice_D,slice_now)が、必要に応じて推移パターンとして判定される場合もある。
ステップS23において、切替判定制御部32は、ステップS22の処理で判定された推移パターンが切替パターンであるか否かを判定する。切替パターンとは、現在利用されているパーシャルレスポンス方式における裏位相状態のときに存在して通常理想時には存在し得ない推移パターンである。なお、この切替パターンの具体例については、図13乃至図16を参照して後述する。
ステップS23において、切替パターンであると判定した場合、ステップS24において、切替判定制御部32は、切替判定情報chg=1を出力する。
即ち、図12の例では、切替判定情報chgはフラグとされており、そのフラグが立つとき(切替判定情報chg=1のとき)、PLL部31とPRML部33とは、パーシャルレスポンス方式を現在利用している方式から他の方式に切り替える。
具体的には例えば、PR(1,-1)に対応する第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されている状態でステップS24の処理で切替判定情報chg=1が切替判定制御部32から出力されると、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されるように切り替えられる。
また例えば、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されている状態でステップS24の処理で切替判定情報chg=1が切替判定制御部32から出力されると、PR(1,-1)に対応する第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されるように切り替えられる。
これに対して、ステップS23において、切替パターンではないと判定した場合、ステップS25において、切替判定制御部32は、切替判定情報chg=0を出力する。
即ち、図12の例では、上述したように切替判定情報chgはフラグとされており、そのフラグがおろされたとき(切替判定情報chg=0のとき)、PLL部31とPRML部33とは、パーシャルレスポンス方式を切り替えずに、そのまま利用する。
具体的には例えば、PR(1,-1)に対応する第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されている状態でステップS25の処理で切替判定情報chg=0が切替判定制御部32から出力されると、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1がそのまま利用される。
また例えば、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されている状態でステップS25の処理で切替判定情報chg=0が切替判定制御部32から出力されると、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2がそのまま利用される。
ステップS26において、切替判定制御部32は、これまでのslice_nowをslice_Dに設定する。なお、場合によっては、このステップS26の処理でさらに、これまでのslice_Dがslice_2Dに設定される。
ステップS27において、切替判定制御部32は、PLL部31からの次のslice_nowの出力があったか否かを判定する。
即ち、PLL部31からの同期サンプリングデータの出力が続き、その結果、PLL部31からslice_nowが切替判定指標情報として切替判定制御部32に供給され続けている限り、ステップS27においてNOであると判定されて、処理はステップS21に戻され、上述したステップS21乃至S27のループ処理が繰り返し実行される。
そして、PLL部11からの同期サンプリングデータの出力が終了し、その結果、PLL部31からslice_nowの出力も終了すると、ステップS27においてYESであると判定されて、切替判定処理が終了する。
なお、上述した例では、説明の簡略上、スライス値の推移パターンが1回でも切替パターンになると、ステップS23の処理でYESであると判定されて、ステップS24の処理で切替判定情報chg=1が出力されるとした。しかしながら、この場合、推移パターンの誤判定等により本来切替るべきでないときにステップS23の処理でYESであると判定されてしまう、という問題点が発生してしまう。
そこで、かかる問題点の発生を防止するため(問題点を解決するため)には、切替パターンとなるスライス値の推移パターンが1回だけではなく多数回発生した場合にのみ、ステップS23の処理で切替パターンであると判定させればよい。実際には、過去複数回のステップS22の処理結果である複数個のスライス値の推移パターンのうちの、切替パターンとなる個数が、所定の閾値を超えた場合、ステップS23の処理で切替パターンであると判定させればよい。
換言すると、切替パターンとなるスライス値の推移パターンの回数が閾値以上とった場合に、切替判定情報chgであるフラグを立たせるように、即ち、切替判定情報chg=1を出力するように、そのフラグに対して重み付けを行えばよい。
次に、図13乃至図16を参照して、上述した切替パターンの具体例について説明する。
図13は、図10の切替判定制御部32の動作(アルゴリズム)と、図11の位相誤差情報検出部41の動作(アルゴリズム)とであって、d=1、かつ、PR(1,-1)等化におけるアルゴリズムを説明する図である。
図13の前提事項として、出現可否とは、エラーが無い正常時(通常理想時)に、その左方に示される(slice_D,slice_now)のパターンが存在するか否かを示す項目とされている。即ち、出現可否の項目において、◎(二重丸印)が付された左方に示される(slice_D,slice_now)のパターンは、エラーが無い正常時に発生し得るパターンである。これに対して、出現可否において、×(バツ印)が付された左方に示される(slice_D,slice_now)のパターンは、エラーが無い正常時に発生し得ないパターンであって、図13の例では裏位相のときのパターンである。なお、裏位相であることが、×(バツ印)の右方に(pha)として記述されている。
また、図13の前提事項として、補正可否とは、エラーが無い時にphase_err(次に説明する)による位相補正ができるかできないかを示す項目とされている。即ち、補正可否の項目において、◎(二重丸印)が付された左方に示される(slice_D,slice_now)のパターンでは、エラーが無い時にphase_errによる位相補正ができることになる。これに対して、補正可否において、−(バー印)が付された左方に示される(slice_D,slice_now)のパターンでは、エラーが無い時にphase_errによる位相補正ができないことになる。
また、図13の前提事項として、phase_errとは、図11の位相誤差検出部52が算出する位相誤差情報(その算出手法)を示す項目とされている。phase_errとは、上述した式(4)(図13の下方に示される式)そのものを示している。
さらにまた、図13の前提事項として、切替判定とは、現在利用されているパーシャルレスポンス方式(図13の例では、PR(1,1))から、他のパーシャルレスポンス方式(図13の例ではPR(1,0,-1))に切り替えるか否かの判定結果を示す項目とされている。即ち、切替判定の項目において、◎(二重丸印)が付された左方に示される(slice_D,slice_now)のパターンの場合、切り替えると判定されることになる。即ち、上述した図12のステップS23の処理で切替パターンである(YESである)と判定されることになる。これに対して、切替判定の項目において、−(バー印)が付された左方に示される(slice_D,slice_now)のパターンの場合、切り替えないと判定されることになる。即ち、ステップS23の処理で切替パターンではない(NOである)と判定されることになる。
或いは、上述したように、切替判定情報chgであるフラグに重み付けがなされている場合、即ち、切替パターンが複数回発生して初めて切替が行われる場合、その切替判定の処理がアクティブになるか否か、即ち、切替判定の処理自体を開始するか否かを示す項目が、この切替判定であるとも言える。この場合、◎(二重丸印)がアクティブになること、即ち、切替判定の処理を開始することを示すことになる。ただし、以下においては、説明の簡略上、◎(二重丸印)が付されたパターンの場合には、切替が即行われ、−(バー印)が付されたパターンの場合には切替が行われないとする。
なお、これらの図13の前提事項は、後述する図14乃至図16においても同様に前提事項とされている。
ここで、現在、d=1、かつ、PR(1,-1)等化におけるアルゴリズムに従って処理が実行されている場合、即ち、PR(1,-1)に対応する第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されている場合を考える。
この場合、図13の切替判定の項目が◎(二重丸印)の欄(行)に示されるように、図12のステップS22の処理で判定された(slice_D,slice_now)が(1,1),(-1,1),(1,-1),(-1,-1)のうちの何れかであった場合、ステップS23の処理で切替パターンであると判定されて、ステップS24の処理で切替判定情報chg=1が出力されることになる。すると、上述したように、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されるように切り替えられる。
これに対して、図13の切替判定の項目が−(バー印)の欄(行)に示されるように、図12のステップS22の処理で判定された(slice_D,slice_now)が(0,1),(0,-1),(1,0),(-1,0)のうちの何れかであった場合、ステップS23の処理で切替パターンではないと判定されて、ステップS25の処理で切替判定情報chg=0が出力されることになる。すると、上述したように、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1がそのまま利用される。このとき、第1の位相誤差検出部52−1は、図13のphase_errの項目に示されるように、上述した式(4)に従って位相誤差情報を算出することになる。
ところで、(slice_D,slice_now)が(0,1),(0,-1),(1,0),(-1,0)の中には、slice_2Dまで考慮すると、PR(1,-1)にとっての裏位相状態のときのパターンも存在する。また、(slice_D,slice_now)が(1,1),(-1,1),(1,-1),(-1,-1)の中にも、slice_2Dまで考慮すると、PR(1,-1)にとっての裏位相状態のときのパターンではなく、data_nowやdata_Dの位相位置によらずエラー等の要因で発生するパターン(通常理想時では発生し得ないパターンであって、以下、特殊パターンと称する)も存在する。
従って、より精密な切替を行うためには、スライス値の推移パターンとしては、単に(slice_D,slice_now)を採用するよりも、(slice_2D,slice_D,slice_now)を採用した方が好適である。このような(slice_2D,slice_D,slice_now)が採用されたアルゴリズムの一例が図14に示されている。即ち、図14は、図10の切替判定制御部32の動作(アルゴリズム)と、図11の位相誤差情報検出部41の動作(アルゴリズム)とであって、d=1、かつ、PR(1,-1)等化におけるアルゴリズムの他の例を説明する図である。
ここで、図13の例と同様に、現在、d=1、かつ、PR(1,-1)等化におけるアルゴリズムに従って処理が実行されている場合、即ち、PR(1,-1)に対応する第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されている場合を考える。
この場合、図14の例では、切替判定の項目が◎(二重丸印)の欄(行)に示されるように、図12のステップS22の処理で判定された(slice_2D,slice_D,slice_now)が(1,1,0),(-1,-1,0),(0,1,1),(-1,1,1),(-1,-1,1),(1,1,-1),(0,-1,-1),(1,-1,-1)の場合、ステップS23の処理で切替パターンであると判定されて、ステップS24の処理で切替判定情報chg=1が出力されることになる。すると、上述したように、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されるように切り替えられる。
これに対して、図14の切替判定の項目が−(バー印)の欄(行)に示されるように、図12のステップS22の処理で判定された(slice_2D,slice_D,slice_now)が(α,0,0),(α,0,1),(α,0,-1),(0,1,0),(-1,1,0),(0,-1,0),(1,-1,0),(1,1,1),(0,-1,1),(1,-1,1),(0,1,-1),(-1,1,-1),(-1,-1,-1)のうちの何れかであった場合(ただし、αは、-1,0,1のうちの何れかの値)、ステップS23の処理で切替パターンではないと判定されて、ステップS25の処理で切替判定情報chg=0が出力されることになる。すると、上述したように、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1がそのまま利用される。このとき、第1の位相誤差検出部52−1は、図14のphase_errの項目に示されるように、(α,0,1),(α,0,-1),(0,1,0),(-1,1,0),(0,-1,0),(1,-1,0)については、上述した式(4)に従って位相誤差情報を算出することになる。一方、第1の位相誤差検出部52−1は、(1,1,1),(0,-1,1),(1,-1,1),(0,1,-1), (-1,1,-1),(-1,-1,-1)については特殊パターンなので、位相誤差情報として0を出力する。
なお、(slice_2D, slice_D, slice_now)=(-1,1,0),(1,-1,0)は、出現可否の項目に示されるように特殊パターンである。ただし、(-1,1,0),(1,-1,0)は、誤り時の位相誤差情報の出力の方向が、確率的に順方向の可能性が高いパターンである。そこで、このような特殊パターンに対しては位相誤差情報として0の代わりに、上述した式(4)により算出されたphase_errが出力されるのである。
以上、d=1、かつ、PR(1,-1)等化におけるアルゴリズムの一例について説明した。
次に、図15と図16とを参照して、d=1、かつ、PR(1,0,-1)等化におけるアルゴリズムの一例について説明する。
即ち、図15と図16は、図10の切替判定制御部32の動作(アルゴリズム)と、図11の位相誤差情報検出部41の動作(アルゴリズム)とであって、d=1、かつ、PR(1,0,-1)等化におけるアルゴリズムの他の例を説明する図である。
ここで、現在、d=1、かつ、PR(1,0,-1)等化におけるアルゴリズムに従って処理が実行されている場合、即ち、PR(1,0,-1)に対応する第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されている場合を考える。
この場合、図15と図16の例では、切替判定の項目が◎(二重丸印)の欄(行)に示されるように、図12のステップS22の処理で判定された(slice_2D,slice_D,slice_now)が(0,1,0),(0,-1,0)のうちの何れかであった場合、ステップS23の処理で切替パターンであると判定されて、ステップS24の処理で切替判定情報chg=1が出力されることになる。すると、上述したように、PR(1,-1)に対応する第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されるように切り替えられる。
これに対して、図15と図16の例では、図13の切替判定の項目が−(バー印)の欄(行)に示されるように、図12のステップS22の処理で判定された(slice_D,slice_now)が(0,1,0),(0,-1,0)以外であった場合、ステップS23の処理で切替パターンではないと判定されて、ステップS25の処理で切替判定情報chg=0が出力されることになる。すると、上述したように、第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2がそのまま利用される。
そして、図15と図16とのphase_errの項目を比較すると、第2の位相誤差検出部52−2の動作は図15の例と図16の例とでは異なる。
即ち、図15の例では、(slice_2D,slice_D,slice_now)が(α,1,1),(α,-1,1),(α,1,-1),(α,-1,-1)のうちの何れかであった場合(ただし、αは-1,1,0のうちの何れかの値)、第2の位相誤差検出部52−2は、そのphase_errの項目に示されるように、上述した式(4)に従って算出したphase_errを、位相誤差情報として出力することになる。一方、(slice_2D,slice_D,slice_now)が(α,0,1),(α,0,-1),(α,1,0),(α,-1,0)のうちの何れかであった場合、第2の位相誤差検出部52−2は、そのphase_errの項目に示されるように、位相誤差情報として0を出力することになる。
これに対して、図16の例では、(slice_2D,slice_D,slice_now)が(0,1,1),(-1,1,1),(0,-1,1),(-1,-1,1),(0,1,-1),(1,1,-1),(0,-1,-1),(1,-1,-1)であった場合、第2の位相誤差検出部52−2は、そのphase_errの項目に示されるように(順方向 phase_errとは、phase_errそのものを指す)、上述した式(4)に従って算出したphase_errを、位相誤差情報として出力することになる。
なお、(slice_2D,slice_D,slice_now)=(0,-1,1),(0,1,-1)は、PR(-1,0,1)にとっての特殊パターンであるが、「位相誤差情報は、誤った方向へ出力することなく、かつ、なるべくサンプル毎に出力すること」を実現するために、(slice_2D,slice_D,slice_now)=(0,-1,1),(0,1,-1)の場合にも、位相誤差情報として順方向 phase_errが出力されるのである。
また、図16の例では、(slice_2D,slice_D,slice_now)が(α,0,0),(α,0,1),(α,0,-1),(α,1,0),(α,-1,0),(1,1,1),(1,-1,1),(-1,1,-1),(-1,-1,-1)であった場合、第2の位相誤差検出部52−2は、そのphase_errの項目に示されるように、位相誤差情報として0を出力することになる。
以上、図13乃至図16を参照して、切替判定制御部32および位相誤差情報検出部41のアルゴリズム(動作)について説明した。
このようなアルゴリズムにより、切替判定制御部32は、不安定状態の時にはパーシャルレスポンス方式を切替えることができるので、システム(例えば図10の例のデータ再生装置)をより安定した構成にすることが可能になる。
なお、このアルゴリズムは、上述した例に特に限定されず、上述した規則に従ってさえいれば、アルゴリズム条件を一部変更したアルゴリズム、即ち、例えばslice_D区間をさらに増やしたアルゴリズムであってもよい。この場合も、システム(例えば図10の例のデータ再生装置)をより安定した構成にすることができるという効果を全く同様に奏することが可能になる。
以上説明したように、かかるアルゴリズムにより切替判定制御部32から切替判定情報chgが出力されることになるが、この切替判定情報chgによりパーシャルレスポンス方式が切替られる切替対象は、図10の例では、PLL部31とPRML部33とになる。
ただし、さらなる性能安定のためにはその他、図17に示されるように、PLL部31の前段のEQ部3やAGC/DCC部4も切替対象に加えるとよい。即ち、図17は、本発明が適用されるデータ再生装置の、図10の例とは異なる実施の形態の構成例を示している。図17の例のデータ再生装置において、図10の例のデータ再生装置と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図17の例では、切替判定制御部32からの切替判定情報chgは、PLL部31とPRML部33の他さらに、EQ部3とAGC/DCC部4とにも提供される。
図17の例では、EQ部3は、PR(1,-1)用の第1のEQ部3−1と、PR(1,0,-1)用の第2のEQ部3−2とを含むように構成されている。即ち、第1のEQ部3−1とは、PR(1,-1)により適した等化ポイントとなるように各tapが設定されているEQ部をいう。同様に、第2のEQ部3−2とは、PR(1,0,-1)により適した等化ポイントとなるように各tapが設定されているEQ部をいう。第1のEQ部3−1と第2のEQ部3−2との切替は、切替判定情報chgに基づいて行われる。換言すると、切替判定情報chgに基づいて、PR(1,-1)用の設定(=第1のEQ部3−1の設定)と、PR(1,0,-1)用の設定(=第2のEQ部3−2の設定)とが切り替えられるとも言える。
図17の例では、AGC/DCC部4は、PR(1,-1)用の第1のAGC/DCC部4−1と、PR(1,0,-1)用の第2のAGC/DCC部4−2とを含むように構成されている。即ち、第1のAGC/DCC部4−1とは、PR(1,-1)により適したゲイン等が設定されているAGC/DCC部をいう。同様に、第2のAGC/DCC部4−2とは、PR(1,0,-1)により適したゲイン等が設定されているAGC/DCC部をいう。
換言すると、切替判定情報chgに基づいて、PR(1,-1)用の設定(=第1のAGC/DCC部4−1の設定)と、PR(1,0,-1)用の設定(=第2のAGC/DCC部4−2の設定)とが切り替えられるとも言える。具体的には例えば、図4と図5とを比較するに、図4のサンプル位置が1.0であるのに対して、図5のサンプル位置は0.67付近である。また、識別地点は、図6と図7とを比較すれば明らかなように、図6の0乃至1に対して図7が0乃至0.67 と近い。そこで、この点に着目すると、AGC/DCC部4では、例えば、PR(1,0,-1)の方がPR(1,-1)よりもゲインが大きくなるような設定がそれぞれ行われていればよい。そして、切替判定情報chgに基づいてそれらの設定が切り替えられればよい。
以上、図17の例のデータ再生装置の構成例について説明した。かかる図17の例のデータ再生装置の動作は、基本的に図10のそれと同様である。即ち、図17の例のデータ再生装置のデータ再生処理は、基本的に図2のフローチャートに従って実行されることになる。従って、ここではデータ再生処理の説明については省略する。
従って、図17の例の切替判定制御部32の動作も、基本的に図10のそれと同様である。即ち、図17の例の切替判定制御部32の切替判定処理は、基本的に図12のフローチャートに従って実行されることになる。
ただし、ステップS24またはS25の処理で出力される切替判定情報chgは、上述したように、PLL部31とPRML部33の他さらに、EQ部3とAGC/DCC部4とにも提供される。
具体的には例えば、PR(1,-1)に対応する第1のEQ部3−1、第1のAGC/DCC部4−1、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されている状態でステップS24の処理で切替判定情報chg=1が切替判定制御部32から出力されると、PR(1,0,-1)に対応する第2のEQ部3−2、第2のAGC/DCC部4−2、第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されるように切り替えられる。
また例えば、PR(1,0,-1)に対応する第2のEQ部3−2、第2のAGC/DCC部4−2、第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されている状態でステップS24の処理で切替判定情報chg=1が切替判定制御部32から出力されると、PR(1,-1)に対応する第1のEQ部3−1、第1のAGC/DCC部4−1、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されるように切り替えられる。
これに対して例えば、PR(1,-1)に対応する第1のEQ部3−1、第1のAGC/DCC部4−1、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1が利用されている状態でステップS25の処理で切替判定情報chg=0が切替判定制御部32から出力されると、第1のEQ部3−1、第1のAGC/DCC部4−1、第1のPRML部33−1、第1のスライス部51−1、および、第1の位相誤差検出部52−1がそのまま利用される。
また例えば、PR(1,0,-1)に対応する第2のEQ部3−2、第2のAGC/DCC部4−2、第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2が利用されている状態でステップS25の処理で切替判定情報chg=0が切替判定制御部32から出力されると、PR(1,0,-1)に対応する第2のEQ部3−2、第2のAGC/DCC部4−2、第2のPRML部33−2、第2のスライス部51−2、および、第2の位相誤差検出部52−2がそのまま利用される。
ところで、切替判定制御部32が利用する切替判定指標情報は、上述した例では、PLL部31からのスライス値とされた。即ち、切替判定制御部32は、スライス値の推移パターンを利用するアルゴリズム(例えば上述した図13乃至図16等)に従って、切替の判定(切替判定情報chgが1であるのか0であるのか)を行っていた。
その他、切替判定制御部32は、後段のsync検出/デコーダ部34において、syncが取れない等の正常ではない状態を監視し、その監視結果に基づいて切替の判定を行ってもよい。この場合、データ再生装置は、例えば図18のように構成される。即ち、図18は、本発明が適用されるデータ再生装置の、図10の例とは異なる実施の形態の構成例を示している。図18の例のデータ再生装置において、図10の例のデータ再生装置と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図18の例では、切替判定指標情報は、PLL部31からではなく、sync検出/デコード部34から切替判定制御部32に提供される。
従って、PLL部31の構成は、例えば図19に示されるようになる。即ち、図19は、PLL部31の、図11の例とは異なる実施の形態の構成例を示している。図11と図19とを比較すると容易にわかることであるが、図19の例のPLL部31は、図11の例のそれに対して、スライス部51から出力されるスライス値が切替判定制御部32には提供されない構成となっているだけである。即ち、その他の構成は、図11と全く同様であり、それらの説明は適宜省略する。
図18に戻り、sync検出/デコード部34から切替判定制御部32に提供される切替判定指標情報として、例えばsyncパターンエラー等のsync検出情報を採用できる。この場合、図示はしないが、切替判定制御部32の切替判定処理は、次のようになる。
即ち、例えば、切替判定制御部32は、syncパターンエラーが所定回数以上検出されたか否かを判定する。そして、切替判定制御部32は、syncパターンエラーが所定回数以上検出されたと判定した場合には切替判定情報chg=1を出力し、そうでない場合には切替判定情報=0を出力する。
なお、ここでいうsyncパターンエラーとは、位相位置が所定以上だけずれた状態(裏位相状態)では、通常理想時よりも著しくsyncパターンの検出が不安定になる特徴を有するエラーである。従って、切替判定制御部32は、引込データあるいは、特定の識別信号パターンのようなものは判定に用いる必要ない。即ち、信号フォーマットとして、個別なパターンを与えていない。
また、この判定制御としては、実際のデータは外乱の加わった信号であることを考慮して、所定回数を与えておくとよい。
その他、sync検出/デコーダ部34が、上述した以外の通常理想時とは異なるケースの情報を抽出して、この情報を切替判定指標情報として切替判定制御部32に提供してもよい。この場合も、切替判定制御部32は、同様な切替判定処理を実行することができる。具体的には例えば、切替判定制御部32は、syncパターンに付随するIDビットを切替判定指標情報として参照し、フォーマットに対して著しく異なっている場合、それをエラーと判定することで、同様な切替判定処理を実行することができる。
より一般的に言えば、切替判定制御部32が使用する切替判定指標情報とは、上述したPLL部31からのスライス値や、切替判定制御部32からのsyncパターンエラーに限定されず、通常理想時とは異なる場合を示す情報であればよい。
以上、図18の例のデータ再生装置の構成について説明した。かかる図18の例のデータ再生装置の動作は、基本的に図10のそれと同様である。即ち、図18の例のデータ再生装置のデータ再生処理は、基本的に図2のフローチャートに従って実行されることになる。従って、ここではデータ再生処理の説明については省略する。
ところで、このようなsync検出/デコーダ部34からの情報を切替判定指標情報として利用するデータ再生装置の実施の形態は、図18の例に限定されない。例えば、sync検出/デコーダ部34からの情報を切替判定指標情報として利用するデータ再生装置のうちの、上述した図17の例に対応するデータ再生装置の一実施の形態の構成例が図20に示されている。即ち、図20は、本発明が適用されるデータ再生装置の、図17や図18の例とは異なる実施の形態の構成例を示している。図20の例のデータ再生装置において、図17や図18の例のデータ再生装置と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図20の例でも、切替判定指標情報は、PLL部31ではなくsync検出/デコード部34から切替判定制御部32に提供される。従って、この場合のPLL部31の構成も例えば上述した図19に示される通りになる。それ以外の構成は、図18の例の対応する構成と基本的に同様である。
ところで、本発明の手法、即ち、互いに裏位相となるパーシャルレスポンス方式の組み合わせにおいて、一方に対応する処理の最中に裏位相状態となってしまった場合には、他方に対応する処理に切り替えるという手法は、PR(1,-1)とPR(1,0,-1)との組み合わせに限定されるものではない。
また、例えば、本発明の手法は、上述した図11等のスライス部51を有するPLL部31に対してだけではなく、仮判定値を出力するようなスライス部を有するPLL部に対しても全く同様に適用することができる。
また、例えば、本発明の手法は、上述した図11等の例のPLL部31に対してだけではなく、例えば補間フィルタ部を用いずにA/D変換部のサンプリング周波数及び位相を変更させるような、VCO (Voltage Controlled Oscillator)を用いたPLL部に対しても全く同様に適用することができる。このようなVCOを用いたPLL部を有するデータ再生装置の実施の形態の一例が図21と図22に示されている。即ち、図21と図22は、本発明が適用されるデータ再生装置の、上述した各種例とは異なる実施の形態の構成例を示している。詳細には、図21は、切替判定指標情報がPLL部61から切替判定制御部32に供給される場合の実施の形態の構成例を示している。一方、図22は、切替判定指標情報がsync検出/デコード部34から切替判定制御部32に供給される場合の実施の形態の構成例を示している。
図21と図22との例では、PLL部61は、アナログ等化部71、A/D変換部72、位相誤差情報検出部41、ループフィルタ部73、D/A変換部74、およびVCO部75から構成されている。
アナログ等化部71は、再生RF信号から、所定のPR方式と等化に整形されたアナログ信号を生成し、A/D変換部72に供給する。
A/D変換部72は、VCO部75からのVCO出力信号の周波数と同期するように、アナログ等化部71からのアナログ信号を同期サンプリングすることで、デジタルの同期サンプリングデータを生成し、出力する。
このA/D変換部72からの同期サンプリングデータはまた、位相誤差情報検出部41にも供給される。この位相誤差情報検出部41は、上述した図11の例等のPLL部31にも採用されているものである。従って、位相誤差情報検出部41の説明については省略する。
ループフィルタ部73は、位相誤差情報検出部41から供給された位相誤差情報に加えて、所定のループフィルタ係数と、必要に応じて所定の初期値とを用いて、ループフィルタ演算を行い、その演算結果をD/A変換部74に提供する。
D/A変換部74は、ループフィルタ部73のループフィルタ演算結果であるデジタル信号をアナログ信号に変換し、そのアナログ信号をVCO入力信号としてVCO部75に提供する。
VCO部75は、D/A変換部74からのVCO入力信号の電圧レベルに対応して、VCO出力信号を生成して、A/D変換部72等に提供する。
このように、本発明の手法は、図11の例等のPLL部31や、図21の例等のPLL部61といった様々なPLLに適用することができる。換言すると、図3の従来の位相誤差情報検出部12の代わりに、図11や図21の例等の位相誤差情報検出部41を採用することで、本発明の手法を適用したPLLを実現することが容易に可能になる。
さらに、本発明が適用されるPLLは、図1のデータ再生装置に適用(搭載)できるだけなく、様々な装置やシステム(システムについては後述する)に対しても容易に適用できる。
また、例えば、本発明の手法は、上述した図10等の微分フィルタ部1の代わりに、再生RF信号から所定のPR等化に適合させることが可能なアナログ信号を生成する、所定のフィルタ部が採用されたデータ再生装置に対しても適用可能である。
さらに例えば、本発明の手法は、上述した図10等のPRML部33の代わりに、PLL部31からの同期サンプリングデータからRLL符号を検出可能なデータ検出部が採用されたデータ再生装置に対しても適用可能である。
また例えば、図10等の切替判定制御部32の切替判定情報chgは、上述した例ではPLL部31やPRML部33等のパーシャルレスポンス方式の切替に使用されたが、その他、その切替判定情報chgが出力された時点で各ブロックの内部に残るデータをクリアしたり所定の値にセットするために使用することもできる。これにより、データ再生装置全体をさらに一段と安定するように構成することができる。
ところで、本発明の手法のさらなる応用手法として、複数の記録密度の再生に対し、より効果的に対応させるといった手法を容易に実現することができる。
例えば、入力データに応じて記録密度が切り替わるシステムとして、高密度時には、より高密度に適しているPR方式(例えばPR(1,0,-1))に切り替えて初期値スタートさせる。切替制御はPR(1,-1)に切り替わりにくい設定を与える。一方、高密度ではない時には、例えばPR(1,-1)に切り替えて初期値スタートさせる。これにより、原理的に裏位相状態でロックしてしまうことに起因するエラー状態となるのを回避し、その結果、安定なシステムを実現できる。
この応用手法を適用したシステムとしては、例えば、図10や図18の構成と基本的に同様なデータ再生装置として実現可能である。ただし、この場合、図示はしないが、例えばsync検出/デコーダ部34から切替判定制御部32への出力が2通りとなる。即ち、上述した切替判定情報chgを生成するために必要な切替判定指標情報の出力に加えて、フォーマット内の所定の形式で埋め込まれている、記録密度のどちらが選択されているかを示す情報の出力が必要となる。この後者の情報は、切替判定制御部32の初期値設定及び切替制御の設定のために用いられる。
ところで、この後者の情報は、sync検出/デコーダ部34から以外の、図示しない検出部からの情報としてもよく、以下同様である。
この応用手法では、データフォーマット内の例えばヘッダ部に識別情報が保持されており、例えば記録再生のために動作クロックとか、回転速度とかを切り替えるのに用いられることになる。その識別情報が、切替判定制御部32の初期値に用いられることになる。しかしながら、それ以降の動作時においては、切替判定のために、上述した個別情報(4T連続のような引込みパターンとか)は不要になる。
ところで、上述した一連の処理(或いはそのうちの一部分の処理)は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることもできる。
この場合、図1、図10、図17、図18、図20、図21、および図22のデータ再生装置の全体若しくはその一部分(例えばPLL部31等)は、例えば、図23に示されるコンピュータで構成することができる。
図23において、CPU(Central Processing Unit)101は、ROM(Read Only Memory)102に記録されているプログラム、または記憶部108からRAM(Random Access Memory)103にロードされたプログラムに従って各種の処理を実行する。RAM103にはまた、CPU101が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU101、ROM102、およびRAM103は、バス104を介して相互に接続されている。このバス104にはまた、入出力インタフェース105も接続されている。
入出力インタフェース105には、キーボードやマウスなどよりなる入力部106、ディスプレイなどよりなる出力部107、ハードディスクなどより構成される記憶部108、および、モデムやターミナルアダプタなどより構成される通信部109が接続されている。通信部109は、インターネットを含むネットワークを介して他の装置(図示せず)との通信処理を行う。
入出力インタフェース105にはまた、必要に応じてドライブ110が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブル記録媒体111が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部108にインストールされる。
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで各種の機能を実行することが可能なコンピュータ(例えば汎用のパーソナルコンピュータ)などに、ネットワークや記録媒体からインストールされる。
このようなプログラムを含む記録媒体は、図23に示されるように、装置本体とは別にユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク(フロッピディスクを含む)、光ディスク(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク(MD(Mini-Disk)を含む)、もしくは半導体メモリなどよりなるリムーバブル記録媒体(パッケージメディア)111により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM102や、記憶部108に含まれるハードディスクなどで構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の処理装置や複数の処理部により構成される装置全体を表すものである。
1 微分フィルタ部, 2 A/D変換部, 3 EQ部, 3−1 第1のEQ部, 3−2 第2のEQ部, 4 AGC/DCC部, 4−1 第1のAGC/DCC部, 4−2 第2のAGC/DCC部, 5 PLL部, 6 PRML部, 7 デコード部, 11 補間フィルタ部, 13 ループフィルタ部, 14 剰余累算部,31 PLL部, 32 切替判定制御部, 33 PRML部, 33−1 第1のPRML部, 33−2 第2のPRML部, 34 sync検出/デコード部, 41 位相誤差情報検出部, 51 スライス部, 51−1 第1のスライス部, 51−2 第2のスライス部, 52 位相誤差検出部, 52−1 第1の位相誤差検出部, 52−2 第2の位相誤差検出部,
51 位相位置判定部, 52 位相誤差情報演算部, 71 アナログ等化部, 72 A/D変換部, 73 ループフィルタ部, 74 D/A変換部, 75 VCO部, 101 CPU, 102 ROM, 108 記憶部, 111 リムーバブル記録媒体