JP4556197B2 - 再生装置 - Google Patents

Description

本発明は再生装置に係り、特に光ディスク等の記録媒体から再生された、ランレングス制限符号をビタビ復号とランレングス復号手段を備えた再生装置に関する。

ランレングス制限符号が高密度記録された光ディスク等の記録媒体から当該ランレングス制限符号を再生する再生装置では、再生信号の波形歪を除去するために、パーシャルレスポンス（以下、ＰＲともいう）等化特性を持つ波形等化回路を使用するものが従来より知られている（例えば、特許文献１参照）。図３５はこの従来の再生装置の一例のブロック図を示す。同図において、光ディスク１より記録／再生系２により再生されたランレングス制限符号は、トランスバーサルフィルタ３に供給され、ここでパラメータ設定器５内のタップ係数決定器６より入力されるタップ係数に基づいて、ＰＲ等化される。

Ｘ値選定器１０は、トランスバーサルフィルタ３での例えばＰＲ（１，Ｘ，Ｘ，１）等化における符号間干渉値であるＸの値を再生波形の特性に基づいて選定するもので、誤り率判定器９の判定結果から順次Ｘｉを求め、最終的に誤り率が許容値を満たすＸの値を選定する。等化目標波形作成器８は、パラメータ設定用二値データ用メモリ７から与えられる二値データと、Ｘ値選定器１０で選定された、ＰＲ等化における符号間干渉付与値のＸ値とから等化後目標波形を作成し、タップ係数決定器６に与える。

光ディスク１には予めパラメータ設定用二値データ用メモリ７に対応するビットが記録されている。タップ係数決定器６はこのビットに対応する再生波形と等化後目標波形とから、再生波形が等化後目標波形に一致するようなタップ係数を求めてトランスバーサルフィルタ３に入力する。識別点信号レベル決定器１１は、Ｘ値選定器１０から与えられるＸ値に基づいて識別点信号レベルを求め、これをＭＬ復号器４に供給する。ＭＬ復号器４はトランスバーサルフィルタ３から取り出された等化後再生波形を、上記の識別点信号レベルを基準にして二値データに復号して出力する。

ＭＬ復号器４から取り出された復号データは、誤り率判定器９に供給され、ここでパラメータ設定用二値データ用メモリ７からのパラメータ設定用二値データと比較されて誤り率が求められ、その誤り率が許容値を満たしているか否かの判定結果がＸ値選定器１０に供給される。誤り率判定器９で誤り率が許容値を満たしていると判定された段階で、その時のタップ係数及び識別点信号レベルを用いたＰＲ（１，Ｘ，Ｘ，１）ＭＬ方式により、ＰＲ等化及び最尤復号が行われる。

また、従来、最小符号反転間隔が２以上の定数に制限されたランレングス制限符号による再生信号を等化した上で、符号反転間隔を拘束条件としてもつような最尤検出を行う光ディスク信号再生方式で、符号の反転位置の直前又は直後の点のうちで最小符号反転間隔をもつデータ列に対応する点を除く振幅と、符号の反転位置の振幅のみを対象として、三値等化する再生装置も知られている（例えば、特許文献２参照）。

しかるに、上記の従来の再生装置のうち特許文献１記載の再生装置は、光ディスク１には予めパラメータ設定用二値データ用メモリ７に対応するビットが記録されていることが前提となっており、光ディスク１の記録信号がパラメータ設定用二値データ用メモリ７に記憶されている二値データに対応しているものであるかどうか不明な場合、適応的に波形等化ができない。

そのため、パラメータ設定用二値データ用メモリ７の記録二値データに対応した既知のパターンのデータを再生して、正常に波形等化されるようにトランスバーサルフィルタ３のタップ係数を決定してしなければならない。このため、タップ係数を決定したときと異なる再生特性で再生信号が入力されたときには対応できない。

また、上記の従来の再生装置のうち特許文献２記載の再生装置は、再生装置が行うＰＲ等化が、目標値が多値となるため、細かいスレッショルド比較が誤り率判定器で必要となり、ノイズや歪によって判定が難しくなるという問題がある。従って、複数種類の信号が入力される機器（例えばＣＤ、ＤＶＤなどの再生装置）では、再生する信号の性質によってランレングスや等化したいＰＲ特性等が異なるため、スレッショルドを合わせるための制御が煩雑となり、波形等化を安定に行うまでの収束時間が長くかかる可能性がある。

このような点に鑑み、本発明者は、ノイズや歪の影響なくより高品質なＰＲ等化による波形等化を行うことを目的とし、収束範囲の拡大及び収束時間の短縮を実現し得る再生装置を提案した（例えば、特許文献３参照）。具体的には、この本発明者の提案になる再生装置は、記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、トランスバーサルフィルタに入力される再生信号のゼロクロスポイントか否かを検出して０ポイント情報を出力する検出手段と、検出手段によりクロックに同期して取り出される０ポイント情報を、少なくとも連続する３つ出力する遅延回路と、パーシャルレスポンス等化の種類を示すＰＲモード信号と、再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、遅延回路からの複数の０ポイント情報と、トランスバーサルフィルタから出力される波形等化後再生信号とを入力として受け、ＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、複数の０ポイント情報のパターンとに基づき、波形等化信号の仮判別値を算出し、その仮判別値と波形等化後再生信号との差分値をエラー信号として出力する仮判別回路と、仮判別回路の出力エラー信号に基づき、トランスバーサルフィルタのタップ係数をエラー信号が最小になるように可変制御する係数生成手段とを有する構成としたものである。

また、上記の本発明者の提案になる再生装置は、トランスバーサルフィルタから出力された波形等化後再生信号からゼロクロスポイントか否かを示す０ポイント情報を出力するゼロ検出手段と、検出手段によりクロックに同期して取り出される０ポイント情報を、少なくとも連続する３つ出力する遅延回路と、パーシャルレスポンス等化の種類を示すＰＲモード信号と、再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、遅延回路からの複数の０ポイント情報と、トランスバーサルフィルタから出力される波形等化後再生信号とを入力として受け、ＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、複数の０ポイント情報のパターンとに基づき、波形等化信号の仮判別値を算出し、その仮判別値と波形等化後再生信号との差分値をエラー信号として出力する仮判別回路と、仮判別回路の出力エラー信号に基づき、トランスバーサルフィルタのタップ係数をエラー信号が最小になるように可変制御する係数生成手段とを有する。

この再生装置では、仮判別回路によりＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、複数の０ポイント情報のパターンとに基づき、波形等化信号の仮判別値を算出し、その仮判別値と波形等化後再生信号との差分値をエラー信号として出力するようにしたため、現在のサンプル点のレベルに依存することなく、収束目標値との誤差であるエラー信号を生成して出力し、このエラー信号に基づいてトランスバーサルフィルタのタップ係数を可変制御することで、トランスバーサルフィルタによるパーシャルレスポンス波形等化特性をエラー信号０にするような制御ができる。

また、本発明者の提案になる上記の再生装置は、記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、上記仮判別回路から出力されるエラー信号が第１の入力端子に入力され、仮判別回路から出力される仮判別値が第２の入力端子に入力され、仮判別値に応じてエラー信号のうちの有効な成分だけを選択して出力するエラー選択回路を更に設け、このエラー選択回路から出力される信号に基づき、係数生成手段によりトランスバーサルフィルタのタップ係数をエラー信号が最小になるように可変制御する構成としたものである。

この再生装置では、エラー選択回路により、仮判別回路から出力されるエラー信号のうち確からしくないエラー値を示す信号を無効化し、確からしいエラー信号だけを有効成分として取り出すことができる。

特開平１０−１０６１６１号公報 特開平７−１９２２７０号公報 特許第３３９５７３４号公報

しかるに、光ディスクの高密度化がすすむにつれ、ランレングスの小さい信号（例えば２Ｔ（Ｔはビット周期））の読み取りレベルは大幅に小さくなり、再生信号の特性は、ＰＲ（ａ，ｂ，ｂ，ａ）の特性からずれてくるため、特許文献３記載の本発明者の提案になる再生装置では、無理にＰＲ（ａ，ｂ，ｂ，ａ）に合わせようとすると、ノイズも増幅してしまい、結果として十分なエラーレート抑圧ができなくなる。この問題を解決するためには、更に拘束長が大きいＰＲ（ａ，ｂ，ｂ，ｂ，ａ）に等化すればよいが、その場合には状態遷移がより複雑な処理が必要となる。

また、上記の本発明者の提案になる再生装置では、極性判定に、仮判別検出対象に対応した波形等化後信号の極性を利用しているが、ランレングスの小さい信号のようにレベルが小さい信号では、極性判定の誤りが大きくなってしまう。

また、光ディスクの高密度化により、ランレングスの小さい信号（例えば、２Ｔ）の読取レベルが大幅に小さくなると、確からしいクロックを再生できなくなる。このとき、現象としては、ビットスリップが発生し、本来のビットが時間方向に消失してしまったり、再度位相同期ループ回路（ＰＬＬ回路）が位相ロックする時点までの正しいビット数を見失ってしまう可能性がある。

再生装置の後段では、ビタビ復号のような誤り訂正能力を有する復号を用いることで、確からしいビット列を推定することはできるが、見失ってしまったビット数は復元できない。つまり、正しいデータ列の一部をなしているにもかかわらず、ビット位置がずれてしまい、エラーが増大する（ビットずれが発生した場合、その期間は、５×１０^-1までエラーレートは悪化する。）。

同期信号が再生信号中に挿入されている場合には、同期信号再生時点で正しい位置に復帰することはできるが、同期信号と同期信号の間、例えば、同期信号の直後でビットスリップが発生した場合には、そのブロックはエラーとなる。ブロック符号化を行う符号化変調方式（ランレングス制限やＤＳＶ制御を行う１−７ｐｐ変調や８−１６変調、Ｄ４−６変調など）に対応した復号を行う符号化復号手段においても、ビットずれが発生した場合には、正しい符号に復号することは不可能である。

本発明は以上の点に鑑みなされたもので、ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）のように、９値以上の目標値を有するような仮判定の難しい特性に対しても、判定のノイズや歪の影響がなく、より高品質なＰＲ等化による波形等化を行い得る再生装置を提供することを目的とする。

また、本発明の他の目的は、ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）のように、収束範囲の拡大及び収束時間の短縮を実現し得る再生装置を提供することにある。

上記の目的を達成するため、第１の発明は、記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、前記トランスバーサルフィルタから出力された波形等化後再生信号からゼロクロスポイントを検出して０ポイント情報を出力するゼロ検出手段と、前記ゼロ検出手段よりシステムクロックに同期して取り出される前記０ポイント情報を、１クロックずつ順次遅延して、少なくとも連続する４つの０ポイント情報を出力する第１の遅延回路と、前記トランスバーサルフィルタから出力された波形等化後再生信号を、前記システムクロックに同期して、１クロックずつ順次サンプリングして、少なくとも波形等化後再生信号の連続する４つのサンプリング点の値を出力する第２の遅延回路と、前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記第１の遅延回路からの複数の前記０ポイント情報と、前記第２の遅延回路からの複数の前記サンプリング点の値とを入力として受け、前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、前記複数の０ポイント情報のパターンと前記複数のサンプリング点のうち対象とするサンプリング点の値の極性とに基づき、波形等化後再生信号の仮判別値を算出する際、前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しておらず、前記中央値の前後両方の０ポイント情報の値がゼロクロス点を示している場合には、１ビットクロック周期ずつ異なる連続した３つの波形等化後再生信号のサンプリング系列に対し、連続した３つの状態遷移の基準値系列に対応させて、ユークリッド距離を算出して加算した第１のユークリッド距離の総和と、同様に逆の極性の連続した３つの状態遷移の基準値系列に対応させて、ユークリッド距離を算出して加算した第２のユークリッド距離の総和とを比較し、値の少ない方の前記ユークリッド距離の総和の算出に用いられた前記基準値系列中の最多の基準値を前記仮判別値として算出し、その仮判別値と前記第２の遅延回路から出力された前記対象とするサンプリング点の値との差分値をエラー信号として出力する仮判別手段と、前記仮判別手段の出力エラー信号に基づき、前記トランスバーサルフィルタのタップ係数を前記エラー信号が最小になるように可変制御する係数生成手段とを有することを特徴とする。

また、上記の目的を達成するため、第２の発明は、記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、前記トランスバーサルフィルタから出力された波形等化後再生信号からゼロクロスポイントを検出して０ポイント情報を出力するゼロ検出手段と、前記ゼロ検出手段よりシステムクロックに同期して取り出される前記０ポイント情報を、１クロックずつ順次遅延して、少なくとも連続する４つの０ポイント情報を出力する第１の遅延回路と、前記トランスバーサルフィルタから出力された波形等化後再生信号を、前記システムクロックに同期して、１クロックずつ順次サンプリングして、少なくとも波形等化後再生信号の連続する４つのサンプリング点の値を出力する第２の遅延回路と、前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記第１の遅延回路からの複数の前記０ポイント情報と、前記第２の遅延回路からの複数の前記サンプリング点の値とを入力として受け、前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しておらず、前記中央値の前後両方の０ポイント情報の値がゼロクロス点を示している場合、又は前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しておらず、前記中央値の後の０ポイント情報の値だけがゼロクロス点を示している場合、又は前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しており、前記中央値以外の０ポイント情報の値がゼロクロス点を示していない場合には、前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、前記複数の０ポイント情報のパターンと前記複数のサンプリング点のうち対象とするサンプリング点に隣接したサンプリング点の値の極性とに基づき、波形等化後再生信号の仮判別値を算出し、その仮判別値と前記第２の遅延回路から出力された前記対象とするサンプリング点の値との差分値をエラー信号として出力する仮判別手段と、前記仮判別手段の出力エラー信号に基づき、前記トランスバーサルフィルタのタップ係数を前記エラー信号が最小になるように可変制御する係数生成手段とを有することを特徴とする。

また、上記の目的を達成するため、第３の発明は、前記第１又は第２の発明記載における前記ゼロ検出手段は、前記トランスバーサルフィルタから出力される波形等化後再生信号の極性が反転した時に、近傍の２つのサンプル点のうち、より０に近い方のサンプル点を前記０ポイント情報として出力するゼロ検出器であることを特徴とする。

本発明によれば、現在のサンプリング点のレベルに依存することなく、ゼロクロスサンプルを状態遷移から決定される収束目標値との誤差であるエラー信号を、連続する４つ以上の０ポイント情報に基づいて生成した仮判別値に基づき生成し、トランスバーサルフィルタのタップ係数を、上記のエラー信号が最小になるように可変制御することにより、ＰＲモード信号により指定されるパーシャルレスポンス等化特性ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）の波形等化を行うようにしたため、仮判別の困難なＰＲ（ａ，ｂ，ｂ，ｂ，ａ）に対しても現在のサンプリング点のレベルに依存しない正確な波形等化ができ、また、異なるパーシャルレスポンス特性に対応でき、更に収束範囲を従来のタップ係数固定値の波形等化回路に比し収束範囲を短時間にできる。

また、本発明によれば、連続する４つ以上の０ポイント情報における中央値の値がゼロクロス点を示しておらず、中央値の前後両方の０ポイント情報の値がゼロクロス点を示している場合には、１ビットクロック周期ずつ異なる連続した３つの波形等化後信号のサンプリング系列に対し、連続した３つの状態遷移の目標値系列に対応させて、ユークリッド距離を算出して加算した第１のユークリッド距離の総和と、同様に逆の極性の連続した３つの状態遷移の目標値系列に対応させて、ユークリッド距離を算出して加算した第２のユークリッド距離の総和とを比較し、値の少ないユークリッド距離の総和の方を、より確からしい極性として選択するようにしたため、レベルの小さいゼロクロス付近の信号に対しても、正しい判定が可能となる。

また、本発明によれば、最小反転間隔２と３のいずれのランレングス制限符号に対応でき、また、ディジタル回路で構成できるため、アナログ回路に比べて信頼性が高く、また回路規模も殆ど増大することのない構成にできる。

更に、本発明によれば、仮判別手段を、連続する４つ以上の０ポイント情報のパターンが所定の場合に、対象とするサンプリング点の値の極性でなく、対象とするサンプリング点に隣接したサンプリング点の値の極性に基づいて、状態遷移を決定することにより、対象とするサンプリング点よりも、よりレベルの大きな隣接したサンプリング点の値の極性に基づいて、状態遷移を決定することができるため、より正確な仮判別値を得ることができる。

次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる再生装置の第１の実施の形態のブロック図を示す。同図において、ランレングス制限符号が高密度記録された光ディスク１５からＰＤヘッドアンプ１６で光電変換及び増幅されたランレングス制限符号（ディジタル信号）は、直流阻止回路１７で直流成分が阻止され、続いて図示しないＡ／Ｄ変換器を通してＡＧＣ回路１８で振幅が一定になるように自動利得制御（ＡＧＣ）された後、リサンプリング・ＤＰＬＬ１９に供給される。なお、Ａ／Ｄ変換器を設ける位置は、リサンプリング・ＤＰＬＬ１９の前であればどこであってもよい。

リサンプリング・ＤＰＬＬ１９は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ回路で、Ａ／Ｄ変換器により固定のシステムクロックでサンプリングされている入力信号に対し、所望のビットレートでリサンプリングしたディジタルデータ（すなわち、ディジタルデータの位相０°、１８０°のうち、１８０°のリサンプリングデータ）を生成し、本実施の形態の要部を構成する後述の適応等化回路２０に供給する。

なお、ここで「リサンプリング」とは、ビットクロックのタイミングにおけるサンプリングデータを、システムクロックのタイミングでＡ／Ｄ変換したデータより間引き補間演算をして求めることをいう。また、リサンプリング・ＤＰＬＬ１９は、位相０°のリサンプリングデータのゼロクロスを検出しており、それにより得られる０ポイント情報を適応等化回路２０に供給する。

なお、上記０ポイント情報は、ビットサンプリングのデータが、ゼロレベルとクロスするポイントをビットクロック単位で示している。更に、リサンプリング・ＤＰＬＬ１９は、この０ポイント情報が示すゼロクロスポイントに相当する位相１８０°のリサンプリングデータの値に基づいて、それが０になるように、リサンプリングのタイミング、つまり周波数及び位相をロックさせる。

適応等化回路２０によりＰＲ特性が付与された等化後再生波形は、復号回路３８に供給されて、例えばビタビ復号される。このビタビ復号の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データとして出力する。

ＥＣＣ回路３９は、上記の復号回路３８からの復号データ系列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りを訂正し、誤りの大幅に低減された復号データを出力する。以上の構成において、本実施の形態は適応等化回路２０の構成に特徴を有するものであり、以下、この適応等化回路２０について更に詳細に説明する。

図２は本発明再生装置の要部の適応等化回路の第１の実施の形態のブロック図を示す。
同図中、図１と同一構成部分には同一符号を付してある。図２に示すように、図１の適応等化回路２０に相当する図２の第１の実施の形態の適応等化回路２０ａは、リサンプリング・ＤＰＬＬ１９からのリサンプリング・データに対してＰＲ等化特性を付与するトランスバーサルフィルタ２１と、このトランスバーサルフィルタ２１の係数をエラー信号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２と、リサンプリング・ＤＰＬＬ１９からの０ポイント情報を遅延するタップ遅延回路２３と、トランスバーサルフィルタ２１の出力信号とタップ遅延回路２３からの遅延信号とに基づいて前記エラー信号を生成する仮判別回路２４と、前記エラー信号を極性反転して乗算器・ＬＰＦ２２に供給するインバータ（ＩＮＶ）２５とからなる。

上記のタップ遅延回路２３及び仮判別回路２４は、この実施の形態の要部をなす回路部で、例えば図３に示す如き回路構成とされている。同図において、仮判別器５１、減算器５２及びＤ型フリップフロップ５３により上記の仮判別回路２４が構成されている。また、端子４１を介してトランスバーサルフィルタ２１からの波形等化再生信号Ｄ５が入力されるタップ遅延回路部２３ａと、端子４２を介して０ポイント情報が入力されるタップ遅延回路部２３ｂとが、上記のタップ遅延回路２３を構成している。

タップ遅延回路部２３ａは、３段縦続接続されたＤ型フリップフロップ２３１、２３２及び２３３からなる。また、タップ遅延回路部２３ｂは、端子４２を介して入力される０ポイント情報を遅延する遅延調整器２３４と、遅延調整器２３４から出力された遅延０ポイント情報を遅延する３段縦続接続されたＤ型フリップフロップ２３５、２３６、２３７からなる。

仮判別器５１には、端子４１を介して入力されるトランスバーサルフィルタ２１からの波形等化再生信号Ｄ５と、タップ遅延回路部２３ａ及び２３ｂの各出力データＤ２及びＺ２と、端子４３を介して入力される後述のＰＲモード信号と、端子４４を介して入力される後述のＲＬＬモード信号とが入力される。仮判別器５１は論理回路により構成されており、入力された信号に基づいて、後述のアルゴリズムに従ってパーシャルレスポンス特性の性質を巧みに利用した仮判別動作を行う。

減算器５２は、タップ遅延回路部２３ａによりトランスバーサルフィルタ２１からの波形等化再生信号を、システムクロックの２クロック周期分遅延したデータ（サンプリング値）Ｄ３から、仮判別器５１からの仮判別結果を差し引いてエラー信号を生成する。Ｄ型フリップフロップ５３は、データ入力端子に入力される減算器５２からのエラー信号を、クロック端子に入力される端子４５からのシステムクロックに同期して、かつ、端子４０を介して入力されるビットクロックがハイレベルのときにラッチし、これをＱ出力端子から端子５４及び図２のＩＮＶ２５を介して図２の乗算器・ＬＰＦ２２へ出力する。

なお、Ｄ型フリップフロップ５３やタップ遅延回路部２３ａ及び２３ｂ内のＤ型フリップフロップ２３１〜２３３、２３５〜２３７の各イネーブル端子（図示省略）には端子４０を介してビットクロックがそれぞれ入力されており、また、各クロック端子には端子４５を介してシステムクロックがそれぞれ入力され、更に各クリア端子には端子４６を介してリセット信号がそれぞれ入力される。このように、タップ遅延回路部２３ａ及び２３ｂと仮判別回路２４には、いずれもディジタル回路で構成されるため、アナログ特有の経時変化・パラメータばらつきの影響を受けることがなく、信頼性が高く、しかも回路規模も殆ど増えることのない構成である。

ここで、パーシャルレスポンス（ＰＲ）特性について説明するに、例えばＰＲ（ａ，ｂ，ｂ，ｂ，ａ）の特性を図４（Ａ）に示す孤立波に付与して等化すると、その等化波形はよく知られているように、図４（Ｂ）に示すようになる。更に、連続波では、この等化波形は、０，ａ，２ａ，ａ＋ｂ，２ａ＋ｂ，２ｂ，ａ＋２ｂ，３ｂ，ａ＋３ｂ，２ａ＋３ｂの１０値をとる（但し、ａ＝１、ｂ＝２のような場合には、２ａ＋ｂ＝２ｂとなるので、９値をとる。）。

この１０値をビタビ復号器に入力すると、元のデータ（入力値）とＰＲ等化後の再生信号（出力値）は、過去の信号の拘束を受け、これと（１，７）ＲＬＬによって入力信号"１"は２回以上続かないことを利用すると、図４（Ｃ）に示すような状態遷移図で表わすことができることが知られている。

図４（Ｃ）において、Ｓ０〜Ｓ９は直前の出力値により定まる状態を示す。この状態遷移図から例えば状態Ｓ２にあるときは、入力値がａ＋２ｂのとき出力値１となって状態Ｓ３へ遷移し、入力値が２ｂのとき出力値が１となって状態Ｓ４へ遷移するが、それ以外の入力値は入力されないことが分かり、また、もし入力されればそれはエラーであることが分かる。

図５は上記のＰＲ（ａ，ｂ，ｂ，ｂ，ａ）の特性と仮判別器５１が出力する仮判別値との関係を示す図である。同図において、ＰＲモードで示す行は、図３の端子４３を介して仮判別回路２４（仮判別器５１）に入力されるＰＲモード信号の値を示している。このＰＲモード信号の値は、パーシャルレスポンス特性がＰＲ（１，２，２，２，１）、ＰＲ（１，３，３，３，１）及びＰＲ（１，１，１，１，１）のいずれかである。なお、ＰＲ（３，４，４，４，３）等も可能である。

また、図５において、ＲＬＬ（１，Ｘ）は最小反転間隔が"２"で、最大反転間隔が変調方式によって異なる所定の値Ｘのランレングス制限規則を示し、ＲＬＬ（２，Ｘ）は最小反転間隔が"３"で、最大反転間隔が変調方式によって異なる所定の値Ｘのランレングス制限規則を示している。

ＲＬＬ（１，Ｘ）の場合は、図４と共に説明したように、等化波形は、ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）では０，ａ，２ａ，ａ＋ｂ，２ａ＋ｂ，２ｂ，ａ＋２ｂ，３ｂ，ａ＋３ｂ，２ａ＋３ｂの１０値をとり、これらに対応した各パーシャルレスポンス特性における仮判定値が図５に示されている。ＲＬＬ（２，Ｘ）はＲＬＬ（１，Ｘ）と同様の仮判定値を示すが、ＲＬＬ（１，Ｘ）の２ａ＋ｂと２ｂで示す２行の値は存在しない。これは、ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）でＲＬＬ（２，Ｘ）のときの状態遷移図は図４（Ｄ）に示す如くになり、図４（Ｃ）のＲＬＬ（１，Ｘ）のときの状態遷移図のＳ２→Ｓ４、Ｓ４→Ｓ７、Ｓ７→Ｓ５、Ｓ５→Ｓ２の遷移が存在しないからである。

次に、再び図３に戻って図３に示す回路の動作について説明するに、端子４１を介して入力されたトランスバーサルフィルタ２１からの波形等化再生信号は、タップ遅延回路部２３ａに供給されて遅延され、そのタップ遅延出力が仮判別器５１に入力される。ここで、タップ遅延回路部２３ａに供給される波形等化再生信号のサンプリング値をＤ５とし、タップ遅延回路部２３ａ内のＤ型フリップフロップ２３１、２３２、２３３の各出力サンプリング値（タップ遅延出力）をＤ４、Ｄ３、Ｄ２とすると、現在時刻におけるサンプリング値（判定したい信号）はＤ３、現在時刻の前後の時刻における信号（サンプリング値）がＤ２、Ｄ４として取り扱われる。

一方、リサンプリング・ＤＰＬＬ１９からの０ポイント情報が端子４２を介してタップ遅延回路部２３ｂに供給され、そのタップ遅延出力が仮判別器５１に入力される。ここでは、遅延調整器２３４により遅延調整されて出力される０ポイント情報をＺ５とし、Ｄ型フリップフロップ２３５、２３６、２３７の各出力０ポイント情報をＺ４、Ｚ３、Ｚ２とする。また、Ｚ２、Ｚ３、Ｚ４は時間的にＤ２、Ｄ３、Ｄ４に対応するようにされている。仮判別器５１は後述のアルゴリズムに従って、パーシャルレスポンス等化を前提とした仮判別（収束目標設定）を行う。

タップ遅延回路部２３ａから出力される現在時刻のタップ遅延出力信号Ｄ３は減算器５２にも供給されており、減算器５２はこの現在時刻のタップ遅延出力信号Ｄ３から仮判別器５１により得られた判別結果を減算してエラー信号を演算し、そのエラー信号をＤ型フリップフロップ５３でラッチした後出力端子５４を介して図２のインバータ２５で極性反転させた後、乗算器・ＬＰＦ２２へ出力する。インバータ２５で極性反転されたエラー信号は、乗算器・ＬＰＦ２２でトランスバーサルフィルタ２１からのタップ出力と乗算された後高域周波数成分が除去された後、上記のエラー信号を０にするようなタップ係数（フィルタ係数）としてトランスバーサルフィルタ２１へ出力される。

次に、仮判別器５１による動作について、図６及び図７のフローチャート等と共に更に詳細に説明する。ここで、上記の０ポイント情報の値Ｚが"１"であるときはゼロクロスポイントを示しており、これは図４（Ｃ）に示したＰＲ（ａ，ｂ，ｂ，ｂ，ａ）でＲＬＬ（１，Ｘ）の状態遷移図では、状態Ｓ２→Ｓ３又は状態Ｓ２→Ｓ４又は状態Ｓ７→Ｓ６又は状態Ｓ７→Ｓ５へ遷移する過程において発生する。ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）の場合は、０クロスに相当する値となるサンプル点が存在しないため、０ポイント情報の値Ｚが"１"のときには、ゼロクロスをした直後の値、ａ＋２ｂ、２ｂ、ａ＋ｂ、２ａ＋ｂのいずれかを示すフラグとして扱われることになる。

なお、上記の例では、ゼロクロスをした直後で扱っているが、直前に０ポイント情報を対応させても、後述のフローチャートを対応して変更すれば、同様の効果が得られることは勿論である。この場合は、上記の０ポイント情報の値Ｚが"１"であるときは、図４（Ｃ）のＰＲ（ａ，ｂ，ｂ，ｂ，ａ）でＲＬＬ（１，Ｘ）の状態遷移図では、状態Ｓ１→Ｓ２又は状態Ｓ５→Ｓ２又は状態Ｓ８→Ｓ７又は状態Ｓ４→Ｓ７へ遷移する過程において発生する。

この場合、図４（Ｃ）中、右半分は正の値の経路を辿り、左半分は負の値の経路を辿るため、ゼロクロスポイントの前又は後の値を参照することにより、正の経路なのか、負の経路なのかが判別できる。

しかも、あるゼロクロスポイントから次のゼロクロスポイントまでの間隔が分かれば、つまり「状態Ｓ３から状態Ｓ６に至るまで、又は状態Ｓ３から状態Ｓ５に至るまで、又は状態Ｓ４から状態Ｓ５に至るまで、又は状態Ｓ４から状態Ｓ６に至るまで、」もしくは、「状態Ｓ６から状態Ｓ３に至るまで、又は状態Ｓ６から状態Ｓ４に至るまで、又は状態Ｓ５から状態Ｓ３に至るまで、又は状態Ｓ５から状態Ｓ４に至るまで、」の遷移数がわかれば、経路が確定し、取り得るべき値が各々のサンプル点に対して明確になる。

また、上記の状態遷移図で「ａ＋ｂ」以外の値、すなわちゼロクロスポイントでないときは、上記の０ポイント情報の値Ｚが"０"である。この状態遷移図から、ゼロクロスポイント（Ｚ＝１）は２つ連続して取り出されることはなく、また、ＲＬＬ（１，Ｘ）の場合は、隣接するＺ＝１の間には最低１つの″０″が存在する（０ポイント情報の値Ｚが１→０→１と変化したとき、すなわち、状態Ｓ４→Ｓ７→Ｓ５、あるいは状態Ｓ５→Ｓ２→Ｓ４と遷移したとき）。なお、ＲＬＬ（２，Ｘ）の場合は、隣接するＺ＝１の間には最低２つの"０"が存在する。２ａ＋ｂ及び２ｂの値は存在しないからである。

実際の信号では、ノイズ等の影響により、ゼロクロスポイント自体の検出を誤ることも十分に予想されるが、フィードバック制御の場合、正しい判定のできる確率が誤る確率を上回っていれば、正しい方向に収束していくはずであり、また、十分な積分処理のため、単発のノイズは実用上問題ないと考えられる。

以上の点に着目し、仮判別器５１は、まず、タップ遅延回路２３からビットクロックの周期毎に出力される０ポイント情報の値Ｚを識別し、その連続する４クロック周期の４つの値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５を並べた値）がオール"０"であるかどうかを判別する（図６のステップ６１）。以下、図６及び図７には、ＲＬＬモードが（１、Ｘ）の場合についての例を示す。

このパターンは、着目する中央の値の０ポイント情報の値Ｚ３を"０"としたとき、前後両側の０ポイント情報の値Ｚ２、Ｚ４がいずれも"０"である場合であり、このときは信号波形が正側、又は負側に張り付いている場合であるので、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより Ｑ＝２ａ＋３ｂ （Ｄ３≧０の場合）
Ｑ＝０ （Ｄ３＜０の場合） （１）
なる式により、仮判定値Ｑを算出する（図６のステップ７１、８１ａ，８１ｂ）。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚのうち最初の３つ（Ｚ２，Ｚ３，Ｚ４）が"１０１"であるかどうか判別する（図６のステップ６２）。なお、図６中、＊は値が０、１のいずれでもよいことを意味する。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"０"としたとき、中央値の前後両側に隣接する２つのＺの値がいずれも"１"である場合であり、これは前記したように、ＲＬＬ（１，Ｘ）のときのみ発生する可能性がある。このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝２ｂ （Ｄ３≧０の場合）
Ｑ＝２ａ＋ｂ （Ｄ３＜０の場合） （２ａ）
又は信号Ｄ４が負であるか否かにより
Ｑ＝２ｂ （Ｄ４＜０の場合）
Ｑ＝２ａ＋ｂ （Ｄ４≧０の場合） （２ｂ）
なる式により、仮判別値Ｑを算出する（図６のステップ７２、８２ａ，８２ｂ）。

ここで、信号Ｄ３を使って判定した場合は、特に光ディスクの高密度化により２Ｔのピークレベル（Ｄ３）が小さいために極性を誤り易い。信号Ｄ４が逆極性であることを利用すると、より正確な判定ができる（更に確からしい判定方法は、第２の実施の形態で述べる。）。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚのうち最初の３つ（Ｚ２，Ｚ３，Ｚ４）が"００１"であるかどうか判別する（図６のステップ６３）。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"０"としたとき、中央値の前後両側に隣接する２つのＺの値の片側Ｚ４だけが "１"の場合であり、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝ａ＋２ｂ （Ｄ３≧０の場合）
Ｑ＝ａ＋ｂ （Ｄ３＜０の場合） （３ａ）
又は、信号Ｄ２が０以上か、負であるかにより
Ｑ＝ａ＋２ｂ （Ｄ２≧０の場合）
Ｑ＝ａ＋ｂ （Ｄ２＜０の場合） （３ｂ）
なる式により、仮判別値Ｑを算出する（図６のステップ７３、８３ａ，８３ｂ）。

ここで、信号Ｄ３を使って判定した場合は、ゼロクロスポイントに近いので、Ｄ３が小さくなって極性を誤り易い。一方、信号Ｄ２が同極性、かつ、レベルが大きいことを利用すると、より正確な判定ができる。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚが"１０００"であるかどうか判別する（図６のステップ６４）。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"０"としたとき、１つ前の情報Ｚ２だけが"１"の場合であり、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝ａ＋３ｂ （Ｄ３≧０の場合）
Ｑ＝ａ （Ｄ３＜０の場合） （４）
なる式により、仮判定値Ｑを算出する（図６のステップ７４、８４ａ，８４ｂ）。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚが"０００１"であるかどうか判別する（図６のステップ６５）。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"０"としたとき、最後の情報Ｚ５だけが"１"の場合であり、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝ａ＋３ｂ （Ｄ３≧０の場合）
Ｑ＝ａ （Ｄ３＜０の場合） （５）
なる式により、仮判定値Ｑを算出する（図６のステップ７５、８５ａ，８５ｂ）。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚが"０１０１"であるかどうか判別する（図７のステップ６６）。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"１"としたとき、最後の情報Ｚ５が"１"の場合であり、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝２ｂ （Ｄ３≧０の場合）
Ｑ＝２ａ＋ｂ （Ｄ３＜０の場合） （６）
なる式により、仮判定値Ｑを算出する（図７のステップ７６、８６ａ，８６ｂ）。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚが"０１００"であるかどうか判別する（図７のステップ６７）。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"１"としたとき、他の情報が全て"０"であり、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝ａ＋２ｂ （Ｄ３≧０の場合）
Ｑ＝ａ＋ｂ （Ｄ３＜０の場合） （７ａ）
又は、信号Ｄ４が０以上か、負であるかにより
Ｑ＝ａ＋２ｂ （Ｄ４≧０の場合）
Ｑ＝ａ＋ｂ （Ｄ４＜０の場合） （７ｂ）
なる式により、仮判定値Ｑを算出する（図７のステップ７７、８７ａ，８７ｂ）。

ここで、信号Ｄ３を使って判定した場合は、２Ｔのピークレベル（Ｄ３）が小さくなって極性を誤り易い。一方、信号Ｄ４が同極性、かつ、レベルが大きいことを利用すると、より正確な判定ができる。

上記のパターンでないときは、連続する４クロック周期の４つの０ポイント情報の値Ｚが"１００１"であるかどうか判別する（図７のステップ６８）。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"０"としたとき、最初の情報Ｚ２と最後の情報Ｚ５が"１"の場合であり、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝３ｂ （Ｄ３≧０の場合）
Ｑ＝２ａ （Ｄ３＜０の場合） （８）
なる式により、仮判定値Ｑを算出する（図７のステップ７８、８８ａ，８８ｂ）。

以上のパターンのいずれでもないときは、状態遷移図上では有りえないパターンなので、このパターンを満たすときは、現在時刻の信号Ｄ３が０以上か、負であるかにより
Ｑ＝２ｂ （Ｄ３≧０の場合）
Ｑ＝２ａ＋ｂ （Ｄ３＜０の場合） （９）
なる式により、暫定の仮判定値Ｑを算出する（図７のステップ７９、８９ａ、８９ｂ）。

以上の仮判別処理は、ＲＬＬモードが（１、Ｘ）の場合について説明であるが、ＲＬＬモードが（２、Ｘ）の場合の仮判別処理は、図８及び図９のフローチャートに示すようになる。両図中、図６及び図７の処理と同一処理には同一符号を付し、その説明を省略する
。前述したように、ＲＬＬ（２，Ｘ）の場合は、隣接するＺ＝１の間には最低２つの"０
"が存在する。

従って、図８及び図９に示すように、ＲＬＬ（２，Ｘ）の仮判別処理では、図６のステップ６２の連続する３つの０ポイント情報（Ｚ２，Ｚ３，Ｚ４）が"１０１"であるかどうかの判別、及び図７のステップ６６の連続する４つの０ポイント情報の値Ｚが"０１０１"であるかどうかの判別は不要となり、それに伴いステップ７２、８２ａ、８２ｂ、７６、８６ａ及び８６ｂの処理が不要となる。それ以外は、ＲＬＬ（２，Ｘ）の仮判別処理と同じである。

以上の仮判別処理により得られた仮判定値Ｑは、図３の減算器５２に供給されて現在時刻の波形等化信号Ｄ３との差分をとられてエラー信号とされ、前述したように、Ｄ型フリップフロップ５３でラッチされた後出力端子５４及び図２のＩＮＶ２５を介して図２の乗算器・ＬＰＦ２２へ出力され、ここで乗算されてから高域周波数成分が除去され、トランスバーサルフィルタ２１にタップ係数として出力される。

このようにして、図３の減算器５２から取り出されるエラー信号が０になるように、トランスバーサルフィルタ２１のタップ係数が可変制御されることにより、トランスバーサルフィルタ２１による波形等化を収束範囲を拡大させて好適に行うことができる。

次に、上記の仮判別処理による波形等化について、更に具体的に説明する。例えば、図１０（Ａ）に実線で示す波形の等化後再生信号が、図２に示すトランスバーサルフィルタ２１から取り出されてタップ遅延回路２３を介して仮判別回路２４に入力される場合、この仮判別回路２４にはリサンプリング・ＤＰＬＬ１９から同図（Ａ）の波形の下部に示すような値Ｚの０ポイント情報も入力される。ここで、図１０（Ａ）において、〇印はトランスバーサルフィルタ２１によりパーシャルレスポンス等化するときの等化用のサンプル点を示し、これは本来のデータ点と同じ位相である（他の図１０（Ｂ）、図１１（Ａ）、（Ｂ）も同様）。

図１０（Ａ）において、まず、連続する４つの０ポイント情報の値Ｚが"０１００"となり、このときは前記（７）式に基づいて等化される（図７のステップ６７）。なお、上記の（７）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３もしくはＤ４の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＞０であるから、Ｑはａ＋２ｂとなる（図７のステップ７７、８７ａ）。

次に、図１０（Ａ）において、連続する４つの０ポイント情報の値Ｚが"１０００"となり、このときは前記（４）式に基づいて等化される（図６のステップ６４）。なお、上記の（４）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＞０であるから、Ｑはａ＋３ｂとなる（図６のステップ７４、８４ａ）。

次に、図１０（Ａ）において、連続する４つの０ポイント情報の値Ｚがオール"０"となり、このときは前記（１）式に基づいて波形等化される（図６のステップ６１）。なお、上記の（１）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＞０であるから、Ｑは２ａ＋３ｂとなる（図６の７１、８１ａ）。

次も、上記の同様に連続する４つの０ポイント情報の値Ｚはオール"０"であり、上記と同じ波形等化が行われる。続いて、図１０（Ａ）において、連続する４つの０ポイント情報の値Ｚが"０００１"となり、このときは前記（５）式に基づいて波形等化される（図６のステップ６５）。なお、上記の（５）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＞０であるから、Ｑはａ＋３ｂとなる（図６のステップ７５、８５ａ）。以下、上記と同様の動作が繰り返されることにより、図１０（Ａ）の等化後波形は仮判別処理により図１０（Ｂ）のようになる。

図１１（Ａ）は別の、トランスバーサルフィルタ２１の出力等化後再生信号波形の一例を示す。図１１（Ａ）に実線で示す波形の等化後再生信号（これはＲＬＬ（１，Ｘ）の信号であるものとする）が、図２に示したトランスバーサルフィルタ２１から取り出されてタップ遅延回路２３を介して仮判別回路２４に入力される場合、この仮判別回路２４にはリサンプリング・ＤＰＬＬ１９からは同図（Ａ）の波形の下部に示すような値Ｚの０ポイント情報も入力される。ここで、図１１（Ａ）において、〇印はトランスバーサルフィルタ２１によりパーシャルレスポンス等化するときの等化用のサンプル点を示し、これは本来のデータ点と同じ位相である。

図１１（Ａ）において、まず、連続する４つの０ポイント情報の値Ｚが"０１０１"であり、このときは前記（６）式に基づいて波形等化される（図７のステップ６６）。なお、上記の（６）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＜０であるから、Ｑは２ａ＋ｂとなる（図７のステップ７６、８６ｂ）。

図１１（Ａ）において、続く連続する４つの０ポイント情報の値Ｚのうち最初の３つ（Ｚ２，Ｚ３，Ｚ４）が"１０１"となるので、このときは前記（２）式に基づいて波形等化される（図６のステップ６２）。なお、上記の（２）式の演算結果による波形等化は、連続する３つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４）と、波形等化信号Ｄ３またはＤ４の極性に応じて行われることは前述の通りである。ここでは、Ｄ４＞０であるので、Ｑは２ａ＋ｂとなる。

続いて、図１１（Ａ）において、連続する４つの０ポイント情報の値Ｚが"０１００"となり、このときは前記（７）式に基づいて波形等化が行われる（図７のステップ６７）。なお、上記の（７）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３又はＤ４の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＞０であるから、Ｑはａ＋２ｂとなる（図７のステップ７７、８７ａ）。

更に、図１１（Ａ）において、続く連続する４つの０ポイント情報の値Ｚが"１００１"となり、このときは前記（８）式に基づいて波形等化される（図７のステップ６８）。
なお、上記の（８）式の演算結果による波形等化は、連続する４つの０ポイント情報の値Ｚ（Ｚ２，Ｚ３，Ｚ４，Ｚ５）と、波形等化信号Ｄ３の極性に応じて行われることは前述の通りである。ここでは、Ｄ３＞０であるので、Ｑは３ｂとなる。以下、同様の動作が行われることにより、図１１（Ａ）に示す等化後波形は、仮判別処理により図１１（Ｂ）に示す波形のようになる。

このように、この実施の形態では、０ポイント情報の値Ｚを参照し、状態遷移からダイレクトに決定される値に波形等化するようにしたため、現在のサンプル点のレベルに依存しない（他の目標値に近くても影響されない）正確な波形等化ができる。また、異なるパーシャルレスポンス等化に対応でき、更に判定を誤る確率はスレッショルドが固定の従来装置に比べて少ないので、収束時間を短時間にできる。なお、本実施の形態は、ＲＬＬ（２，Ｘ）にも同様に適用できる。図４（Ｄ）と共に説明したように、ＲＬＬ（１，Ｘ）と略同様の状態遷移が行われるからである。

図１２及び図１３はこの再生装置の復号回路の出力信号のアイパターンの各例を示す。
図１２及び図１３において、縦軸は量子化レベル、横軸は時間を示す。図１２に示す例はＰＲモード信号の値が「１」、すなわちＰＲ（１，２，２，２，１）で、かつ、ＲＬＬ（１，Ｘ）の例で、０，ａ，２ａ，ａ＋ｂ，２ａ＋ｂ，２ｂ，ａ＋２ｂ，３ｂ，ａ＋３ｂ，２ａ＋３ｂに対応した、０、１、２、３、４、５、６、７、８の９値に収束している（但し、実際のデータは、８ビット等で量子化された値であるから、利得分を乗じた値となる。）。

図１３に示す例はＰＲモード信号の値が「２」、すなわちＰＲ（１，３，３，３，１）で、かつ、ＲＬＬ（１，Ｘ）の例で、０，ａ，２ａ，ａ＋ｂ，２ａ＋ｂ，２ｂ，ａ＋２ｂ，３ｂ，ａ＋３ｂ，２ａ＋３ｂに対応した、０、１、２、４、５、６、７、９、１０、１１の１０値に収束している（但し、実際のデータは、８ビット等で量子化された値であるから、利得分を乗じた値となる。）。図１２及び図１３に示すように、本実施の形態の再生装置によれば、各値に良く収束しており、正確な波形等化ができていることが分かる。

次に、本発明の他の実施の形態について説明する。図１４は本発明装置の要部の適応等化回路の第２の実施の形態のブロック図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明を省略する。図１４に示すように、図１の適応等化回路２０に相当する第２の実施の形態の適応等化回路２０ｂは、リサンプリング・ＤＰＬＬ１９ａからのリサンプリング・データに対してＰＲ等化特性を付与するトランスバーサルフィルタ２１と、このトランスバーサルフィルタ２１の係数をエラー信号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２と、タップ遅延回路２３と、トランスバーサルフィルタ２１の出力信号とタップ遅延回路２３からの遅延信号とに基づいて前記エラー信号を生成して乗算器・ＬＰＦ２２に供給する仮判別回路２４と、トランスバーサルフィルタ２１の出力信号のゼロクロスポイントを検出してタップ遅延回路２３に供給するゼロ検出器２６からなる。

ゼロ検出器２６は、例えば入力等化後再生信号の極性が反転したときに、近傍の２つのサンプル点のうち、より０に近い方を０ポイント情報としてタップ遅延回路２３に供給する。これにより、この実施の形態も、図２の実施の形態と同様の動作を行う。

ところで、リサンプリング・ＤＰＬＬ１９、１９ａは、その入力側にはＡＧＣ回路やＡＴＣ回路が設けられ、その出力側には適応等化回路２０（２０ａ、２０ｂ）が設けられているが、自分自身でループが完結しているために、確実な収束が期待でき、また外付けの回路も不要であるので構成が簡単であり、更に、ディジタル回路であるので信頼性が高いという利点を有する。しかし、本発明はこれに限らず、以下の実施の形態のようにリサンプリング・ＤＰＬＬを使用しない構成にも適用できる。

図１５は本発明装置の要部の適応等化回路の第３の実施の形態のブロック図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明を省略する。図１５に示すように、図１の適応等化回路２０に相当する第３の実施の形態の適応等化回路２０ｃは、リサンプリング・ＤＰＬＬ１９からの信号ではなく、再生信号に対しＡ／Ｄ変換及び自動利得制御をし、更にＤＣ制御（ＡＴＣ制御）を施した信号を入力信号として受け、トランスバーサルフィルタ２１の等化後再生信号が入力されるゼロクロス検出・位相比較器３１により０ポイント情報を検出する点に特徴がある。

ゼロクロス検出・位相比較器３１は、トランスバーサルフィルタ２１の等化後再生信号をゼロクロス検出し、その検出ゼロクロス点の位相と電圧制御発振器（ＶＣＯ）３３よりのビットクロックの位相とを位相比較して位相誤差信号を生成する。この位相誤差信号はループフィルタ３２を通して電圧制御発振器（ＶＣＯ）３３に制御電圧として印加され、その出力システムクロック周波数を可変制御する。ＶＣＯ３３のシステムクロックは上記のビットクロックを含み、装置のクロックが必要な各ブロックに印加される。

ループフィルタ３２及びＶＣＯ３３はディジタルでもアナログでも構成可能であり、アナログの場合はＤ／Ａ変換を行うインターフェースが必要となる。この実施の形態も上記の各実施の形態と同様の特長を有する。

図１６は本発明装置の要部の適応等化回路の第４の実施の形態のブロック図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明を省略する。図１６に示すように、図１の適応等化回路２０に相当する第４の実施の形態の適応等化回路２０ｄは、リサンプリング・ＤＰＬＬ１９からの信号ではなく、必要に応じてプリイコライズされた再生信号に対しＡ／Ｄ変換器３４によりＡ／Ｄ変換されたディジタル信号をトランスバーサルフィルタ２１と共にゼロ検出器２７に入力して０ポイント情報を検出する点に特徴がある。

Ａ／Ｄ変換器３４の入力再生信号は、位相比較器３５に供給されてゼロクロス点の位相と、電圧制御発振器（ＶＣＯ）３７からのビットクロックの位相とが位相比較されて位相誤差信号に変換された後、ループフィルタ３６を通して電圧制御発振器（ＶＣＯ）３７に制御電圧として印加され、その出力システムクロック周波数を可変制御する。ループフィルタ３６及びＶＣＯ３７はディジタルでもアナログでも構成可能であり、アナログの場合はＤ／Ａ変換を行うインターフェースが必要となる。ＶＣＯ３７のシステムクロックは上記のビットクロックを含み、装置のクロックが必要な各ブロックに印加される。遅延合わせは必要に応じて行う。

一方、ゼロ検出器２７は、例えばＡ／Ｄ比較器３４からの信号の極性が反転したときに、近傍の２つのサンプル点のうち、より０に近い方を０ポイント情報としてタップ遅延回路２３に供給する。この実施の形態も上記の各実施の形態と同様の特長を有する。

図１７は本発明装置の要部の適応等化回路の第５の実施の形態のブロック図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明を省略する。図１７に示すように、図１の適応等化回路２０に相当する第５の実施の形態の適応等化回路２０ｅは、仮判別回路２４とＩＮＶ２５の間にエラー選択回路５５を設けた点に特徴がある。

エラー選択回路５５は例えば図１８に示すように、第１の入力端子５５１に仮判別回路２４から出力されたエラー信号が入力され、第２の入力端子５５２に仮判別回路２４との別の出力である仮判別情報が入力され、選択回路５５３、スイッチ回路５５４及び０発生器５５５から構成されている。仮判別回路２４から出力される仮判別情報は、ＰＲ等化の目標値に設定されているはずであり、その目標値からのずれがエラー信号として出力されているので、選択回路５５３は仮判別回路２４が目標値としてゼロクロスポイントから離れた値、例えば、
０、２ａ＋３ｂ
もしくは０、ａ、ａ＋３ｂ、２ａ＋３ｂ
もしくは０、ａ、２ａ、３ｂ、ａ＋３ｂ、２ａ＋３ｂ
のときは、"０"を出力する。それ以外は"１"を出力する。

つまり、スイッチ回路５５４は、端子５５４ａに入力されるエラー信号と、端子５５４ｂに入力される０発生器５５５からの固定の値０を入力として受けると共に、選択回路５５３の出力信号がスイッチング信号として供給され、選択回路５５３の出力信号が″１″のときは端子５５４ａに入力されたエラー信号の有効成分を選択し、選択回路５５３の出力信号が″０″のときは端子５５４ｂに入力された値０を選択し、エラー信号を無効化する。

スイッチ回路５５４で選択された信号は、出力端子５５６を介して図１７のＩＮＶ２５を経由して乗算器・ＬＰＦ２２に供給され、トランスバーサルフィルタ２１からのタップ出力と乗算された後高域周波数成分が除去された後、上記のエラー信号を０にするようなタップ係数（フィルタ係数）とされてトランスバーサルフィルタ２１に入力される。

次に、この実施の形態の作用について、ＰＲ（１，２，２，２，１）の場合を例にとって説明する。エラー選択回路５５を有しない適応等化回路２０ａ等では、適応等化回路２０の出力信号が図１９（Ａ）にＩで示すように正しくＰＲ等化されている信号である場合は、サンプル点は、図上の〇印のようになり、仮判別回路２４から出力されるエラー信号は図１９（Ｂ）に模式的に示すように目標値とのずれは僅かであり、正しい波形等化が得られる。

しかし、光ディスクからの再生信号に見られるように、適応等化回路２０の出力信号が例えば図２０（Ａ）にIIで示されるような再生信号に歪みが大きいときは、丸印で示すようなサンプル点となり、ゼロクロスからずれた波形部分IIIにずれが生じ、仮判別回路２４から出力されるエラー信号中には図２０（Ｂ）にIVで模式的に示すように目標値とのずれが大きなエラーが発生する。つまり、ゼロクロス付近でないサンプル点に不正確なデータが現れる。

そこで、この実施の形態では、図１８に示した構成のエラー選択回路５５を図１７に示すように仮判別回路２４の出力側に設け、ゼロクロス付近のサンプル点以外のサンプル点のエラー信号は出力せず、固定値０を出力することでエラー信号を無効化するようにしているため、図２１（Ａ）に示すように歪みが大きくて正しくＰＲ等化されていない信号が適応等化回路２０から出力されるような場合であっても、適応等化回路２０ｅではエラー選択回路５５から出力されるエラー信号が図２１（Ｂ）に示すようにゼロクロス付近でないサンプル点は黒三角印で示すように固定値０に置き換えられる。

このため、エラー選択回路５５が存在しないときに目標値とのずれが大きく発生したサンプル位置でも、この実施の形態では図２１（Ｂ）にＶで示すように、目標値とのずれがないようにされる。このように、この実施の形態では、エラー信号のうち確からしくないエラー信号を無効化し、確からしいものだけをエラー信号の有効成分として用いることにより、正しい目標値に収束でき、結果としてエラーレートを改善できる。

パーシャルレスポンスの目標値からずれたＤＣ成分は、目標値毎に積分し、この値を基に新しく、後段のビタビ復号の目標値を生成することで、確からしい検出が行えるようになる。

次に、図６のステップ６２に関する他の実施の形態について説明する。このパターンは、着目する中央値の０ポイント情報の値Ｚ３を"０"としたとき、中央値の前後両側に隣接する２つのＺの値のいずれも"１"の場合であり、これは前記したように、ＲＬＬ（１，Ｘ）のときのみ発生する可能性がある。このパターンを満たすときは、信号Ｄ２、Ｄ３、Ｄ４共に、そのレベルがゼロクロス付近に集中しており、極性の判定誤りが最も発生し易い。つまり、Ｓ４→Ｓ７の状態遷移なのか、Ｓ５→Ｓ２の状態遷移なのかを誤って判定し易い。

そこで、図２２（Ａ）に示すようなＳ２→Ｓ４→Ｓ７→Ｓ５の状態遷移の基準値、例えば（２ｂ）、（２ｂ）、（２ａ＋ｂ）と、図２２（Ｂ）に示すようなＳ７→Ｓ５→Ｓ２→Ｓ４の状態遷移の基準値、例えば（２ａ＋ｂ）、（２ａ＋ｂ）、（２ｂ）を用意し、Ｄ２、Ｄ３、Ｄ４とそれぞれユークリッド距離を計算し、その総和を比較することで、より確からしい判定を行う。つまり、
ＵＤ１＝（Ｄ２−（２ｂ））²＋（Ｄ３−（２ｂ））²＋（Ｄ４−（２ａ＋ｂ））²
ＵＤ２＝（Ｄ２−（２ａ＋ｂ））²＋（Ｄ３−（２ａ＋ｂ））²
＋（Ｄ４−（２ｂ））²
を演算し、
Ｑ＝２ｂ （ＵＤ１≦ＵＤ２の場合）
Ｑ＝２ａ＋ｂ （ＵＤ１＞ＵＤ２の場合）
なる式により、仮判定値Ｑを算出する。ここで、Ｓ２→Ｓ４→Ｓ７→Ｓ６やＳ７→Ｓ５→Ｓ２→Ｓ３の遷移も考えられるが、上記のユークリッド距離の判定において、相対的な比較をする上では問題にならない。このようにして、小さなレベルでかつノイズが多い状態でも、確からしい極性判定ができるので、正しい仮判別値を求めることが可能となる。

図２３はこれらの動作を回路化したもので、仮判別器５１の他の実施の形態のブロック図を示す。同図において、信号Ｄ２は２ｂ発生器１０１、２ａ＋ｂ発生器１０２の各出力信号と減算器１０３、１０４でそれぞれ差し引かれた後、２乗演算器（乗算器）１０５、１０６で２乗される。同様に、信号Ｄ３は２ｂ発生器１０７、２ａ＋ｂ発生器１０８の各出力信号と減算器１０９、１１０でそれぞれ差し引かれた後、２乗演算器（乗算器）１１１、１１２で２乗され、信号Ｄ４は２ａ＋ｂ発生器１１３、２ｂ発生器１１４の各出力信号と減算器１１５、１１６でそれぞれ差し引かれた後、２乗演算器（乗算器）１１７、１１８で２乗される。

加算器１１９は２乗演算器（乗算器）１０５、１１１及び１１７の各出力信号を加算することにより、前記ＵＤ１で示す演算式で表わされる第１の加算信号を出力し、加算器１２０は２乗演算器（乗算器）１０６、１１２及び１１８の各出力信号を加算することにより、前記ＵＤ２で示す演算式で表わされる第２の加算信号を出力する。減算器１２１は上記の第１の加算信号から第２の加算信号を差し引く減算を行い、得られた減算結果を判定回路１２２に供給する。

判定回路１２２は、入力された減算結果の値が正（すなわち、ＵＤ１＞ＵＤ２）のときは１を出力し、０以下（すなわち、ＵＤ１≦ＵＤ２）のときは０を出力する。スイッチ回路１２３は、判定回路１２２の出力信号が１のときには２ａ＋ｂ発生器１２５から出力される２ａ＋ｂの値の信号を仮判別値Ｑとして出力し、判定回路１２２の出力信号が０のときには２ｂ発生器１２４から出力される２ｂの値の信号を仮判別値Ｑとして出力する。

次に、ビットスリップによるエラー対策を施した本発明の記録再生装置について説明する。図２４（Ａ）、（Ｂ）は本発明になる記録再生装置の第１の実施の形態の記録系、再生系の各ブロック図を示す。同図（Ａ）において、ディジタル情報は、ＥＣＣ用パリティ生成回路１３１に供給されてパリティ（ターボ符号、ＬＤＰＣ等）が付加された後、インターリーブ回路１３２で公知のインターリーブ処理が施されてランレングス符号化回路１３３に供給される。

ランレングス符号化回路１３３は、１−７ｐｐ変調又は８−１５変調等により、ランレングス制限・ＤＳＶ（Digital Sum Variation）の施された符号列（すなわち、ランレングス制限符号）を生成する。ストラテジ回路１３４は、このランレングス制限符号をもとに、レーザを変調するための高周波パルスに変換し、その高周波パルスを図示しない光ヘッドに供給して光ディスクにディジタル情報を記録させる。

次に、図２４（Ｂ）に示す再生系について説明する。上記の光ディスクから光ヘッドにより公知の手段にて読み出された信号は、Ａ／Ｄ変換器１４１に供給されてマスタークロックでサンプリングされることにより、ディジタル信号に変換された後、ＡＧＣ・ＡＴＣ回路１４２に供給され、ここで振幅が一定に制御される自動利得制御（ＡＧＣ）及び２値コンパレートの閾値を適切に直流（ＤＣ）制御する自動閾値制御（ＡＴＣ）が行われる。

ＡＧＣ・ＡＴＣ回路１４２の出力信号は、リサンプリング・ＤＰＬＬ１４３に供給される。リサンプリング・ＤＰＬＬ１４３は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ（位相同期ループ）回路で、入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成したリサンプリングデータ（すなわち、リサンプリングデータの位相０゜、１８０゜のうち、１８０゜のリサンプリングデータ）を、適応等化回路１４４内のトランスバーサルフィルタに供給する。

また、リサンプリング・ＤＰＬＬ１４３は、リサンプリングデータのゼロクロスを検出しており、ゼロクロスポイントに対応するリサンプリングデータの値に基づいて、位相エラーが０になるように、リサンプリングのタイミング、つまり周波数をロックさせる。リサンプリング・ＤＰＬＬ１４３からは、ゼロクロス検出信号である０ポイント情報が適応等化回路１４４に供給され、位相エラーが後述するランレングス復号回路１４７に供給される。

リサンプリング・ＤＰＬＬ１４３は、例えば図２５のブロック図に示す如き構成とされている。同図において、補間器１４３１は、図２４（Ｂ）に示したＡＧＣ・ＡＴＣ回路１４２から出力されるディジタル信号と、後述のタイミング発生器１４３４から出力されるデータ点位相情報及びビットクロックとを入力信号として受け、入力されるデータ点位相情報及びビットクロックから位相点データのデータ値を補間により推定して出力する。

この補間器１４３１の出力データ値は、リサンプリング信号として図２４（Ｂ）の適応等化回路１４４に供給されると共に、位相検出器１４３２に供給される。位相検出器１４３２は、リサンプリング信号からゼロクロス点を検出し、ゼロクロス点でのデータ値を利用して位相誤差信号として出力する。この位相誤差信号は、ループフィルタ１４３３で積分された後、タイミング発生器１４３４に供給され、ここでループフィルタ１４３３の出力の次のデータ点位相の推定が行われ、このデータ点位相情報と、同じく生成されたビットクロックが補間器１４３４に供給される。

再び図２４（Ｂ）に戻って説明するに、適応等化回路１４４は、リサンプリング・ＤＰＬＬ１４３により、入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成されたリサンプリングデータを入力信号として受け、この入力信号に対してパーシャルレスポンス（ＰＲ）特性を付与して復号回路１４５に供給する。復号回路１４５は、適応等化回路１４４から供給され等化後再生波形に対して、例えばビタビ復号（又はＳＯＶＡ又はＭＡＰ復号）を行う。

ビタビ復号の回路構成は公知であり、前述したように、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データとして出力する。
なお、ビタビ復号は、硬判定で２値にしてもよいし、軟判定で尤度情報と共に出力してもよい。また、事後確率法（ＡＰＰ）でもよいことは勿論である。

復号回路１４５により復号して得られた復号信号は、ディジタル情報の復号信号であるメイン信号と尤度情報とからなり、同期信号検出回路１４６に供給され、ここで再生信号に予め付加されている同期信号が検出されて同期信号タイミング情報として出力されると共に、メイン信号と尤度情報はそのまま出力されてランレングス復号回路１４７に供給される。ランレングス復号回路１４７には、リサンプリング・ＤＰＬＬ１４３から出力された位相エラーも供給される。

ランレングス復号回路１４７は、例えば図２６のブロック図に示す構成とされている。
図２６において、同期信号検出回路１４６から出力されたメイン信号と尤度情報とは、遅延回路１４７１により遅延され、また、上記の位相エラーは遅延回路１４７２により遅延されてそれぞれデータ長回復器１４７３に供給される。一方、同期信号検出回路１４６から出力された同期信号タイミング情報は、計数回路１４７４により隣接する２つの同期信号の間の時間間隔がクロックに基づきカウントされ、そのカウント結果がエラー判定回路１４７５に供給される。

エラー判定回路１４７５は、基準データ長発生器１４７６からの基準データ長と計数回路１４７４からの同期信号間隔に応じたカウント結果とを比較し、それらが等しいかどうかを示すデータ長エラー情報を生成してデータ長回復器１４７３に供給する。データ長回復器１４７３は、位相エラーの絶対値が所定の閾値を越えた場合、又は位相エラーの最大値を抽出し、その位置情報を有するスリップポイント情報を検出すると共に、データ長エラー情報に基づき、長さが正規の長さでないと判断されたときには、入力されるメイン信号と尤度情報に対して、スリップポイント情報に基づく位置で、データ長の調節（補間又は間引き処理）を行うことにより、データ長を回復する。

データ長回復器１４７３から出力されたメイン信号と尤度情報とは、ランレングス復号器１４７７に供給され、ランレングス復号(尤度変換)されてランレングス復号後信号が得られる。ここで、ランレングス復号に際しては、通常のＲＬＬデコードに加えて、ＬＬＲ(事後確率の尤度比)を変換する作業が必要となる。つまり、各チャンネルビットに対応したＬＬＲを入力とし、復号後の各データビットに対応したＬＬＲを出力する。

前述した記録系でのランレングス符号化に際して、１−７ｐｐ変調を行ったときには、１−７ｐｐでは２ビットから３ビットへの変換により符号化するので、ある３ビットを２ビットに復号する場合、前後の各３ビットを同時に見る(スライディング・ウィンドウ)。
この計９ビットを｛Ｃ０、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８｝とした場合、符号として可能性のある１、０の組み合わせを、データビットの２ビット（ｄk,ｄk+1）に対応させて、図２７に示すテーブルを作成し、これを用いて復号する。このテーブルは、各２０行で４つあり、計８０パターンある。なお、パターンによっては、前後を２ビットとし、７ビットとすることも可能である。

復号されたデータビットに対応するＬＬＲは、下記の演算式により計算することができる。

また、前述した記録系でのランレングス符号化に際して、８−１５変調を行ったときには、８−１５変調は８ビットを１５ビットの変換により符号化するので、ある１５ビットを８ビットに復号する場合は、前後の各１５ビットを同時に見る(スライディング・ウィンドウ)。この計４５ビットを｛Ｃ０，Ｃ１，Ｃ２，・・・，Ｃ４４｝としたとき、符号として可能性のある１、０の組み合わせを、データビットの８ビット（ｄk，ｄk+1，ｄk+2，・・・，ｄk+7）に対応させて、図２８に示すテーブルを作成し、これを用いて復号す
る。

復号されたデータビットに対応するＬＬＲは、下記の演算式により計算することができる。

なお、下記の演算式によりＬＬＲを求めることもできる。

上式中、ｍｍａｘはスライディング・ウィンドウ内のビット数−１である。例えば、（Ｄ８−１５）の場合、前後の各１５ビットをすべて見る場合には、ｍｍａｘ＝４４となる。
なお、前述の通り、前後のコードについては、必ずしも１５ビットをすべて見る必要はない。

つまり、ＬＬＲを計算したい対象のビットに対して、その値が１となるコードパターンについて、前後のコードを含めたＬＬＲの加算（ただし、パターンの値が１の場所は正のまま、パターンの値が０の場所は反転する。）と、その値が０となるコードパターンについて、前後のコードを含めたＬＬＲの加算（ただし、パターンの値が１の場所は正のまま、パターンの値が０の場所は反転する。）の減算で示すことが可能となる。このようにすることで、パターンの多い８−１５変調のようなランレングス変調方式でも、演算時間・回路規模・メモリ規模を最小限にして確からしい尤度を算出することができる。

再び図２４（Ｂ）に戻って説明するに、ランレングス復号回路１４７により復号されたメイン情報と変換された尤度情報（ＬＬＲ）とからなるランレングス復号後信号は、デインターリーブ回路１４８に供給されてデインターリーブされて元の順番に戻された後、ＥＣＣ回路１４９により誤り訂正等されて復号ディジタル情報が出力される。

次に、本実施の形態の動作原理について説明する。図２９はビットスリップにより、ビットスリップ以降のビットがすべてずれた状態を示す。すなわち、従来は同期信号ＳＹ１の再生後にビットスリップがＳＬの位置で発生した場合、それ以降、次の同期信号ＳＹ２が検出されるまでのビットがすべてずれて誤り範囲ＥＲ１となる。

図３０は本発明による効果を示しており、本発明では同期信号ＳＹ１の再生後にビットスリップがＳＬの位置で発生した場合、次に再生される同期信号ＳＹ２の位置を基準として、エラー発生位置を検出してビットスリップ以降のビット位置を決定するので、誤り範囲はＥＲ２で示すように、従来の誤り範囲ＥＲ１に比べて大幅に狭く最小限にすることができる。ＬＤＰＣ等、長い符号長を用いて誤り訂正をするような方法の場合では、ビット位置がずれると、正しい値に訂正することは不可能であるので、本発明は有効である。

次に、本発明になる記録再生装置の第２の実施の形態について説明する。図３１（Ａ）、（Ｂ）は本発明になる記録再生装置の第２の実施の形態の記録系、再生系の各ブロック図を示す。同図中、図２４と同一構成部分には同一符号を付し、その説明を省略する。図３１（Ａ）に示す記録系は、ディジタル情報は、ＥＣＣ用パリティ生成回路１５１に供給されてパリティ（ＲＳ・ＬＰＤＣ等）が付加された後、ランレングス符号化回路１５２に供給され、ここでランレングス制限・ＤＳＶ（Digital Sum Variation）の施された符号列（すなわち、ランレングス制限符号）に変換される。

ランレングス符号化回路１５２から出力されたランレングス制限符号はＥＣＣ用パリティ生成回路１５３でパリティが付加されてストラテジ回路１５４に供給され、ここでランレングス符号をもとに、レーザを変調するための高周波パルスに変換され、その高周波パルスが図示しない光ヘッドに供給されて光ディスクにディジタル情報が記録される。

本実施の形態の再生系は、図３１（Ｂ）に示すように、同期信号検出回路１４６から出力されたメイン情報、尤度情報及び同期タイミング情報は、リサンプリング・ＤＰＬＬ１４３から出力された位相エラーと共にデータ長回復回路１５６に供給される。データ長回復回路１５６は、例えば図３２のブロック図に示す如き構成とされている。

同図において、同期信号検出回路１４６から出力されたメイン信号と尤度情報とは、遅延回路１５６１により遅延され、また、上記の位相エラーは遅延回路１５６２により遅延されてそれぞれデータ長回復器１５６３に供給される。一方、同期信号検出回路１４６から出力された同期信号タイミング情報は、計数回路１５６４によりその時間間隔がクロックに基づきカウントされ、そのカウント結果がエラー判定回路１５６５に供給される。

エラー判定回路１５６５は、基準データ長発生器１５６６からの基準データ長と計数回路１５６４からの同期信号間隔に応じたカウント結果とを比較し、それらが等しいかどうかを示すデータ長エラー情報を生成してデータ長回復器１５６３に供給する。データ長回復器１５６３は、位相エラーの絶対値が所定の閾値を越えた場合、又は位相エラーの最大値を抽出し、その位置情報を有するスリップポイント情報を検出すると共に、データ長エラー情報に基づき、長さが正規の長さでないと判断されたときには、入力されるメイン信号と尤度情報に対して、スリップポイント情報に基づく位置で、データ長の調節（補間又は間引き処理）を行うことにより、データ長を回復する。

データ長回復器１５６３から出力されたメイン信号と尤度情報とは、ＥＣＣ回路１５７により誤り検出符号ＲＳ・ＬＤＰＣ等に基づき誤り訂正された後、ランレングス復号回路１５８に供給され、ランレングス復号(尤度変換)されてランレングス復号後信号が得られる。このランレングス復号後信号はＥＣＣ回路１５９により誤り検出符号ＲＳ・ＬＤＰＣ等に基づき誤り訂正されて出力される。

本実施の形態は、ランレングス制限されたＥＣＣパリティに対応させる公正としたものであるが、図２４と共に説明した第１の実施の形態の記録再生装置と同様の効果を奏する。

次に、本発明になる記録再生装置の第３の実施の形態について説明する。図３３は本発明になる記録再生装置の第３の実施の形態の再生系のブロック図を示す。同図中、図２４と同一構成部分には同一符号を付し、その説明を省略する。図３３に示す第３の実施の形態は、図２４（Ｂ）に示した第１の実施の形態の再生系において用いられていたリサンプリング・ＤＰＬＬ１４３の替わりにＰＬＬ回路１６１を用いた点に特徴がある。

図３３において、ＡＧＣ・ＡＴＣ回路１４２の出力信号は、適応等化回路１４４に直接供給される一方、ＰＬＬ回路１６１に供給される。ＰＬＬ回路１６１はシステムクロックを生成してＡ／Ｄ変換器１４１に供給すると共に、位相エラーをランレングス復号回路１４７に供給し、０ポイント情報を適応等化回路１４４に供給する。この実施の形態も、図２４及び図３１に示した各実施の形態と同様の特長を有するが、同期クロックでサンプリングするところに特徴がある。

次に、本発明になる記録再生装置の第４の実施の形態について説明する。図３４は本発明になる記録再生装置の第４の実施の形態の再生系のブロック図を示す。同図中、図３１（Ｂ）と同一構成部分には同一符号を付し、その説明を省略する。図３４に示す第４の実施の形態は、図３１（Ｂ）に示した第２の実施の形態の再生系において用いられていたリサンプリング・ＤＰＬＬ１４３の替わりにＰＬＬ回路１６２を用いた点に特徴がある。

図３４において、ＡＧＣ・ＡＴＣ回路１４２の出力信号は、適応等化回路１４４に直接供給される一方、ＰＬＬ回路１６２に供給される。ＰＬＬ回路１６２はシステムクロックを生成してＡ／Ｄ変換器１４１に供給すると共に、位相エラーをデータ長回復回路１５６に供給し、０ポイント情報を適応等化回路１４４に供給する。この実施の形態も、図２４、図３１及び図３３に示した各実施の形態と同様の特長を有するが、図３３の実施の形態と同様に同期クロックでサンプリングするところに特徴がある。

なお、本発明は以上の実施の形態に限定されるものではなく、例えば、データ長回復器１４７３、１５６３は、信号を直接間引き、補間するのではなく、既にメモリに取り込んである信号に対し、そのアドレス(ポインタ)を操作して、直接間引き・補間したときと同様の効果を得るようにしてもよい。また、復号回路１４５が軟判定、つまり尤度情報を出力する場合には、データ長の伸長(データの補間)を行う時点で、確からしくない値に設定するようにしてもよい。また、適応等化回路１４４は、前記適応等化回路２０ａ又は２０ｅを用いることができ、更には前記適応等化回路２０ｂ〜２０ｄのいずれか一の構成を用い得る。後者の場合、０ポイント情報は、適応等化回路２０ｂ〜２０ｄの内部で生成することができる。

本発明の再生装置の第１の実施の形態のブロック図である。 本発明再生装置の要部の適応等化回路の第１の実施の形態のブロック図である。 図２中のタップ遅延回路と仮判別回路の一実施の形態の回路図である。 パーシャルレスポンス特性の説明図である。 ＰＲ（ａ，ｂ，ｂ，ｂ，ａ）の特性とランレングス制限規則ＲＬＬモードと仮判別器の仮判定値との関係を示す図である。 図３中の仮判別器のＲＬＬモードが（１、Ｘ）の場合の仮判別処理説明用フローチャート（その１）である。 図３中の仮判別器のＲＬＬモードが（１、Ｘ）の場合の仮判別処理説明用フローチャート（その２）である。 図３中の仮判別器のＲＬＬモードが（２、Ｘ）の場合の仮判別処理説明用フローチャート（その１）である。 図３中の仮判別器のＲＬＬモードが（２、Ｘ）の場合の仮判別処理説明用フローチャート（その２）である。 本発明による波形等化前と波形等化後の波形例を示す図（その１）である。 本発明による波形等化前と波形等化後の波形例を示す図（その２）である。 本発明による再生装置の復号回路の出力信号のアイパターンの一例を示す図である。 本発明による再生装置の復号回路の出力信号のアイパターンの他の例を示す図である。 本発明装置の要部の適応等化回路の第２の実施の形態のブロック図である。 本発明装置の要部の適応等化回路の第３の実施の形態のブロック図である。 本発明装置の要部の適応等化回路の第４の実施の形態のブロック図である。 本発明装置の要部の適応等化回路の第５の実施の形態のブロック図である。 図１７中のエラー選択回路の一実施の形態のブロック図である。 正しくＰＲ等化されている場合のサンプル点の様子と抽出されたエラー成分を示す図である。 正しくＰＲ等化されていない場合のサンプル点の様子とエラー選択回路を有しないで抽出されたエラー成分を示す図である。 正しくＰＲ等化されている場合のサンプル点の様子と図１８のエラー選択回路により抽出されたエラー成分を示す図である。 Ｓ２→Ｓ４→Ｓ７→Ｓ５の状態遷移の基準値と、Ｓ７→Ｓ５→Ｓ２→Ｓ４の状態遷移の基準値の説明図である。 仮判別器の一実施の形態のブロック図である。 本発明の記録再生装置の第１の実施の形態の記録系、再生系の各ブロック図である。 図２４中のリサンプリング・ＤＰＬＬの一例のブロック図である。 図２４中のランレングス復号回路の一例のブロック図である。 図２６のランレングス復号回路で用いるテーブルの一例を示す図である。 図２６のランレングス復号回路で用いるテーブルの他の例を示す図である。 ビットスリップにより、ビットスリップ以降のビットがすべてずれた状態を説明する図である。 ビットスリップが発生したときの本発明の効果を説明する図である。 本発明の記録再生装置の第２の実施の形態の記録系、再生系の各ブロック図である。 図３１中のデータ長回復回路の一例のブロック図である。 本発明の記録再生装置の第３の実施の形態の再生系のブロック図である。 本発明の記録再生装置の第４の実施の形態の再生系のブロック図である。 従来の再生装置の一例のブロック図である。

符号の説明

１５ 光ディスク
１９、１４３ リサンプリング・ＤＰＬＬ
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、１４４ 適応等化回路
２１、１４５ 復号回路
２１ トランスバーサルフィルタ
２２ 乗算器・低域フィルタ（ＬＰＦ）
２３ タップ遅延回路
２４、１００ 仮判別回路
２６、２７ ゼロ検出器
３１ ゼロクロス検出・位相比較器
３３、３７ 電圧制御発振器（ＶＣＯ）
３５ 位相比較器
５１ 仮判別器
５２ 減算器
５５ エラー選択回路
１３１ ＥＣＣ用パリティ生成回路
１３３、１５２ ランレングス符号化回路
１４６ 同期信号検出回路
１４７、１５８ ランレングス復号回路
１５６ データ長回復回路
１６１、１６２ ＰＬＬ回路
５５３ 選択回路
５５４、５７１ スイッチ回路
５５５、５７２ ０発生器
１４７３、１５６３ データ長回復器
１４７４、１５６４ 計数回路
１４７５、１５６５ エラー判定回路
１４７６、１５６６ 基準データ長発生器
１４７７ ランレングス復号器

Claims (3)

1. 記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、
   前記トランスバーサルフィルタから出力された波形等化後再生信号からゼロクロスポイントを検出して０ポイント情報を出力するゼロ検出手段と、
   前記ゼロ検出手段よりシステムクロックに同期して取り出される前記０ポイント情報を、１クロックずつ順次遅延して、少なくとも連続する４つの０ポイント情報を出力する第１の遅延回路と、
   前記トランスバーサルフィルタから出力された波形等化後再生信号を、前記システムクロックに同期して、１クロックずつ順次サンプリングして、少なくとも波形等化後再生信号の連続する４つのサンプリング点の値を出力する第２の遅延回路と、
   前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記第１の遅延回路からの複数の前記０ポイント情報と、前記第２の遅延回路からの複数の前記サンプリング点の値とを入力として受け、前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、前記複数の０ポイント情報のパターンと前記複数のサンプリング点のうち対象とするサンプリング点の値の極性とに基づき、波形等化後再生信号の仮判別値を算出する際、前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しておらず、前記中央値の前後両方の０ポイント情報の値がゼロクロス点を示している場合には、１ビットクロック周期ずつ異なる連続した３つの波形等化後再生信号のサンプリング系列に対し、連続した３つの状態遷移の基準値系列に対応させて、ユークリッド距離を算出して加算した第１のユークリッド距離の総和と、同様に逆の極性の連続した３つの状態遷移の基準値系列に対応させて、ユークリッド距離を算出して加算した第２のユークリッド距離の総和とを比較し、値の少ない方の前記ユークリッド距離の総和の算出に用いられた前記基準値系列中の最多の基準値を前記仮判別値として算出し、その仮判別値と前記第２の遅延回路から出力された前記対象とするサンプリング点の値との差分値をエラー信号として出力する仮判別手段と、
   前記仮判別手段の出力エラー信号に基づき、前記トランスバーサルフィルタのタップ係数を前記エラー信号が最小になるように可変制御する係数生成手段と
   を有することを特徴とする再生装置。
2. 記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、
   前記トランスバーサルフィルタから出力された波形等化後再生信号からゼロクロスポイントを検出して０ポイント情報を出力するゼロ検出手段と、
   前記ゼロ検出手段よりシステムクロックに同期して取り出される前記０ポイント情報を、１クロックずつ順次遅延して、少なくとも連続する４つの０ポイント情報を出力する第１の遅延回路と、
   前記トランスバーサルフィルタから出力された波形等化後再生信号を、前記システムクロックに同期して、１クロックずつ順次サンプリングして、少なくとも波形等化後再生信号の連続する４つのサンプリング点の値を出力する第２の遅延回路と、
   前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記第１の遅延回路からの複数の前記０ポイント情報と、前記第２の遅延回路からの複数の前記サンプリング点の値とを入力として受け、前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しておらず、前記中央値の前後両方の０ポイント情報の値がゼロクロス点を示している場合、又は前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しておらず、前記中央値の後の０ポイント情報の値だけがゼロクロス点を示している場合、又は前記少なくとも連続する４つの０ポイント情報における中央値の値がゼロクロス点を示しており、前記中央値以外の０ポイント情報の値がゼロクロス点を示していない場合には、前記ＰＲモード信号とＲＬＬモード信号で定まる状態遷移と、前記複数の０ポイント情報のパターンと前記複数のサンプリング点のうち対象とするサンプリング点に隣接したサンプリング点の値の極性とに基づき、波形等化後再生信号の仮判別値を算出し、その仮判別値と前記第２の遅延回路から出力された前記対象とするサンプリング点の値との差分値をエラー信号として出力する仮判別手段と、
   前記仮判別手段の出力エラー信号に基づき、前記トランスバーサルフィルタのタップ係数を前記エラー信号が最小になるように可変制御する係数生成手段と
   を有することを特徴とする再生装置。
3. 前記ゼロ検出手段は、前記トランスバーサルフィルタから出力される波形等化後再生信号の極性が反転した時に、近傍の２つのサンプル点のうち、より０に近い方のサンプル点を前記０ポイント情報として出力するゼロ検出器であることを特徴とする請求項１又は２記載の再生装置。

Images