JP5579380B2 - マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 - Google Patents

マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 Download PDF

Info

Publication number
JP5579380B2
JP5579380B2 JP2008262296A JP2008262296A JP5579380B2 JP 5579380 B2 JP5579380 B2 JP 5579380B2 JP 2008262296 A JP2008262296 A JP 2008262296A JP 2008262296 A JP2008262296 A JP 2008262296A JP 5579380 B2 JP5579380 B2 JP 5579380B2
Authority
JP
Japan
Prior art keywords
error
channel
phase
information
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008262296A
Other languages
English (en)
Other versions
JP2009095028A (ja
Inventor
ロバート・アレン・ハッチンス
ジェンス・ジェリト
セダ・オルサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/870,853 external-priority patent/US7777980B2/en
Priority claimed from US11/870,885 external-priority patent/US7773326B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009095028A publication Critical patent/JP2009095028A/ja
Application granted granted Critical
Publication of JP5579380B2 publication Critical patent/JP5579380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、マルチチャネル・データ検出に関し、詳細には、フェーズ・ロック・ループを使用する複数チャネルに関する。
本出願と同一日付で出願され、本出願人に譲渡された米国特許出願第11/870921号及び第11/870934号は、マルチチャネル・データ検出システムのために、周波数エラー情報に重みを付ける周波数エラー組み合わせ論理及びその方法に関する。
複数チャネルを有するデータ記憶装置は、典型的には、可動媒体を使用し、その媒体の1回の通過時にそこにデータが記憶され、その後の一時点で、おそらくその媒体の異なる通過時に、おそらくデータを記録したものとは異なるドライブ上で、そのデータがリードバックされ検出される。可動媒体の一例は、記録用の複数の並列(パラレル)トラックを有する磁気テープである。リードバック中のシンボル・タイミング回復(symbol timing recovery)は、データ記憶読み取りチャネル内の最も重要な機能の1つを表している。正しい時間インスタント(time instant)でアナログ・リードバック信号をサンプリングすることは、良好な全体パフォーマンスを達成するために重要なことである。提起されている難題の中には、ドロップアウト事象、瞬時速度変動、および様々な起源の信号ひずみなどの妨害の存在がある。面記録密度が高くなるにつれて、SNR(信号対雑音比)の余裕が減少し、満足のいくタイミング回復はよりいっそう困難な課題になる。
タイミング回復は、典型的には、各チャネル用のPLL(フェーズ・ロック・ループ)に基づくものであり、その目的は、アナログ信号をサンプリングする前にタイミング・オフセットを正確に見積もることである。これに関連する問題、特に上記で説明したチャネル条件の劣化に関する問題は、「ロックの喪失(loss of lock)」または「サイクル・スリップ(cycle slip)」の問題である。これらの用語は、所望の動作点から1つまたは複数のシンボル間隔持続期間離れたところに位置する安定しているが望ましくない動作点の周りで安定するタイミング制御ループの位相調整を指す。この現象の結果、リード・ソロモン符号などのエラー訂正コードのエラー訂正機能を超える可能性がある長いビット・バーストとシンボル・エラーが発生する場合が多く、重大なパフォーマンス劣化または永続的なエラー状態に至る可能性がある。
従来の手法は、最大雑音除去およびループ・ジッタ最小化のためにPLLの動作を最適化し、より信頼できる判断(decision)などを使用することによってループの頑強性を増すことであった。
米国特許第5442315号特許は、とりわけ、個々のチャネルのPLLによって使用される周波数エラー・レジスタの内容を平均することによりグローバル平均周波数信号から生成されたグローバル・クロックを提供することにより、複数チャネルを利用する。グローバル平均周波数は、それ自体のスケーリングされた位相エラーをそれに追加する各トラックのPLLによって使用される。
米国特許第5442315号
マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理(combination logic)であって、マルチチャネル・データ検出システムは各チャネル用のフェーズ・ロック・ループを含む。
一実施形態では、位相エラー組み合わせ論理は、各チャネルに関する位相エラー情報を受信するように構成された複数の位相エラー入力と、位相エラー入力によって受信された位相エラー情報を結合し、結合された位相エラーを生成するように構成された組み合わせ論理と、結合された位相エラーを少なくとも1つのチャネル・フェーズ・ロック・ループに適用するように構成された位相エラー出力とを含む。
他の一実施形態では、位相エラー出力は、同じ結合された位相エラーをすべてのチャネル・フェーズ・ロック・ループに適用する。
さらに他の一実施形態では、組み合わせ論理は、各チャネルからの受信位相エラー情報を平均するように構成される。
他の実施形態では、組み合わせ論理は、各チャネルからの受信位相エラー情報に重みを付けるように構成され、それぞれの重みが端数(fraction)を含み、この重みの端数の合計が「1」に等しくなる。
他の一実施形態では、組み合わせ論理は、そこから位相エラー情報が受信されたチャネルに関する信頼性情報に基づいて受信位相エラー情報に重みを付けるように構成される。
さらに他の一実施形態では、そこから位相エラー情報が受信されたチャネルに関する信頼性情報は、そのチャネルのデータ検出器(data detector)における受信信号とそのチャネルの理想的な予想信号との比較から導出される。
他の実施形態では、そこから位相エラー情報が受信されたチャネルに関する信頼性情報は、そのチャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルに関する信号位相との比較から導出される。
さらに他の実施形態では、信頼性情報は、そこから位相エラー情報が受信されたチャネルのデータ検出器またはデータ・デコーダあるいはその両方から導出される。
さらに他の実施形態では、組み合わせ論理は、他のチャネルからの受信位相エラー情報とは異なる基準で少なくとも1つのチャネルからの受信位相エラー情報に重みを付けるように構成される。
他の一実施形態では、組み合わせ論理は、信頼性情報に基づいて他のチャネルからの受信位相エラー情報に重みを付けるように構成される。
他の実施形態では、エラー信号組み合わせ論理はマルチチャネル・データ検出システム用に構成され、マルチチャネル・データ検出システムは各チャネル用のフェーズ・ロック・ループを含む。エラー信号組み合わせ論理は、各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信するように構成された複数のエラー入力と、エラー入力によって受信されたエラー信号情報を結合し、結合されたエラー信号を生成し、各チャネルからの受信エラー信号情報に重みを付けるように構成された組み合わせ論理と、結合され重みが付けられたエラー信号を少なくとも1つのチャネル・フェーズ・ロック・ループに適用するように構成されたエラー補償出力とを含む。
一実施形態では、位相エラーを生成するための方法は、各チャネルに関する位相エラー情報を受信するステップと、位相エラー情報を結合し、結合された位相エラーを生成するステップと、結合された位相エラーを少なくとも1つのチャネル・フェーズ・ロック・ループに適用するステップとを含む。
他の一実施形態では、同じ結合された位相エラーがすべてのチャネル・フェーズ・ロック・ループに適用される。
さらに他の一実施形態では、結合するステップは、各チャネルからの受信位相エラー情報を平均するステップを含む。
他の実施形態では、結合するステップは、各チャネルからの受信位相エラー情報に重みを付けるステップであって、それぞれの重みが端数を含み、この重みの端数の合計が「1」に等しくなるステップを含む。
他の一実施形態では、重みを付けるステップは、そこから位相エラー情報が受信されたチャネルに関する信頼性情報に基づいて受信位相エラー情報に重みを付けるステップを含む。
さらに他の一実施形態では、そこから位相エラー情報が受信されたチャネルに関する信頼性情報は、そのチャネルのデータ検出器における受信信号とそのチャネルの理想的な予想信号との比較から導出される。
他の実施形態では、そこから位相エラー情報が受信されたチャネルに関する信頼性情報は、そのチャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルに関する信号位相との比較から導出される。
さらに他の実施形態では、信頼性情報は、そこから位相エラー情報が受信されたチャネルのデータ検出器から導出される。
さらに他の実施形態では、結合するステップは、他のチャネルからの受信位相エラー情報とは異なる基準で少なくとも1つのチャネルからの受信位相エラー情報に重みを付けるステップを含む。
他の一実施形態では、重みを付けるステップは、信頼性情報に基づいて他のチャネルからの受信位相エラー情報に重みを付けるステップを含む。
さらに他の実施形態では、マルチチャネル・データ検出システムのためのエラー信号組み合わせ方法が提供され、マルチチャネル・データ検出システムは各チャネル用のフェーズ・ロック・ループを含む。各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報が受信され、受信エラー信号情報が結合され、各チャネルからの受信エラー信号情報に重みが付けられ、結合され重みが付けられたエラー信号が少なくとも1つのチャネル・フェーズ・ロック・ループに適用される。
本発明をより完全に理解するために、添付図面に併せて取られた以下の詳細な説明を参照しなければならない。
本発明は、図面に関連して以下の説明の好ましい諸実施形態に記載されているが、図面では同様の番号は同じかまたは同様の要素を表している。本発明は、本発明の目的を達成するための最良の態様に関して記載されているが、当業者であれば、本発明の精神または範囲を逸脱せずに、これらの教示を考慮して変更を実施できることを認識するであろう。
図1を参照すると、マルチチャネル検出システム10は、たとえば、可動媒体12を使用し、その媒体の1回の通過時にそこにデータが記憶され、その後の一時点で、おそらくその媒体の異なる通過時に、おそらくデータを記録したものとは異なるドライブ上で、そのデータがリードバックされ検出される、データ記憶装置について例示されている。可動媒体12の一例は、記録用の複数の並列トラックを有し、たとえば、データ記憶カートリッジまたはデータ記憶ドライブあるいはその両方のリール14および15上に巻かれた磁気テープである。マルチトラック・ヘッド17は、可動媒体の記録内容をリードバックし、リードバック信号を複数チャネル19に供給し、その複数チャネルがリードバック信号からデータを検出する。チャネルは、マルチトラック・ヘッド17の1つのトラックに関する情報を導出するように構成することができる。
図2および図3を参照すると、リードバック信号のシンボル・タイミング回復は、データ記憶読み取りチャネル・データ検出における最も重要な機能の1つを表している。正しい時間インスタントでアナログ・リードバック信号をサンプリングすることは、良好な全体パフォーマンスを達成するために重要なことである。提起されている難題の中には、ドロップアウト事象、瞬時速度変動、および様々な起源の信号ひずみなどの妨害の存在がある。面記録密度が高くなるにつれて、SNR(信号対雑音比)の余裕が減少し、満足のいくタイミング回復はよりいっそう困難な課題になる。
タイミング回復は、典型的には、各チャネル用のPLL(フェーズ・ロック・ループ)に基づくものであり、その目的は、アナログ信号をサンプリングする前にタイミング・オフセットを正確に見積もることである。米国特許第5442315号に論じられているPLLを含む、多くのバージョンのPLLが存在する。
図2および図3は、本発明によるエラー組み合わせ論理および方法を組み込み、タイミング回復および利得調整後の信号からエラー信号が導出される、図1のマルチチャネル検出システムの1つのチャネルの諸実施形態を例示している。図1のヘッド17からのあるチャネルに関する出力信号は、たとえば、ADC(アナログ・デジタル変換器)によってアナログからデジタルに変換され、そのデジタル信号のストリームは図2および図3の入力30で提供される。ADCはフリー・ランニング・クロック(free running clock)によってクロック制御されるので、このアーキテクチャでは、デジタル信号のストリームはまだ位相または周波数が調整されていない。等化器(イコライザ)は、たとえば、ヘッド17または媒体12あるいはその両方の特性を補償するために信号を調整することができ、結果として得られる信号をサンプル補間論理(sample interpolation logic)33に提供する。サンプル補間論理33は、等化(イコライズ)されたデジタル信号のストリームのサンプルを取り、理論上、データを読み書きするために使用されるクロック信号の周波数および位相間のどのようなオフセットも補償されるようにそのサンプルを補間する。この信号サンプルまたはビット・セル・タイミング回復を実施するために、サンプル補間33の出力から位相補間35の出力までの図2および図3に示されているすべての要素はPLLの機能に貢献する。これは、考慮される時間インスタントにおける正しいサンプル・セットを使用することと、等化されたデジタル信号のストリーム内の正しい時間に補間することを必要とする。
結果として得られるサンプルは、サンプルの振幅を調整するために利得制御38が施され、データ検出器40に印加される。あるタイプのデータ検出器は、着信信号を定義された特定の予想信号と比較し、その結果、パス・メトリクス(path metrics)41を生成し、可能なデータ・シーケンスのパス・メモリ(pathmemory)42を維持し、正しい公算が最も高いデータ・シーケンスを選択する、最尤シーケンス検出器(maximumlikelihood sequence detector)である。このデータは、ライン45上に出力され、選択が行われると有効46として示される。最尤シーケンス検出器に代わるものを含む、様々なバージョンのデータ検出器40が存在する。
受信デジタル・サンプル内の正しい時間への補間を達成することは、サンプル補間33の後の信号に依然として存在する任意の位相エラーを検出することと、PLLによりそれを訂正することを伴う。
本発明は、それぞれのチャネル19の位相エラーまたは周波数エラーなどのエラーを結合し、1つまたは複数のチャネルによりドロップアウト事象、瞬時速度変動、および様々な起源の信号ひずみの影響を潜在的に低減するように複数チャネルを利用し、タイミングの信頼性、したがって、それぞれのチャネルについて検出されたデータの信頼性を増す傾向がある。
図2の例では、エラー生成論理50により、タイミング回復および利得制御後の信号サンプルからエラー信号が導出される。エラー信号の例は、以下に論じる通り、位相エラー信号、周波数エラー信号、検出エラー信号、およびタイミング・エラー検出信号である。
図2では、図1の複数チャネル19のうちの1つに関するエラー信号組み合わせ論理およびループ・フィルタ60は、それぞれのチャネル19に関するエラー信号情報を受信するように構成された複数のエラー信号入力52、53を含む。
図3の例では、タイミング回復および利得制御後の信号サンプルから、ならびにデータ検出器40から55でエラー信号が導出される。
図3では、図1の複数チャネル19のうちの1つに関するエラー信号組み合わせ論理およびループ・フィルタ60は、それぞれのチャネル19に関するエラー信号情報を受信するように構成された複数のエラー信号入力52、53を含む。
図2および図3では、組み合わせ論理およびループ・フィルタ60は、エラー信号入力によって受信されたエラー信号情報を結合するように構成され、結合されたエラー信号は、位相補間35への位相調整信号125を生成するループ・フィルタによってフィルタリングされる。
一実施形態では、組み合わせ論理およびループ・フィルタ60内の組み合わせ論理は、チャネルから受信されたエラー信号情報を平均するように構成される。
代わって、組み合わせ論理およびループ・フィルタ60内の組み合わせ論理は、たとえば、各チャネルについて決定された信頼性情報65に基づいて、受信エラー信号情報に重みを付けるように構成される。信頼性情報は、サンプル66に関連し、以下に論じる通り、データ検出器40からの情報67を伴う可能性がある。重みが付けられたエラー信号情報は、位相エラー情報および周波数エラー情報などの情報を含む可能性がある。
信頼性情報は、インスタント・チャネル68および他のチャネル69から収集される。組み合わせ論理およびループ・フィルタ60内の組み合わせ論理は、そこからエラー信号情報が受信されたチャネルの信頼性情報に基づいて受信エラー信号情報に重みを付ける。この重み付けは、より信頼性の低いエラー信号情報により小さい重みが与えられるように行われる。
代わって、この重み付けは、インスタント・チャネル52のエラー信号情報に任意により大きい重みが与えられ、他のチャネル53にはより小さい重みが与えられるように行われる。他のチャネルのエラー信号重み付けは、信頼性情報に基づいて行うことができる。
代わって、重み付けの一部または全部は、他の何らかの基準に応じて選択することができる。たとえば、媒体の外側端部に近いヘッドに基づくチャネルからのエラー信号には、残りのエラー信号より小さい重みを付けることができる。
図4を参照すると、結合されたエラー信号によってPLL周波数エラー・レジスタ103が調整され、そのエラー信号はそれぞれのチャネルPLLの重みが付けられた周波数エラー111、112、・・・118である、単一チャネル用のPLL100の諸要素が例示されている。周波数エラー・レジスタは、シンボル持続期間またはビット・セル・サイズに対する周波数エラーを表す、周波数オフセットを保管する。たとえば、媒体が10%速く動作している場合、受信シンボル持続期間またはビット・セル・サイズは10%小さくなり、周波数エラー・レジスタはその値(公称の90%と同等)を保管することになるであろう。同様に、媒体が10%遅く動作している場合、受信シンボル持続期間またはビット・セル・サイズは10%大きくなり、周波数エラー・レジスタはその値(公称の110%と同等)を保管することになるであろう。周波数エラー・レジスタにより、PLLは恒常周波数エラーを追跡して定常状態エラーをゼロにすることができる。
位相エラー120には所定の利得122が加えられ、結果としてスケーリングされた位相エラーが加算器124に提示され、加算器の出力が周波数エラー・レジスタ103に提示される。2次PLLの場合、たとえば、位相エラー120には他の利得も掛けられ、結果として得られる信号が周波数エラー信号126に加算される。結果として得られる調整済み位相は、出力125で図2および図3の位相補間35に供給される。
PLL周波数エラー・レジスタ103は、それぞれのチャネルの重みが付けられた周波数エラー111、112、・・・118の組み合わせによって調整される。受信周波数エラー情報の重み付けは、たとえば、そこから周波数エラー情報が受信されたチャネルに関する信頼性情報に基づいて行われる。したがって、特定のチャネルの信頼性が低い場合、そのチャネルからの周波数エラー情報には、他のチャネルからの周波数エラー情報より小さい重みが与えられる。
図4では、周波数エラー入力111、112、・・・118は、各チャネルに関する周波数エラー情報を受信するように構成される。組み合わせ論理160は、周波数エラー入力111、112、・・・118によって受信された周波数エラー情報を結合し、加算器132を使用して結合されたエラーを生成し、各チャネルからの受信周波数エラー情報に重みを付けるように構成される。結合されたエラー出力62は、加算器124で結合されたエラーをチャネル・フェーズ・ロック・ループに加えるように構成される。
重み付け情報は、たとえば、SNR(信号対雑音比)情報に基づく信頼性情報を含むことができる。SNRの一例は、10 x log(信号電力/雑音電力)または20 log x(信号振幅/雑音振幅)である。いずれの場合も絶対値が使用される。具体的な例としては、そこから周波数エラー情報が受信されたチャネルのデータ検出器における受信信号とそのチャネルの理想的な予想信号との比較から導出された信頼性情報を含む(本明細書では「SNRd」と呼ばれ、「d」は検出を示す)か、あるいはそこから周波数エラー情報が受信されたチャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出された信頼性情報を含む(本明細書では「SNRj」と呼ばれ、「j」はジッタを示す)。代わって、信頼性情報は、そこから周波数エラー情報が受信されたチャネルのデータ検出器から導出された検出信頼性情報を含む。検出信頼性は、たとえば、ソフト出力ビタビ・アルゴリズム(SOVA:soft output Viterbi algorithm)、最大事後検出用のバール−コック−ジェリネク−ラビブ(BCJR:Bahl-Cocke-Jelinek-Raviv)アルゴリズム、または当業者にとって周知のその他の同様のアルゴリズムによって生成することができる。同様の信頼性情報は、媒体に書き込まれる前にデータがエンコードされる場合にソフト・デコーダ(soft decoder)によって生成することができる。たとえば、ターボ・コード用または低密度パリティ・チェック・コード用にデコーダによって生成されたソフト信頼性情報を使用することができる。この場合、データ・デコーダ(図2および図3には図示せず)は、当業者にとって周知の通り、データ検出器に続く要素である。
SNRdの場合、受信信号と理想的な予想信号とを比較する検出器において比較が行われる。たとえば、磁気テープ「PR4」検出の場合、検出器で受信された同期サンプルは{−2、0、+2}でなければならない。その代わりにデータ・シーケンスが・・・2.1、0.1、−0.2、−2.3、0.2・・・であった場合、信号は・・・2、0、0、−2、0・・・であり、雑音は・・・0.1、0.1、−0.2、−0.3、0.2・・・である。したがって、SNRd=20 log((・・・2+0+0+2+0・・・)/(・・・0.1+0.1+0.2+0.3+0.2・・・))である。
SNRjの場合、PLLにおいて比較が行われる。信号電力はビット・セルのサイズであり、これは1に正規化される。雑音は位相エラーであり、これは入力信号の位相とビット・セルの中心(1/2)との差である。理想的な信号の場合、受信シーケンスは・・・0.5、0.5、0.5、0.5、0.5・・・になるであろう。雑音が存在する場合、これは・・・0.6、0.4、0.5、0.7、0.2・・・のように見える可能性があり、位相エラー(雑音)は・・・0.1、−0.1、0.0、0.2、−0.3・・・になるであろう。したがって、SNRj=20 log((・・・1+1+1+1+1・・・)/(・・・0.1+0.1+0.0+0.2+0.3・・・))である。
上述のソフト信頼性情報によって、もしくはエラーの確率またはエラー訂正機能によってエラーであることが判明したビットの数を使用してデータ検出器またはデータ・デコーダあるいはその両方を検査することによって、エラー信号情報の信頼性を評価することは可能である。
各チャネルからの重み付けは端数を含み、この重みの端数の合計が「1」に等しくなる可能性がある。チャネルmの場合の時間kにおける重み付け数式の一例は以下のものを含む。
Figure 0005579380
ここで、「REL」は信頼性の尺度であり、Mはチャネルの数である。
この重み付けは、たとえば、ゼロに最も近いSNRまたはデータ・エラー確率を意味する、信頼性情報の最大値を有するチャネルについて最大になることに基づいて行うことができる。
図4を参照すると、チャネル1用の入力111における周波数エラーは、そのチャネル用の重み付け141によって重みが付けられ、チャネル2用の入力112における周波数エラーは、そのチャネル用の重み付け142によって重みが付けられ、チャネルM用の入力118における周波数エラーは、そのチャネル用の重み付け148によって重みが付けられる。
図5では、位相エラー入力211、212、・・・218は、各チャネルに関する位相エラー情報を受信するように構成される。組み合わせ論理260は、位相エラー入力211、212、・・・218によって受信された位相エラー情報を232で結合し、結合されたエラーを生成するように構成され、結合されたエラー出力62は、結合されたエラーをチャネルのフェーズ・ロック・ループに加え、そのチャネルに関する直接位相エラー211を置き換えるように構成される。
一実施形態では、結合される位相エラーを平均することにより、たとえば、それぞれに等しい重みを与えることにより、位相エラー入力を結合することができる。
上述の通り、重み付けは、全面的にまたは部分的にヒューリスティックなものであるか、あるいは全面的にまたは部分的に信頼性情報に基づくもの、たとえば、上記の例でも例示されるSNRdまたはSNRjなどのSNR(信号対雑音比)情報に基づくものである可能性がある。代わって、信頼性情報は、そこから位相エラー情報が受信されたチャネルのデータ検出器から導出された検出信頼性情報を含むか、あるいはコード化記録システム用のデコーディング信頼性情報を含む。
図5を参照すると、チャネル1用の入力211における位相エラーは、そのチャネル用の重み付け241によって重みが付けられ、チャネル2用の入力212における位相エラーは、そのチャネル用の重み付け242によって重みが付けられ、チャネルM用の入力218における位相エラーは、そのチャネル用の重み付け248によって重みが付けられる。
上述の通り、各チャネルからの重み付けは、端数を含む可能性があり、その重みの端数の合計は「1」に等しくなる。
図5では、結合されたエラー62には所定の利得222が加えられ、スケーリングされ結合されたエラーが加算器224に提示され、加算器の出力が周波数エラー・レジスタ203に提示される。2次PLLの場合、たとえば、位相エラー211には他の利得も掛けられ、結果として得られる信号が周波数エラー信号226に加算される。結果として得られる調整済み位相は、出力125で図2および図3の位相補間35に供給される。
周波数エラー・レジスタ203は図4の周波数エラー・レジスタ103と同様のものであり、図5の周波数エラー・レジスタ203は、経時的に周波数オフセットを調整するためにスケーリングされ結合されたエラーに224で追加される周波数エラーのフィードバックを含む。
上記の説明では、回路およびシステム遅延を一致させるための遅延は示されていない。
図6を参照すると、上記に示されているように分散されるのではなく、組み合わせ論理300が使用されている。
図6は、本発明によるエラー組み合わせ論理および方法を組み込む、図1のマルチチャネル検出システムの複数チャネルの一実施形態を例示しており、エラー信号はタイミング回復および利得制御後にサンプルから導出される。図1のヘッド17からのあるチャネルに関する出力信号はアナログからデジタルに変換され、等化器は、たとえば、ヘッド17または媒体12あるいはその両方の特性を補償するために信号を調整することができ、結果として得られる信号311、312、・・・318をサンプリング論理331、332、・・・338に提供する。各サンプリング論理331、332、・・・338は、入力ストリームの2つ以上のサンプルを取り、入力ストリームのサンプルを補間して、所望のシンボルまたはビット・セルの代表的サンプルと思われるサンプルまたは中間サンプルを決定する。サンプリングを実施するために、各チャネルのPLLによるシンボルまたはビット・セル・タイミング回復は、検出または読み取りチャネルの最も重要な機能の1つを表す。最適サンプルを取るには、正しいサンプル・セットを使用することと、受信デジタル・サンプル内の正しい時間に補間することを必要とする。上述の通り、多くのバージョンのサンプル論理が存在する。
結果として得られるサンプルは、サンプルの振幅を調整するために利得制御が施され、データ検出器341、342、・・・348に印加される。上述の通り、様々なバージョンのデータ検出器341、342、・・・348が存在する。
受信デジタル・サンプル内の正しい時間への補間を達成するために、各サンプリング時間コントローラ321、322、・・・328のタイミングが調整される。
本発明は、それぞれのチャネルの位相エラーまたは周波数エラーなどのエラーを結合し、1つまたは複数のチャネルによりドロップアウト事象、瞬時速度変動、および様々な起源の信号ひずみの影響を潜在的に低減するように複数チャネルを利用し、タイミングの信頼性、したがって、それぞれのチャネルについて検出されたデータの信頼性を増す傾向がある。
図6では、エラー生成論理351、352、・・・358により、各チャネルに関するエラー信号が導出される。エラー信号の例は、上述の通り、検出エラー信号、およびタイミング・エラー検出信号である。
複数チャネルに関するエラー信号組み合わせ論理は、それぞれのチャネル関する位相エラー信号または周波数エラー信号情報などのエラー信号情報を受信するように構成されたエラー信号入力363を含む。
組み合わせ論理300は、エラー信号入力によって受信されたエラー信号情報を結合し、結合されたエラー信号を生成するように構成される。一実施形態では、同じ結合されたエラー信号がすべてのチャネルに分散される。代わって、各チャネルに関する結合されたエラー信号はそれぞれ異なっている。
エラー信号出力365は、結合されたエラー信号をすべてのチャネルのサンプリング時間コントローラ321、322、・・・328に加えるように構成される。
一実施形態では、組み合わせ論理300は、受信エラー信号情報を平均するように構成され、その事例では、同じエラー信号出力が各チャネル・サンプリング時間コントローラに提供される。
代わって、組み合わせ論理300は、任意に、またはたとえば、各チャネルについて決定され、入力381で受信された信頼性情報371、372、・・・378に基づいて、受信エラー信号情報に重みを付けるように構成される。信頼性情報は、上述の通り、サンプル331、332、・・・338またはデータ検出器341、342、・・・348、あるいはその両方に関連する可能性がある。重みが付けられたエラー信号情報は、位相エラー情報および周波数エラー情報などの情報を含む可能性がある。
組み合わせ論理300は、そこからエラー信号情報が受信されたチャネルの信頼性情報に基づいて受信エラー信号情報に重みを付ける。この重み付けは、より信頼性の低いエラー信号情報により小さい重みが与えられるように行われる。
上述の通り、重み付けは、全面的にまたは部分的にヒューリスティックなものであるか、あるいは全面的にまたは部分的に信頼性情報に基づくもの、たとえば、SNRdまたはSNRjなどのSNR(信号対雑音比)情報に基づくものである可能性がある。代わって、信頼性情報は、そこからエラー信号情報が受信されたチャネルのデータ検出器またはデータ・デコーダあるいはその両方から導出された検出信頼性情報を含む。
代わって、この重み付けは、インスタント・チャネルのエラー信号情報に任意により大きい重みが与えられ、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられるように行われる。たとえば、1つまたは複数のチャネル上の重み付けを制御するために、入力380が提供される場合がある。一例では、あるチャネルが「不良」であり、そのチャネルからのエラー情報にいかなる重みも与えないという判断が行われている可能性がある。他のチャネルのエラー信号重み付けは、この信頼性情報に基づいて行うことができる。
代わって、重み付けの一部または全部は、ヒューリスティックなものであり、入力380で提供される場合もある。たとえば、媒体の外側端部に近いヘッドに基づくチャネルからのエラー信号には、残りのエラー信号より小さい重みを付けることができる。
エラー信号出力365は、結合されたエラー信号(複数も可)をそれぞれのチャネル・サンプリング時間コントローラ321、322、・・・328に加え、結果として得られる調整済み位相は、それぞれのサンプリング時間コントローラ321、322、・・・328の出力391、392、・・・398からサンプリング論理331、332、・・・338に供給される。
さらに代わって、組み合わせ論理300は、サンプリング時間コントローラのうちの1つまたは全部について異なる組み合わせまたは重み付けあるいはその両方を含むことができる。すなわち、サンプリング時間コントローラ322に供給される結合されたエラー信号は、サンプリング時間コントローラ321および328に供給されるものとは異なる可能性がある。一例として、サンプリング時間コントローラ322を結合し、それに供給するためにエラー信号352に加えられる重み付けは、サンプリング時間コントローラ321および328を結合し、それに供給するためにエラー信号352に加えられる重み付けとは異なるかまたは異なる基準に基づくかあるいはその両方である可能性がある。
本発明は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態、またはハードウェアとソフトウェアの両方の要素を含む実施形態の形を取ることができる。好ましい一実施形態では、本発明は、ハードウェアで実装される。ソフトウェアの代替実装例としては、常駐ソフトウェア、マイクロコード、ファームウェアなどを含むがこれらに限定されない。
さらに、本発明は、コンピュータまたは任意の命令実行システムによりあるいはそれに関連して使用するためのプログラム・コードを提供するコンピュータ使用可能媒体またはコンピュータ可読媒体からアクセス可能なコンピュータ・プログラム(computer program product)の形を取ることができる。この説明のために、コンピュータ使用可能媒体またはコンピュータ可読媒体は、命令実行システム、装置、またはデバイスによりあるいはそれに関連して使用するためのプログラムを収容、保管、通信、伝搬、または伝送可能な任意の装置にすることができる。
この媒体は、電子、磁気、光、電磁、赤外線、または半導体システム(あるいは装置またはデバイス)もしくは伝搬媒体にすることができる。コンピュータ可読媒体の例としては、半導体またはソリッド・ステート・メモリ、磁気テープ、取り外し可能コンピュータ・ディスケット、ランダム・アクセス・メモリ(RAM)、読み取り専用メモリ(ROM)、剛性磁気ディスク、および光ディスクを含む。光ディスクの現在の例としては、コンパクト・ディスク読み取り専用メモリ(CD−ROM)、書き換え可能コンパクト・ディスク(CD−R/W)、およびDVDを含む。
プログラム・コードの保管または実行あるいはその両方に適した論理は、少なくとも処理機能と記憶素子を含むことになる。
入出力またはI/O装置(キーボード、ディスプレイ、ポインティング・デバイスなどを含むがこれらに限定されない)は、直接あるいは介在する私設網または公衆網を含む通信により、システムに結合することができる。通信リンクは、RS−232またはRS−422などのシリアル相互接続、イーサネット(登録商標)接続、SCSI相互接続、ESCON相互接続、FICON相互接続、ローカル・エリア・ネットワーク(LAN)、私設広域網(WAN)、公衆広域網、ストレージ・エリア・ネットワーク(SAN)、伝送制御プロトコル/インターネット・プロトコル(TCP/IP)、インターネット、およびこれらの組み合わせを含むことができる。
当業者であれば、上述の方法に関して変更が可能であることを理解するであろう。さらに、当業者であれば、本明細書に例示されているものとは異なる具体的な構成要素配置を使用できることを理解するであろう。
本明細書の好ましい諸実施形態が詳細に例示されているが、特許請求の範囲に明記されている本発明の範囲を逸脱せずに、これらの諸実施形態に対する変更例および適応例が当業者には思い浮かぶ可能性があることは明らかであるはずである。
本発明によるエラー組み合わせ論理および方法を組み込むマルチチャネル検出システムのブロック図である。 メモリなし判断装置に基づいてエラー信号が導出される、図1のマルチチャネル検出システムの1つのチャネルの一実施形態のブロック図である。 シーケンス検出装置に基づいてエラー信号が導出される、図1のマルチチャネル検出システムの1つのチャネルの代替一実施形態のブロック図である。 図1のチャネルにおける周波数エラー組み合わせのブロック図である。 図1のチャネルにおける位相エラー組み合わせのブロック図である。 図1のエラー組み合わせ論理および方法の一実施形態のブロック図である。
符号の説明
30:入力
31:等化器(イコライザ)
33:サンプル補間
35:位相補間
38:利得制御
40:データ検出器
41:パス・メトリクス
42:パス・メモリ
45:データ
46:データ有効
50:エラー生成
52:インスタント・チャネル
53:他のチャネル − エラー
60:組み合わせ論理およびループ・フィルタ
65:信頼性情報
66:サンプル
67:情報
68:インスタント・チャネル
69:他のチャネル − 信頼性
125:位相調整信号

Claims (23)

  1. マルチチャネル・データ検出システム用に構成された位相エラー組み合わせ論理回路であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、前記位相エラー組み合わせ論理回路が、
    前記各チャネルに関する位相エラー情報を受信するように構成された複数の位相エラー入力と、
    前記位相エラー入力によって受信された前記位相エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された位相エラーを生成するように構成された組み合わせ回路と、
    前記結合された位相エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するように構成された位相エラー出力と、を含み、
    前記対応する重み付けの各重みが端数を含み、前記重みの端数の合計が「1」に等しくなる、位相エラー組み合わせ論理回路。
  2. 前記組み合わせ回路が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された位相エラー情報に対応する重みを付けるように構成される、請求項1に記載の位相エラー組み合わせ論理回路。
  3. 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのデータ検出器における受信信号と前記チャネルの理想的な予想信号との比較から導出される、請求項2に記載の位相エラー組み合わせ論理回路。
  4. 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出される、請求項2に記載の位相エラー組み合わせ論理回路。
  5. 前記信頼性情報が、そこから前記位相エラー情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項2に記載の位相エラー組み合わせ論理回路。
  6. 前記位相エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項1に記載の位相エラー組み合わせ論理回路。
  7. 前記各位相エラー入力が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関する位相エラー情報を受信するように構成される、請求項1に記載の位相エラー組み合わせ論理回路。
  8. マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理回路であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、前記エラー組み合わせ論理回路が、
    前記各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信するように構成された複数のエラー入力と、
    前記エラー入力によって受信された前記エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合されたエラー信号を生成するように構成された組み合わせ回路と、
    前記結合されたエラー信号を少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するように構成されたエラー補償出力と、を含み、
    前記組み合わせ回路が、そこから前記エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された前記エラー情報に対応する重みを付けるように構成される、エラー組み合わせ論理回路。
  9. 前記信頼性情報が信号対雑音比(SNR)情報に基づくものである、請求項8に記載のエラー組み合わせ論理回路。
  10. 前記信頼性情報が、そこから前記エラー情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項8に記載のエラー組み合わせ論理回路。
  11. 前記受信された前記エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項10に記載のエラー組み合わせ論理回路。
  12. 前記各エラー入力が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関するエラー情報を受信するように構成される、請求項8に記載のエラー組み合わせ論理回路。
  13. マルチチャネル検出システム用の複数のフェーズ・ロック・ループ回路であって、
    前記マルチチャネル検出システムの各チャネル用のフェーズ・ロック・ループと、
    前記各チャネルに関する前記フェーズ・ロック・ループに関連する信号のエラー情報を受信するように構成された複数のエラー入力と、
    前記エラー入力によって受信された前記エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合されたエラー信号を生成するように構成された組み合わせ回路と、
    前記結合されたエラー信号を少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するように構成されたエラー補償出力と、を含み、
    前記組み合わせ回路が、そこから前記エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された前記エラー情報に対応する重みを付けるように構成される、複数のフェーズ・ロック・ループ回路。
  14. 前記信頼性情報が、そこから前記エラー情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項13に記載のフェーズ・ロック・ループ回路。
  15. 前記受信された前記エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項13に記載のフェーズ・ロック・ループ回路。
  16. それぞれの前記フェーズ・ロック・ループ回路が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成される、請求項13に記載のフェーズ・ロック・ループ回路。
  17. マルチチャネル・データ検出システムの少なくとも1つのチャネル・フェーズ・ロック・ループに関する位相エラーを生成するための方法であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、
    前記各チャネルに関する位相エラー情報を受信するステップと、
    受信された前記位相エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された位相エラーを生成するステップと、
    前記結合された位相エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するステップと、を含み、
    前記対応する重み付けの各重みが端数を含み、前記重みの端数の合計が「1」に等しくなる、方法。
  18. 前記結合された位相エラーを生成する前記ステップが、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された前記位相エラー情報に対応する重みを付けるステップを含む、請求項17に記載の方法。
  19. 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのデータ検出器における受信信号と前記チャネルの理想的な予想信号との比較から導出される、請求項18に記載の方法。
  20. 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出される、請求項18に記載の方法。
  21. 前記信頼性情報が、そこから前記位相エラー情報が受信された前記チャネルのデータ検出器またはデータ・デコーダあるいはその両方から導出された信頼性情報を含む、請求項18に記載の方法。
  22. 前記受信された位相エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項17に記載の方法。
  23. 前記受信された位相エラー情報が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関連する、請求項17に記載の方法。
JP2008262296A 2007-10-11 2008-10-08 マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 Expired - Fee Related JP5579380B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/870853 2007-10-11
US11/870,853 US7777980B2 (en) 2007-10-11 2007-10-11 Multi-channel data detection phase locked loop error combination logic
US11/870885 2007-10-11
US11/870,885 US7773326B2 (en) 2007-10-11 2007-10-11 Methods for multi-channel data detection phase locked loop error combination

Publications (2)

Publication Number Publication Date
JP2009095028A JP2009095028A (ja) 2009-04-30
JP5579380B2 true JP5579380B2 (ja) 2014-08-27

Family

ID=40666479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262296A Expired - Fee Related JP5579380B2 (ja) 2007-10-11 2008-10-08 マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法

Country Status (1)

Country Link
JP (1) JP5579380B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442315A (en) * 1993-07-27 1995-08-15 International Business Machines Corporation Bit stream rate asynchronous digital phase-locked loop
JP2002133791A (ja) * 2000-10-24 2002-05-10 Nec Corp 磁気テープ装置

Also Published As

Publication number Publication date
JP2009095028A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
US7733592B2 (en) Methods for multi-channel data detection phase locked loop frequency error combination
US6216249B1 (en) Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6246723B1 (en) Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
US9633690B2 (en) Cycle-slip resilient iterative data storage read channel architecture
US20050068650A1 (en) Detection of recorded data employing interpolation with gain compensation
JP2000251417A (ja) 位相誤差を予測する方法および位相検出器に関連した装置
US9225360B2 (en) Iterative data storage read channel architecture
US6791776B2 (en) Apparatus for information recording and reproducing
US7777980B2 (en) Multi-channel data detection phase locked loop error combination logic
US9251843B2 (en) Iterative data storage read channel architecture having dropout mitigation
US7773326B2 (en) Methods for multi-channel data detection phase locked loop error combination
JP4172406B2 (ja) 再生装置
JP2008181617A (ja) 情報再生装置
US7773327B2 (en) Multi-channel data detection phase locked loop frequency error combination logic
JP4556197B2 (ja) 再生装置
US7355938B2 (en) Timing recovery method and storage apparatus for suppressing control of sampling positions
JP5579380B2 (ja) マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法
JP5579379B2 (ja) マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法
JP4222418B2 (ja) 情報再生装置および情報再生方法
US8970976B1 (en) Systems and methods for data dependent inter-track interference cancellation
JP2000076805A (ja) 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路
US20110032630A1 (en) Multi-mode loop adaptation scheme for high-density data recording channel
JP3994987B2 (ja) 再生装置
US8441910B1 (en) System and method of adjusting gain and offset loops in data storage system
JP2013012264A (ja) Prml検出器、情報検出装置、及び、光ディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140709

R150 Certificate of patent or registration of utility model

Ref document number: 5579380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees