JP2009095028A - マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 - Google Patents
マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 Download PDFInfo
- Publication number
- JP2009095028A JP2009095028A JP2008262296A JP2008262296A JP2009095028A JP 2009095028 A JP2009095028 A JP 2009095028A JP 2008262296 A JP2008262296 A JP 2008262296A JP 2008262296 A JP2008262296 A JP 2008262296A JP 2009095028 A JP2009095028 A JP 2009095028A
- Authority
- JP
- Japan
- Prior art keywords
- error
- channel
- information
- phase
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 この位相エラー組み合わせ論理は、各チャネルに関する位相エラー情報を受信することと、受信位相エラー情報を結合し、結合された位相エラーを生成するように構成された組み合わせ論理と、結合された位相エラーを少なくとも1つのチャネル・フェーズ・ロック・ループに適用するように構成された位相エラー出力とを含む。さらに、エラー信号組み合わせ論理は、各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信することと、受信エラー信号情報を結合し、結合されたエラー信号を生成し、たとえば、信頼性情報により、各チャネルからの受信エラー信号情報に重みを付けるように構成された組み合わせ論理とを含む。エラー補償出力は、結合され重みが付けられたエラー信号を少なくとも1つのチャネル・フェーズ・ロック・ループに適用するように構成される。
【選択図】 図2
Description
31:等化器(イコライザ)
33:サンプル補間
35:位相補間
38:利得制御
40:データ検出器
41:パス・メトリクス
42:パス・メモリ
45:データ
46:データ有効
50:エラー生成
52:インスタント・チャネル
53:他のチャネル − エラー
60:組み合わせ論理およびループ・フィルタ
65:信頼性情報
66:サンプル
67:情報
68:インスタント・チャネル
69:他のチャネル − 信頼性
125:位相調整信号
Claims (36)
- マルチチャネル・データ検出システム用に構成された位相エラー組み合わせ論理であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、前記位相エラー組み合わせ論理が、
前記各チャネルに関する位相エラー情報を受信するように構成された複数の位相エラー入力と、
前記位相エラー入力によって受信された前記位相エラー情報を結合し、結合された位相エラーを生成するように構成された組み合わせ論理と、
前記結合された位相エラーを少なくとも1つの前記チャネル・フェーズ・ロック・ループに適用するように構成された位相エラー出力と、
を含む、位相エラー組み合わせ論理。 - 前記位相エラー出力が、同じ結合された位相エラーをすべての前記チャネル・フェーズ・ロック・ループに適用する、請求項1に記載の位相エラー組み合わせ論理。
- 前記組み合わせ論理が、前記受信位相エラー情報を平均するように構成される、請求項1に記載の位相エラー組み合わせ論理。
- 前記組み合わせ論理が、前記各チャネルからの前記受信位相エラー情報に重みを付けるように構成され、それぞれの重みが端数を含み、前記重みの端数の合計が「1」に等しくなる、請求項1に記載の位相エラー組み合わせ論理。
- 前記組み合わせ論理が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信位相エラー情報に重みを付けるように構成される、請求項4に記載の位相エラー組み合わせ論理。
- 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのデータ検出器における受信信号と前記チャネルの理想的な予想信号との比較から導出される、請求項5に記載の位相エラー組み合わせ論理。
- 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出される、請求項5に記載の位相エラー組み合わせ論理。
- 前記信頼性情報が、そこから前記位相エラー情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項5に記載の位相エラー組み合わせ論理。
- 前記組み合わせ論理が、他のチャネルからの受信位相エラー情報とは異なる基準で少なくとも1つの前記チャネルからの前記受信位相エラー情報に重みを付けるように構成される、請求項4に記載の位相エラー組み合わせ論理。
- 前記組み合わせ論理が、信頼性情報に基づいて前記他のチャネルからの前記受信位相エラー情報に重みを付けるように構成される、請求項9に記載の位相エラー組み合わせ論理。
- 前記各位相エラー入力が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関する位相エラー情報を受信するように構成される、請求項1に記載の位相エラー組み合わせ論理。
- マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、前記エラー組み合わせ論理が、
前記各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信するように構成された複数のエラー入力と、
前記エラー入力によって受信された前記エラー信号情報を結合し、結合されたエラー信号を生成し、前記各チャネルからの前記受信エラー信号情報に重みを付けるように構成された組み合わせ論理と、
前記結合され重みが付けられたエラー信号を少なくとも1つの前記チャネル・フェーズ・ロック・ループに適用するように構成されたエラー補償出力と、
を含む、エラー組み合わせ論理。 - 前記組み合わせ論理が、そこから前記エラー信号情報が受信されたチャネルに関する信頼性情報に基づいて前記受信エラー信号情報に重みを付けるように構成される、請求項12に記載のエラー組み合わせ論理。
- 前記信頼性情報が信号対雑音比(SNR)情報に基づくものである、請求項13に記載のエラー組み合わせ論理。
- 前記信頼性情報が、そこから前記エラー信号情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項13に記載のエラー組み合わせ論理。
- 前記組み合わせ論理が、他のチャネルからの受信エラー情報とは異なる基準で少なくとも1つの前記チャネルからの前記受信エラー信号情報に重みを付けるように構成される、請求項15に記載のエラー組み合わせ論理。
- 前記組み合わせ論理が、信頼性情報に基づいて前記他のチャネルからの前記受信エラー信号情報に重みを付けるように構成される、請求項15に記載のエラー組み合わせ論理。
- 前記各エラー入力が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関する位相エラー情報を受信するように構成される、請求項12に記載のエラー組み合わせ論理。
- マルチチャネル検出システム用の複数のフェーズ・ロック・ループであって、
前記マルチチャネル検出システムの各チャネル用のフェーズ・ロック・ループと、
前記各チャネルに関する前記フェーズ・ロック・ループに関連する信号のエラー情報を受信するように構成された複数のエラー入力と、
前記エラー入力によって受信された前記エラー信号情報を結合し、結合されたエラー信号を生成し、前記各チャネルからの前記受信エラー信号情報に重みを付けるように構成された組み合わせ論理と、
前記結合され重みが付けられたエラー信号を少なくとも1つの前記チャネル・フェーズ・ロック・ループに適用するように構成されたエラー補償出力と、
を含む、複数のフェーズ・ロック・ループ。 - 前記組み合わせ論理が、そこから前記エラー信号情報が受信されたチャネルに関する信頼性情報に基づいて前記受信エラー信号情報に重みを付けるように構成される、請求項19に記載のフェーズ・ロック・ループ。
- 前記信頼性情報が、そこから前記エラー信号情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項20に記載のフェーズ・ロック・ループ。
- 前記組み合わせ論理が、他のチャネルからの受信エラー情報とは異なる基準で少なくとも1つの前記チャネルからの前記受信エラー信号情報に重みを付けるように構成される、請求項19に記載のフェーズ・ロック・ループ。
- 前記組み合わせ論理が、信頼性情報に基づいて前記他のチャネルからの前記受信エラー信号情報に重みを付けるように構成される、請求項22に記載のフェーズ・ロック・ループ。
- それぞれの前記フェーズ・ロック・ループが、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成される、請求項19に記載のフェーズ・ロック・ループ。
- マルチチャネル・データ検出システムの少なくとも1つのチャネル・フェーズ・ロック・ループに関する位相エラーを生成するための方法であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、
前記各チャネルに関する位相エラー情報を受信するステップと、
前記受信位相エラー情報を結合し、結合された位相エラーを生成するステップと、
前記結合された位相エラーを少なくとも1つの前記チャネル・フェーズ・ロック・ループに適用するステップと、
を含む方法。 - 前記結合された位相エラーを適用する前記ステップが、同じ結合された位相エラーをすべての前記チャネル・フェーズ・ロック・ループに適用するステップを含む、請求項25に記載の方法。
- 前記受信位相エラー情報を結合する前記ステップが、前記受信位相エラー情報を平均するステップを含む、請求項25に記載の方法。
- 前記受信位相エラー情報を結合する前記ステップが、前記各チャネルからの前記受信位相エラー情報に重みを付けるステップであって、それぞれの重みが端数を含み、前記重みの端数の合計が「1」に等しくなるステップを含む、請求項25に記載の方法。
- 前記受信位相エラー情報に重みを付ける前記ステップが、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信位相エラー情報に重みを付けるステップを含む、請求項28に記載の方法。
- 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのデータ検出器における受信信号と前記チャネルの理想的な予想信号との比較から導出される、請求項29に記載の方法。
- 前記信頼性情報が、そこから前記位相エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出される、請求項29に記載の方法。
- 前記信頼性情報が、そこから前記位相エラー情報が受信された前記チャネルのデータ検出器またはデータ・デコーダあるいはその両方から導出された信頼性情報を含む、請求項29に記載の方法。
- 前記受信位相エラー情報を結合する前記ステップが、他のチャネルからの受信位相エラー情報とは異なる基準で少なくとも1つの前記チャネルからの前記受信位相エラー情報に重みを付けるステップを含む、請求項28に記載の方法。
- 前記受信位相エラー情報に重みを付ける前記ステップが、信頼性情報に基づいて前記他のチャネルからの前記受信位相エラー情報に重みを付けるステップを含む、請求項33に記載の方法。
- 前記受信位相エラー情報が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関連する、請求項25に記載の方法。
- マルチチャネル・データ検出システムの少なくとも1つのチャネル・フェーズ・ロック・ループに関するエラー信号を生成するための方法であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、
前記各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信するステップと、
前記受信エラー信号情報を結合し、結合されたエラー信号を生成し、前記各チャネルからの前記受信エラー信号情報に重みを付けるステップと、
前記結合され重みが付けられたエラー信号を少なくとも1つの前記フェーズ・ロック・ループに適用するステップと、
を含む方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/870885 | 2007-10-11 | ||
US11/870,885 US7773326B2 (en) | 2007-10-11 | 2007-10-11 | Methods for multi-channel data detection phase locked loop error combination |
US11/870853 | 2007-10-11 | ||
US11/870,853 US7777980B2 (en) | 2007-10-11 | 2007-10-11 | Multi-channel data detection phase locked loop error combination logic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009095028A true JP2009095028A (ja) | 2009-04-30 |
JP5579380B2 JP5579380B2 (ja) | 2014-08-27 |
Family
ID=40666479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008262296A Expired - Fee Related JP5579380B2 (ja) | 2007-10-11 | 2008-10-08 | マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5579380B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442315A (en) * | 1993-07-27 | 1995-08-15 | International Business Machines Corporation | Bit stream rate asynchronous digital phase-locked loop |
JP2002133791A (ja) * | 2000-10-24 | 2002-05-10 | Nec Corp | 磁気テープ装置 |
-
2008
- 2008-10-08 JP JP2008262296A patent/JP5579380B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442315A (en) * | 1993-07-27 | 1995-08-15 | International Business Machines Corporation | Bit stream rate asynchronous digital phase-locked loop |
JP2002133791A (ja) * | 2000-10-24 | 2002-05-10 | Nec Corp | 磁気テープ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5579380B2 (ja) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7733592B2 (en) | Methods for multi-channel data detection phase locked loop frequency error combination | |
US6216249B1 (en) | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel | |
US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
US9633690B2 (en) | Cycle-slip resilient iterative data storage read channel architecture | |
US6587529B1 (en) | Phase detector architecture for phase error estimating and zero phase restarting | |
US20050231844A1 (en) | Method and apparatus for maximum likelihood detection of data employing interpolation with compensation of signal asymmetry | |
US9225360B2 (en) | Iterative data storage read channel architecture | |
US6791776B2 (en) | Apparatus for information recording and reproducing | |
US7777980B2 (en) | Multi-channel data detection phase locked loop error combination logic | |
JP5031099B2 (ja) | 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) | |
US9251843B2 (en) | Iterative data storage read channel architecture having dropout mitigation | |
US7773326B2 (en) | Methods for multi-channel data detection phase locked loop error combination | |
JP4172406B2 (ja) | 再生装置 | |
JP2008181617A (ja) | 情報再生装置 | |
US7773327B2 (en) | Multi-channel data detection phase locked loop frequency error combination logic | |
WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
US7355938B2 (en) | Timing recovery method and storage apparatus for suppressing control of sampling positions | |
JP5579380B2 (ja) | マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 | |
JP5579379B2 (ja) | マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 | |
JP4222418B2 (ja) | 情報再生装置および情報再生方法 | |
JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
US20110032630A1 (en) | Multi-mode loop adaptation scheme for high-density data recording channel | |
JP3966342B2 (ja) | ディジタル信号再生装置 | |
JP3994987B2 (ja) | 再生装置 | |
US8441910B1 (en) | System and method of adjusting gain and offset loops in data storage system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5579380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |