JP5579379B2 - マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 - Google Patents
マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 Download PDFInfo
- Publication number
- JP5579379B2 JP5579379B2 JP2008262279A JP2008262279A JP5579379B2 JP 5579379 B2 JP5579379 B2 JP 5579379B2 JP 2008262279 A JP2008262279 A JP 2008262279A JP 2008262279 A JP2008262279 A JP 2008262279A JP 5579379 B2 JP5579379 B2 JP 5579379B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency error
- channel
- information
- received
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本出願と同一日付で出願され、本出願人に譲渡された米国特許出願第 11/870875号及び11/870885号は、マルチチャネル・データ検出システムのための位相エラー組み合わせ論理及びその方法に関する。
31:等化器(イコライザ)
33:サンプル補間
35:位相補間
38:利得制御
40:データ検出器
41:パス・メトリクス
42:パス・メモリ
45:データ
46:データ有効
50:エラー生成
52:インスタント・チャネル
53:他のチャネル − エラー
60:組み合わせ論理およびループ・フィルタ
65:信頼性情報
66:サンプル
67:情報
68:インスタント・チャネル
69:他のチャネル − 信頼性
125:位相調整信号
Claims (23)
- マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理回路であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、前記周波数エラー組み合わせ論理回路が、
前記各チャネルに関する周波数エラー情報を受信するように構成された複数の周波数エラー入力と、
前記周波数エラー入力によって受信された前記周波数エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された周波数エラーを生成するように構成された組み合わせ論理であって、それぞれの重みが端数を含み、前記重みの端数の合計が「1」に等しくなる組み合わせ回路と、
前記結合された周波数エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するように構成された周波数エラー出力と、
を含む、周波数エラー組み合わせ論理回路。 - 前記組み合わせ回路が、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された周波数エラー情報に対応する重みを付けるように構成される、請求項1に記載の周波数エラー組み合わせ論理回路。
- 前記信頼性情報が、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのデータ検出器における受信信号と前記チャネルの理想的な予想信号との比較から導出される、請求項2に記載の周波数エラー組み合わせ論理回路。
- 前記信頼性情報が、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出される、請求項2に記載の周波数エラー組み合わせ論理回路。
- 前記信頼性情報が、そこから前記周波数エラー情報が受信された前記チャネルのデータ検出器またはデータ・デコーダあるいはその両方から導出された信頼性情報を含む、請求項2に記載の周波数エラー組み合わせ論理回路。
- 前記周波数エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項1に記載の周波数エラー組み合わせ論理回路。
- 前記異なる基準での重み付けは信頼性情報に基づいて行われる、請求項6に記載の周波数エラー組み合わせ論理回路。
- 前記各周波数エラー入力が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されたチャネルに関する周波数エラー情報を受信するように構成される、請求項1に記載の周波数エラー組み合わせ論理回路。
- マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理回路であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、前記周波数エラー組み合わせ論理回路が、
前記各チャネルに関する周波数エラー情報を受信するように構成された複数の周波数エラー入力と、
前記周波数エラー入力によって受信された前記周波数エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された周波数エラーを生成するように構成された組み合わせ回路であって、前記重み付けがそこから前記周波数エラー情報が受信されたチャネルの信号対雑音比(SNR)情報に基づく組み合わせ回路と、
前記結合された周波数エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するように構成された周波数エラー出力と、
を含む、周波数エラー組み合わせ論理回路。 - マルチチャネル検出システム用の複数のフェーズ・ロック・ループ回路であって、
前記マルチチャネル検出システムの各チャネル用のフェーズ・ロック・ループと、
前記各チャネルに関する前記フェーズ・ロック・ループに関連する信号の周波数エラー情報を受信するように構成された複数の周波数エラー入力と、
前記周波数エラー入力によって受信された前記周波数エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合されたエラー信号を生成するように構成された組み合わせ回路と、
前記結合されたエラー信号を少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するように構成されたエラー補償出力と、を含み、
前記組み合わせ回路が、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された前記周波数エラー情報に対応する重みを付けるように構成される、複数のフェーズ・ロック・ループ回路。 - 前記信頼性情報が、そこから前記周波数エラー情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項10に記載のフェーズ・ロック・ループ回路。
- 前記周波数エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項10に記載のフェーズ・ロック・ループ回路。
- 前記異なる基準での重み付けは信頼性情報に基づいて行われる、請求項12に記載のフェーズ・ロック・ループ回路。
- それぞれの前記フェーズ・ロック・ループ回路が、マルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成される、請求項10に記載のフェーズ・ロック・ループ回路。
- マルチチャネル・データ検出システムの少なくとも1つのチャネル・フェーズ・ロック・ループに関する周波数エラーを生成するための方法であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、
前記各チャネルに関する周波数エラー情報を受信するステップと、
受信された前記周波数エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された周波数エラーを生成するステップであって、それぞれの重みが端数を含み、前記重みの端数の合計が「1」に等しくなるステップと、
前記結合された周波数エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するステップと、を含む方法。 - 前記受信された前記周波数エラー情報に対応する重みを付ける前記ステップが、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報に基づいて前記受信された周波数エラー情報に重みを付けるステップを含む、請求項15に記載の方法。
- 前記信頼性情報が、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのデータ検出器における受信信号と前記チャネルの理想的な予想信号との比較から導出される、請求項16に記載の方法。
- 前記信頼性情報が、そこから前記周波数エラー情報が受信されたチャネルに関する信頼性情報を含み、前記チャネルのフェーズ・ロック・ループの入力信号の位相と予想ビット・セルの信号位相との比較から導出される、請求項16に記載の方法。
- 前記信頼性情報が、そこから前記周波数エラー情報が受信された前記チャネルのデータ検出器から導出された信頼性情報を含む、請求項16に記載の方法。
- 前記受信された前記周波数エラー情報の各々への対応する重み付けは、1つまたは複数のチャネルには他のチャネルとは異なる基準で重みが付けられる、請求項16に記載の方法。
- 前記異なる基準での重み付けは信頼性情報に基づいて行われる、請求項20に記載の方法。
- マルチチャネル・データ検出システムの少なくとも1つのチャネル・フェーズ・ロック・ループに関する周波数エラー信号を生成するための方法であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、
前記各チャネルに関する周波数エラー情報を受信するステップであって、前記チャネルがマルチトラック・ヘッドのトラックのリードバック信号に関する情報を導出するように構成されるステップと、
受信された前記周波数エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された周波数エラーを生成するステップであって、それぞれの重みが端数を含み、前記重みの端数の合計が「1」に等しくなるステップと、
前記結合された周波数エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するステップと、を含む方法。 - マルチチャネル・データ検出システムの少なくとも1つのチャネル・フェーズ・ロック・ループに関する周波数エラーを生成するための方法であって、前記マルチチャネル・データ検出システムが各チャネル用のフェーズ・ロック・ループを含み、
前記各チャネルに関する周波数エラー情報を受信するステップと、
受信された前記周波数エラー情報の各々に対応する重み付けをした後にそれらを結合し、結合された周波数エラーを生成するステップであって、前記重み付けがそこから前記周波数エラー情報が受信されたチャネルの信号対雑音比(SNR)情報に基づくステップと、
前記結合された周波数エラーを少なくとも1つの前記チャネル用のフェーズ・ロック・ループに入力するステップと、を含む方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/870,934 US7733592B2 (en) | 2007-10-11 | 2007-10-11 | Methods for multi-channel data detection phase locked loop frequency error combination |
US11/870921 | 2007-10-11 | ||
US11/870,921 US7773327B2 (en) | 2007-10-11 | 2007-10-11 | Multi-channel data detection phase locked loop frequency error combination logic |
US11/870934 | 2007-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009095027A JP2009095027A (ja) | 2009-04-30 |
JP5579379B2 true JP5579379B2 (ja) | 2014-08-27 |
Family
ID=40666478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008262279A Expired - Fee Related JP5579379B2 (ja) | 2007-10-11 | 2008-10-08 | マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5579379B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442315A (en) * | 1993-07-27 | 1995-08-15 | International Business Machines Corporation | Bit stream rate asynchronous digital phase-locked loop |
JP2002133791A (ja) * | 2000-10-24 | 2002-05-10 | Nec Corp | 磁気テープ装置 |
-
2008
- 2008-10-08 JP JP2008262279A patent/JP5579379B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009095027A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7733592B2 (en) | Methods for multi-channel data detection phase locked loop frequency error combination | |
US6216249B1 (en) | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel | |
US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
US7002767B2 (en) | Detection of recorded data employing interpolation with gain compensation | |
US9633690B2 (en) | Cycle-slip resilient iterative data storage read channel architecture | |
US20050231844A1 (en) | Method and apparatus for maximum likelihood detection of data employing interpolation with compensation of signal asymmetry | |
JP2000251417A (ja) | 位相誤差を予測する方法および位相検出器に関連した装置 | |
US6791776B2 (en) | Apparatus for information recording and reproducing | |
US9225360B2 (en) | Iterative data storage read channel architecture | |
US7777980B2 (en) | Multi-channel data detection phase locked loop error combination logic | |
US10608808B1 (en) | Iterative recovery from baseline or timing disturbances | |
JP5031099B2 (ja) | 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) | |
US9251843B2 (en) | Iterative data storage read channel architecture having dropout mitigation | |
JP2003016734A (ja) | 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法 | |
US7773326B2 (en) | Methods for multi-channel data detection phase locked loop error combination | |
JP4172406B2 (ja) | 再生装置 | |
US7773327B2 (en) | Multi-channel data detection phase locked loop frequency error combination logic | |
US7355938B2 (en) | Timing recovery method and storage apparatus for suppressing control of sampling positions | |
JP5579379B2 (ja) | マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 | |
JP5579380B2 (ja) | マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 | |
US8970976B1 (en) | Systems and methods for data dependent inter-track interference cancellation | |
US20070274419A1 (en) | Apparatus and method of detecting error symbol, and disk drive apparatus using the same | |
JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
US20110032630A1 (en) | Multi-mode loop adaptation scheme for high-density data recording channel | |
US20020126749A1 (en) | Method and apparatus for enhanced timing loop for a PRML data channel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5579379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |