JP5031099B2 - 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) - Google Patents
複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) Download PDFInfo
- Publication number
- JP5031099B2 JP5031099B2 JP2010528352A JP2010528352A JP5031099B2 JP 5031099 B2 JP5031099 B2 JP 5031099B2 JP 2010528352 A JP2010528352 A JP 2010528352A JP 2010528352 A JP2010528352 A JP 2010528352A JP 5031099 B2 JP5031099 B2 JP 5031099B2
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- phase
- channel
- input
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 238000001514 detection method Methods 0.000 title claims description 9
- 238000006880 cross-coupling reaction Methods 0.000 claims description 16
- 230000002596 correlated effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 19
- 238000005070 sampling Methods 0.000 description 15
- 238000011084 recovery Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000005311 autocorrelation function Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 238000005309 stochastic process Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measuring Phase Differences (AREA)
Description
は、時間kにおけるチャネルiの重みであり、
は、時間kにおけるチャネルiの位相誤差指示に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である。
fk+1=fk+vk (1)
θk+1=θk+fk (2)
以降vk (1),...,vk (N)と記載する。
であり、これらは一般に互いに相関する。
上式で、プライム記号はベクトルの転置を示す。したがって、ベクトル
は、自己相関行列Qのベクトル・ゼロ平均ガウス確率過程(vector zero‐mean Gaussian random process)を示し、即ち、E{vkv’l}=Qδklとなる。各チャネル上の1番目の積分ステップの出力では、以下の周波数オフセット信号が得られる。
各チャネル上の2番目の積分ステップでは、サンプリング位相信号
以降θk (1),...,θk (N)と記載する。
が与えられる。サンプリング位相の観測値は、N個の測定雑音過程
以降nk (1),...,nk (N)と記載する。
で摂動される。これらの雑音過程は、ベクトル形式で以下のように表すことができる。
ここで、ベクトル
は、自己相関行列Rのベクトル・ゼロ平均ガウス雑音過程(vector zero‐mean Gaussian noise process)を示し、即ち、
となる。雑音過程nk (1),...,nk (N)は、それぞれ独立したガウス過程と仮定することができる。したがって、行列Rは、R=diag(r1,...,rN)で示される対角要素を有する対角行列である。最後に、サンプリング位相の雑音を含む観測値(noisy observation)は、
以降yk (1),...,yk (N)と記載する。
によって示される。図3の状態空間モデルの最適状態推定器は、直接ループ利得(direct loop gain)及び交差結合ループ利得(crosscoupled loop gain)を有する1組のN個の2次PLLと等価である。
は、チャネル間の最適な結合を与える。
をスカラー雑音過程(scalar noise process)vk=vk (1)=...=vk (N)に置き換えるステップを含む。
比例項に関する非交差結合ループ係数は、図5ではγ1及びγ2で示されており、ループ・フィルタの比例部分は、チャネル単位で実現される、即ちグローバルではない。
は、ループ結合が当初考慮に入れられない従来の手法、例えばループ時間応答に基づく手法に従って選択される。つまり、
は、共通利得130を含む場合、
と等しくなるように選択することができる。次に、式(7)に従って、積分項のみを対象にチャネル間の結合が以下のように導入される。
Claims (12)
- 信号クロック制御が相関する受信信号を読み取るように構成された複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック回路であって、
前記相関信号のデジタル・サンプルを提供するように構成される現在の状態の複数の読み取りチャネルのうちの1つに関して取得される少なくとも1つのデジタル・サンプルの位相をそれぞれ指示する複数の位相入力と、
前記複数の位相誤差入力に応答するロジック回路であって、前記各位相誤差入力の位相誤差を重み付けするとともに他の前記各位相誤差入力の前記位相誤差と交差結合させ、前記交差結合された重み付け位相誤差に共通利得を与えるように構成され、前記各位相誤差入力の前記重みは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられ、前記共通利得は、周波数誤差変動に関連する雑音分散と、すべてのチャネルに関する前記位相誤差に関連する雑音分散との比と関係付けられる、ことを特徴とする、ロジック回路と、
前記交差結合に応答するフィードバック・ロジック回路であって、前記各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成されるフィードバック・ロジック回路と、
を備える共通サンプル・タイミング制御ロジック回路。 - 前記重み付け及び交差結合は、前記各位相誤差入力の前記位相誤差の積分値を対象とする、請求項1に記載の共通サンプル・タイミング制御ロジック回路。
- 磁気テープ・ドライブ用の読み取り検出信号クロック制御システムであって、
前記磁気テープ・ドライブによって読み取られる磁気テープからのデータのサンプルを提供するように構成された前記磁気テープ・ドライブの複数の読み取りチャネルのうちの1つに関して取得されるサンプルの位相をそれぞれ指示する複数の位相入力と、
前記複数の各位相入力に応答する位相誤差ロジック回路であって、前記読み取りチャネルのうちの1つに関する前記サンプルの位相誤差を判定し、前記複数の各読み取りチャネルに関する各位相誤差入力において位相誤差を提供するように構成される位相誤差ロジック回路と、
前記複数の位相誤差入力に応答するロジック回路であって、前記各位相誤差入力の前記位相誤差を重み付けするとともに他の前記各位相誤差入力の前記位相誤差と交差結合させ、前記交差結合された重み付け位相誤差に共通利得を与えるように構成され、前記各位相誤差入力の前記重みは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられ、前記共通利得は、周波数誤差変動に関連する雑音分散と、すべてのチャネルに関する前記位相誤差に関連する雑音分散との比と関係付けられる、ことを特徴とする、ロジック回路と、
前記交差結合に応答するフィードバック・ロジック回路であって、前記各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成されるフィードバック・ロジック回路と、
を備える読み取り検出信号クロック制御システム。 - 信号クロック制御が相関する信号を読み取るように構成される複数の読み取りチャネルに関するサンプル・タイミング位相推定値を提供する方法であって、
前記相関信号のデジタル・サンプルを提供するように構成される現在の状態の複数の読み取りチャネルのうちの1つに関して取得される少なくとも1つのデジタル・サンプルの位相をそれぞれ指示する複数の位相入力を提供するステップと、
前記読み取りチャネルのうちの1つの位相誤差をそれぞれ指示する複数の位相誤差入力を提供するステップと、
前記各位相誤差入力の位相誤差を重み付けするとともに他の前記各位相誤差入力の前記位相誤差と交差結合させるステップと、
前記交差結合された重み付け位相誤差に共通利得を与えるステップであって、前記各位相誤差入力の前記重みは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられ、前記共通利得は、周波数誤差変動に関連する雑音分散と、すべてのチャネルに関する前記位相誤差に関連する雑音分散との比と関係付けられる、ことを特徴とする、、共通利得を与えるステップと、
前記交差結合及び利得に応答して、前記各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するステップと、
を含む方法。 - 前記重み付け及び交差結合させるステップは、前記各位相誤差入力の前記位相誤差の積分値を対象とする、請求項7に記載の方法。
- 前記各位相誤差入力の前記重み付けは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられる、請求項7に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/870,765 US8019034B2 (en) | 2007-10-11 | 2007-10-11 | Common state-space multi-channel digital sample timing phase control of multiple read channels for correlated signals |
US11/870,765 | 2007-10-11 | ||
PCT/EP2008/062757 WO2009047118A1 (en) | 2007-10-11 | 2008-09-24 | Multi-channel data detection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011501333A JP2011501333A (ja) | 2011-01-06 |
JP5031099B2 true JP5031099B2 (ja) | 2012-09-19 |
Family
ID=40230009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010528352A Expired - Fee Related JP5031099B2 (ja) | 2007-10-11 | 2008-09-24 | 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) |
Country Status (6)
Country | Link |
---|---|
US (1) | US8019034B2 (ja) |
EP (1) | EP2198517B1 (ja) |
JP (1) | JP5031099B2 (ja) |
KR (1) | KR101274424B1 (ja) |
CN (1) | CN101809870B (ja) |
WO (1) | WO2009047118A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9189012B2 (en) * | 2012-03-29 | 2015-11-17 | Terasquare Co. Ltd. | Clock recovery, receiver, and communication system for multiple channels |
US8988798B2 (en) | 2013-05-31 | 2015-03-24 | International Business Machines Corporation | Iterative data storage read channel architecture |
US8964321B2 (en) | 2013-05-31 | 2015-02-24 | International Business Machines Corporation | Iterative data storage read channel architecture having dropout mitigation |
US9214187B2 (en) | 2013-05-31 | 2015-12-15 | International Business Machines Corporation | Cycle-slip resilient iterative data storage read channel architecture |
US9251811B1 (en) | 2015-06-10 | 2016-02-02 | International Business Machines Corporation | Symbol timing recovery scheme for parallel recording channel systems |
US10873333B2 (en) * | 2017-05-31 | 2020-12-22 | Intel Corporation | Spur frequency estimation inside digital phase locked loop |
JP2020021525A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社東芝 | 記録密度の決定方法および磁気ディスク装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313863A (ja) * | 1991-04-12 | 1992-11-05 | Sony Corp | クロック信号再生装置 |
FR2685518B1 (fr) | 1991-12-23 | 1994-02-04 | Thomson Csf | Circuit d'horloge pour systeme de lecture d'informations sequentielles. |
TW241361B (ja) * | 1993-05-07 | 1995-02-21 | Philips Electronics Nv | |
US5442315A (en) | 1993-07-27 | 1995-08-15 | International Business Machines Corporation | Bit stream rate asynchronous digital phase-locked loop |
EP0901126A1 (en) | 1997-09-08 | 1999-03-10 | Hewlett-Packard Company | Phase locked loops with common integrator for variable speed tape data storage device |
US6549561B2 (en) * | 2001-02-21 | 2003-04-15 | Magis Networks, Inc. | OFDM pilot tone tracking for wireless LAN |
US7274762B2 (en) * | 2002-03-22 | 2007-09-25 | Infineon Technologies Ag | Calculation circuit for calculating a sampling phase error |
US7110485B2 (en) * | 2002-09-26 | 2006-09-19 | Stmicroelectronics, Inc. | System and method for clock synchronization of multi-channel baud-rate timing recovery systems |
US7245677B1 (en) * | 2003-03-14 | 2007-07-17 | Ralink Technology, Inc. | Efficient method for multi-path resistant carrier and timing frequency offset detection |
US7639444B2 (en) * | 2003-12-15 | 2009-12-29 | International Business Machines Corporation | Real-time channel adaptation |
CN1815892B (zh) * | 2005-01-31 | 2011-09-28 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
CN101405984B (zh) * | 2005-12-23 | 2011-08-24 | 创达特(苏州)科技有限责任公司 | 多通道时钟恢复系统 |
US7433142B2 (en) * | 2006-02-01 | 2008-10-07 | International Business Machines Corporation | Using at least one servo channel to provide timing recovery and timing information to data channels |
-
2007
- 2007-10-11 US US11/870,765 patent/US8019034B2/en not_active Expired - Fee Related
-
2008
- 2008-09-24 CN CN200880109749.2A patent/CN101809870B/zh not_active Expired - Fee Related
- 2008-09-24 KR KR1020107007722A patent/KR101274424B1/ko not_active IP Right Cessation
- 2008-09-24 EP EP08838015.9A patent/EP2198517B1/en not_active Not-in-force
- 2008-09-24 JP JP2010528352A patent/JP5031099B2/ja not_active Expired - Fee Related
- 2008-09-24 WO PCT/EP2008/062757 patent/WO2009047118A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2198517B1 (en) | 2013-07-17 |
CN101809870B (zh) | 2013-06-19 |
KR101274424B1 (ko) | 2013-06-14 |
EP2198517A1 (en) | 2010-06-23 |
KR20100067667A (ko) | 2010-06-21 |
US8019034B2 (en) | 2011-09-13 |
US20090097603A1 (en) | 2009-04-16 |
JP2011501333A (ja) | 2011-01-06 |
CN101809870A (zh) | 2010-08-18 |
WO2009047118A1 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5031099B2 (ja) | 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) | |
US7733592B2 (en) | Methods for multi-channel data detection phase locked loop frequency error combination | |
JP5004969B2 (ja) | テープ・ドライブ・システム内の長手方向位置検出方法、システム、及びコンピュータ・プログラム | |
US6856183B2 (en) | Scheme to improve performance of timing recovery systems for read channels in a disk drive | |
JP2009506469A (ja) | 非同期サンプリングおよび同期等化の読み出しチャネル装置 | |
US6791776B2 (en) | Apparatus for information recording and reproducing | |
US7777980B2 (en) | Multi-channel data detection phase locked loop error combination logic | |
KR100726787B1 (ko) | 적응등화회로 및 적응등화방법 | |
US7355938B2 (en) | Timing recovery method and storage apparatus for suppressing control of sampling positions | |
US20050058048A1 (en) | Device and method for data reproduction | |
US7773326B2 (en) | Methods for multi-channel data detection phase locked loop error combination | |
US7889818B2 (en) | Method and apparatus for controlling sampling of signals produced in relation to stored data | |
US7773327B2 (en) | Multi-channel data detection phase locked loop frequency error combination logic | |
US20110032630A1 (en) | Multi-mode loop adaptation scheme for high-density data recording channel | |
JP5579379B2 (ja) | マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 | |
JP5579380B2 (ja) | マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 | |
Chaichanavong et al. | Kalman filtering applied to timing recovery in tracking mode | |
JP2008010049A (ja) | 情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |