JP5031099B2 - 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) - Google Patents

複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) Download PDF

Info

Publication number
JP5031099B2
JP5031099B2 JP2010528352A JP2010528352A JP5031099B2 JP 5031099 B2 JP5031099 B2 JP 5031099B2 JP 2010528352 A JP2010528352 A JP 2010528352A JP 2010528352 A JP2010528352 A JP 2010528352A JP 5031099 B2 JP5031099 B2 JP 5031099B2
Authority
JP
Japan
Prior art keywords
phase error
phase
channel
input
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010528352A
Other languages
English (en)
Other versions
JP2011501333A (ja
Inventor
ハッチンス、ロバート、アレン
ジェリット、ジェンズ
オエルサー、セダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011501333A publication Critical patent/JP2011501333A/ja
Application granted granted Critical
Publication of JP5031099B2 publication Critical patent/JP5031099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10037A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/20Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Phase Differences (AREA)

Description

本発明はマルチ・チャネル・データ検出に関するものであり、より詳細には、複数の読み取りチャネルによって受信される信号の信号クロック制御(signal clocking)が相関する複数の読み取りチャネルのサンプル・タイミングに関するものである。
複数のチャネルを有するデータ・ストレージは、典型的にはデータが当該メディアの1つのパス(pass)上に記録され、後のある時点で場合によっては当該メディアの異なるパス上、あるいは当該データが記録されたドライブとは異なるドライブ上でリードバックされ検出される、ムーバブル・メディア(movable media)を利用する。ムーバブル・メディアの一例は、記録用の複数の並列トラックを有する磁気テープである。並列トラックの書き込みは、典型的には並列メディア上に書き込まれる信号の信号クロック制御が相関するように同時に実行される。
米国特許第5,442,315号
リードバック中のシンボル・タイミング・リカバリは、データ・ストレージ読み取りチャネルの最も重要な機能の1つである。アナログ・リードバック信号の適切な時点のサンプリングは、良好な全体性能を達成する上で重要である。現行の問題の中でもとりわけ、ドロップアウト・イベント、瞬間的な速度変動、様々な原因による信号ひずみのような外乱の存在は、タイミング・リカバリを困難にする。面記録密度が高まるにつれてSNR(信号対雑音比)マージンが減少し、その結果、満足のいくタイミング・リカバリの実現は更に困難となっている。
タイミング・リカバリは、典型的にはアナログ信号のサンプリング前にタイミング・オフセットを正確に推定することを目的とする各チャネル毎のPLL(phase locked loop:位相ロック・ループ)に基づいて行われる。この文脈、特に上述したチャネル状態の悪化が見られる文脈では、一時的な「ロック外れ(loss of lock)」又は「サイクル・スリップ(cycle slip)」が問題となる。これらの用語は、所望の動作点から離れた1つ又は複数のシンボル間隔期間に位置する望ましくない位相値周辺にタイミング制御ループの位相調整値が固定される現象を指す。この現象は、しばしばリード・ソロモン(Reed‐Solomon)符号のようなエラー修正コードのエラー修正能力を上回る長いビット・バースト及びシンボル・エラーを生じさせ、その結果深刻な性能の低下をもたらすだけでなく、永続的なエラー状況を招く恐れもある。
従来の手法では、ノイズ除去の最大化及びループ・ジッタの最小化のためにPLLの動作を最適化し、より信頼性の高い判定等を使用することによってループの頑強性が高められている。
とりわけ、米国特許第5,442,315号は、個々のチャネルのPLLで利用される周波数レジスタの内容の平均値を求めることによってグローバル平均周波数信号(global average frequency signal)を生成するグローバル・クロックを提供することにより、マルチ・チャネルを利用している。グローバル平均周波数は各トラックのPLLで利用されるが、これにより、グローバル平均周波数には各トラックのPLL固有のスケーリング位相誤差が追加されることになる。
複数の読み取りチャネルによって受信される信号の信号クロック制御が相関する複数の読み取りチャネルのサンプル・タイミングに関する共通サンプル・タイミング制御(common sample timing control)を提供する。
一実施形態において、共通サンプル・タイミング制御は、読み取りチャネルのうちの1つの位相誤差をそれぞれ指示(indicate)する複数の位相誤差入力を備える。複数の位相誤差入力に応答する(responsive)ロジックは、各位相誤差入力の位相誤差指示(phase error indication)を重み付けするとともに他の各位相誤差入力の位相誤差指示と交差結合(crosscouple)させ、共通利得(common gain)を与えるように構成される。フィードバック・ロジックは、交差結合に応答し、各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成される。
他の実施形態において、重み付け及び交差結合は、各位相誤差入力の位相誤差指示の積分値に対して適用される。
別の実施形態において、各位相誤差入力の重みは、重み付けされる位相誤差入力の位相誤差指示に関連する雑音分散と関係付けられる。
他の実施形態において、各位相誤差入力の重みは、次式に従って決定される。
Figure 0005031099
上式で、
Figure 0005031099
以降w (i)と記載する。
は、時間kにおけるチャネルiの重みであり、
Figure 0005031099
以降ρ (i)と記載する。
は、時間kにおけるチャネルiの位相誤差指示に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である。
別の実施形態において、各位相誤差入力の重みは、次式に従って決定される。
Figure 0005031099
上式で、w (i)は、時間kにおけるチャネルiの重みであり、ρ (i)は、時間kにおけるチャネルiの位相誤差指示に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である。
他の実施形態において、重み及び与えられる利得は、次式に従って決定される。
Figure 0005031099
上式で、
Figure 0005031099
は、時間kにおけるチャネルiの利得であり、w (i)は、時間kにおけるチャネルiの重みであり、√ζは、共通利得であり、周波数誤差変動を特徴付ける雑音分散と、すべてのチャネルに関する位相誤差指示を特徴付ける雑音分散との比と関係付けられる。
別の実施形態において、磁気テープ・ドライブ用の読み取り検出信号クロック制御システム(read detection signal clocking system)は、磁気テープ・ドライブによって読み取られる磁気テープからのデータのサンプルを提供するように構成された磁気テープ・ドライブの複数の読み取りチャネルのうちの1つに関して取得されるサンプルの位相をそれぞれ指示する複数の位相入力と、複数の各位相入力に応答する位相誤差ロジックであって、読み取りチャネルのうちの1つに関するサンプルの位相誤差を判定し、複数の各読み取りチャネルに関する各位相誤差入力において位相誤差指示を提供するように構成される位相誤差ロジックと、位相誤差入力に応答するロジックであって、各位相誤差入力の位相誤差指示を重み付けするとともに他の各位相誤差入力の位相誤差指示と交差結合させ、共通利得を与えるように構成されるロジックと、交差結合に応答するフィードバック・ロジックであって、各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成されるフィードバック・ロジックと、を備える。
また別の実施形態において、タイミングに関して相関する相関信号に関する複数の読み取りチャネルの共通状態空間マルチ・チャネル・デジタル・サンプル・タイミング位相制御(common state‐space multi‐channel digital sample timing phase control)は、相関信号のデジタル・サンプルを提供するように構成される現在の状態の複数の読み取りチャネルのうちの1つに関して取得される少なくとも1つのデジタル・サンプルの位相をそれぞれ指示する複数の位相入力を備える。複数の各位相入力に応答する位相誤差ロジックは、現在の状態の読み取りチャネルのうちの1つに関するサンプルの位相誤差を判定し、複数の各読み取りチャネルに関する位相誤差入力において位相誤差指示を提供するように構成される。位相誤差入力に応答するロジックは、各位相誤差入力の位相誤差指示を重み付けするとともに他の各位相誤差入力の位相誤差指示と交差結合させ、共通利得を与えるように構成され、フィードバック・ロジックは、交差結合に応答し、各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成される。
以下では単なる例示として、添付図面を参照しながら本発明の諸実施形態について説明する。
本発明の一実施形態に係る複数の読み取りチャネルのサンプル・タイミングに関する共通サンプル・タイミング制御及び方法が組み込まれたマルチ・チャネル検出システムを示すブロック図である。 図1の複数の読み取りチャネルのサンプル・タイミング制御を示すブロック図である。 複数の読み取りチャネルのタイミング・プロセスを示す図である。 2チャネル・システム用のマルチ・チャネル・フィルタを示す図である。 2チャネル・システムを対象とする図2のサンプル・タイミング制御を示す図である。
図1を参照すると、例えばデータが当該メディアの1つのパス上に記録され、後のある時点で場合によっては当該メディアの異なるパス上、あるいは当該データが記録されたドライブとは異なるドライブ上でリードバックされ検出されるムーバブル・メディア12を利用する、データ・ストレージ用のマルチ・チャネル検出システム10が示されている。ムーバブル・メディア12の一例は、記録用の複数の並列トラックを有し、例えばデータ・ストレージ・カートリッジ又はデータ・ストレージ・ドライブあるいはその両方のリール14及び15に巻装される磁気テープである。マルチ・トラック・ヘッド17は、ムーバブル・メディアの記録内容をリードバックし、各リードバック信号(readback signal)を複数のチャネル19に供給する。複数のチャネル19は、それらのリードバック信号からデータを検出する。
図2を参照すると、リードバック信号のシンボル・タイミング・リカバリは、データ検出読み取りチャネルの最も重要な機能の1つである。アナログ・リードバック信号の正しい時点のサンプリングは、良好な全体性能を達成する上で重要である。タイミング・リカバリに関する現行の問題としてはとりわけ、ドロップアウト・イベント、瞬間的な速度変動、様々な原因による信号ひずみのような外乱の存在が挙げられる。面記録密度が高まるにつれてSNR(信号対雑音比)マージンが減少し、その結果、満足のいくタイミング・リカバリの実現は更に困難となっている。
タイミング・リカバリは、典型的にはアナログ信号のサンプリング前にタイミング・オフセットを正確に推定することを目的とする各チャネル毎のPLL(位相ロック・ループ)に基づいて行われる。PLLには、米国特許第5,442,315号に記載のPLLを含めた様々なバージョンが存在する。
図2は、本発明に係る共通サンプル・タイミング制御が組み込まれた図1のマルチ・チャネル検出システムの一実施形態を示す。
図1のヘッド17からの各チャネルの出力信号は、例えばADC(アナログ・デジタル・コンバータ)によってアナログからデジタルに変換され、各チャネルのデジタル信号ストリームは、図2の入力31、32、...、38のうちの1つに提供される。本アーキテクチャでは、ADCが自走クロック(free running clock)によってクロック制御されるので、デジタル信号ストリームの位相調整又は周波数調整は行われていない。このようなアーキテクチャでは、電圧制御発振器回路をチャネル毎に設ける必要が回避されるため、マルチ・チャネル・システムにおける実装上の利点がもたらされる可能性がある。等化器41、42、...、48は、各信号を調整して例えばヘッド17又はメディア12あるいはその両方の特性を補償することができ、その結果得られた信号をサンプル補間ロジック(sample interpolation logic)51、52、...、58に提供する。サンプル補間ロジック51、52、...、58は、等化されたデジタル信号ストリームのサンプルを受け取り、それらのサンプルを、理想的にはデータの読み書きに使用されるクロック信号の周波数と位相の間のオフセットが補償されるように補間する。例えば、オーバ・サンプリング(oversampling)・アーキテクチャにおけるサンプル補間ロジックは、名目上5つの入力サンプルを受け取って所望のサンプル・レートの4つの出力サンプルを生成するとともに、サンプル間を補間して所望のサンプリング位相の所望のサンプルを提供する。
その結果得られた各チャネルのサンプルは、データ検出器61、62、...、68に加えられる。1つのタイプのデータ検出器は、着信信号を定義済みの特定の期待信号(expected signal)と比較し、それによってパス・メトリック(path metrics)を生成するとともに、可能なデータ系列のパス・メモリ(path memory)を維持し、正しいデータ系列である尤度が最大となるデータ系列を選択する最尤系列検出器である。その結果得られたデータは、回線71、71、...、78に出力され、それらの並列データは更に、図1のマルチ・チャネル検出システムの必要に応じて後続の回路で組み合わせることができる。データ検出器61、62、...、68には最尤系列検出器以外にも様々なバージョンが存在する。
受信デジタル・サンプル内の適切な時点の補間を達成するには、サンプル補間51、52、...、58後もなお信号内に存在する位相誤差を検出し、それを訂正する必要がある。
一実施形態において、状態空間ロジック(state‐space logic)80は、それぞれ読み取りチャネルのうちの1つの位相誤差を指示する複数の位相誤差入力91、92、...、98を備える。この状態空間ロジックは、複数の位相誤差入力に応答し、各位相誤差入力の位相誤差指示を重み付けするとともに他の各位相誤差入力の位相誤差指示と交差結合させ、共通利得を与えるように構成される。一実施形態において、重み付け及び交差結合は、後述するように各位相誤差入力の位相誤差指示の積分値を対象とする。
一実施形態において、各位相誤差入力の重みは、重み付けされる位相誤差入力の雑音分散と関係付けられ、重み付けロジック101、102、...、108によって決定することができる。雑音分散の一例としては、当該チャネルに関する位相誤差指示の雑音分散を挙げることができる。一方、重み付けは、信号サンプリング位相に関する雑音分散の任意の適切な測定に基づいて行うことができる。
フィードバック・ロジックは、交差結合に応答するロジックであり、各読み取りチャネルに関するサンプル・タイミング位相推定値111、112、...、118を提供するように構成される。サンプル・タイミング位相推定値は、サンプル時間51、52、...、58を調整して信号の位相誤差を訂正することが企図される。
タイミング・プロセスをモデル化するために、周波数オフセットは、以下の「1次自己回帰(first‐order auto‐regression)」として表される。
k+1=f+v (1)
上式で、fは、時間kにおける周波数又は周波数オフセットを示し、vは、自己相関関数E{v}=qδklを用いたゼロ平均(zero‐mean)加法性白色ガウス雑音(additive white Gaussian noise:AWGN)過程の実現値を示す。物理的には、テープ・システムを例に取ると、{v}は、モーター速度及びテープ・パス(tape‐path)に起因する周波数変動の影響、ならびに書き込みプロセスの間に生じる様々な雑音現象の影響を含む。
時間k+1におけるサンプリング位相θk+1は、時間kにおけるサンプリング位相及び周波数から次式のように求められる。
θk+1=θ+f (2)
マルチ・チャネルの場合、上式(1)及び(2)で与えられる周波数展開及び相展開は、N個の各チャネル毎に使用される。
図3は、Nチャネル記録システム(N‐channel recording system)におけるタイミング・プロセスを示す。ここでは、リードバック信号のサンプリング位相及び周波数オフセットに関する状態空間モデルが示されている。入力は、確率過程(random process)
Figure 0005031099

以降v (1),...,v (N)と記載する。
であり、これらは一般に互いに相関する。
これらの確率過程は、ベクトル形式で以下のように表される。
Figure 0005031099

上式で、プライム記号はベクトルの転置を示す。したがって、ベクトル
Figure 0005031099

は、自己相関行列Qのベクトル・ゼロ平均ガウス確率過程(vector zero‐mean Gaussian random process)を示し、即ち、E{vv’}=Qδklとなる。各チャネル上の1番目の積分ステップの出力では、以下の周波数オフセット信号が得られる。
Figure 0005031099

各チャネル上の2番目の積分ステップでは、サンプリング位相信号
Figure 0005031099

以降θ (1),...,θ (N)と記載する。
が与えられる。サンプリング位相の観測値は、N個の測定雑音過程
Figure 0005031099

以降n (1),...,n (N)と記載する。
で摂動される。これらの雑音過程は、ベクトル形式で以下のように表すことができる。
Figure 0005031099

ここで、ベクトル
Figure 0005031099

は、自己相関行列Rのベクトル・ゼロ平均ガウス雑音過程(vector zero‐mean Gaussian noise process)を示し、即ち、
Figure 0005031099

となる。雑音過程n (1),...,n (N)は、それぞれ独立したガウス過程と仮定することができる。したがって、行列Rは、R=diag(r,...,r)で示される対角要素を有する対角行列である。最後に、サンプリング位相の雑音を含む観測値(noisy observation)は、
Figure 0005031099

以降y (1),...,y (N)と記載する。
によって示される。図3の状態空間モデルの最適状態推定器は、直接ループ利得(direct loop gain)及び交差結合ループ利得(crosscoupled loop gain)を有する1組のN個の2次PLLと等価である。
図4は、交差結合が比例項と積分項の両方を含むN=2チャネル・システムに関するマルチ・チャネルPLLを示す。この回路に対する入力は、サンプリング位相y (1)及びy (2)の雑音を含む観測値である。
(1)及びy (2)からそれぞれサンプリング位相推定値θk/k−1 (1)及びθk/k−1 (2)を減じることによって2つの位相誤差が得られ、これらの位相誤差は、複数入力複数出力(multi‐input multi‐output:MIMO)ループ・フィルタ100に提供される。このフィルタの係数はループ係数とも呼ばれ、適切な上付き添え字を伴うα及びβで示される。αループ係数は、MIMOループ・フィルタの比例項を操作(drive)し、βループ係数は、MIMOループ・フィルタの積分項を操作する。
一般に、図示のマルチ・チャネルPLL構造は、複数入力複数出力(MIMO)ループ・フィルタの比例項ならびに積分項に関する各位相誤差(y (i)−θk/k−1 (i))の加重和を含む。交差結合利得
Figure 0005031099

は、チャネル間の最適な結合を与える。
本明細書において、個々のチャネルにおける周波数オフセットの変動は相関変動として示される。上述のとおり、この相関は、雑音過程v (1),v (2),...,v (N)が相関することを示すことによって得られる。本発明によれば、マルチ・チャネル・テープ・システムにおけるタイミング・プロセスは、ベクトル雑音過程(vector noise process)
Figure 0005031099

をスカラー雑音過程(scalar noise process)v=v (1)=...=v (N)に置き換えるステップを含む。
実際のループ利得は一般に、時間に依存する。この場合の定常解は、上述の状態空間モデルに関する最適推定器の定常ループ利得を利用するとともに、実際のシステムではプロセス雑音(process noise)vの電力が測定雑音n (1)及びn (2)の電力よりもずっと低くなることを考慮に入れることによって求められる。この場合の利得定義は以下のようになる。
Figure 0005031099
上式で、適切な上付き添え字を伴うα及びβは、それぞれ比例ループ係数及び積分ループ係数を含み、rは、番号iのチャネル上の測定雑音の分散(又は電力)、即ち雑音過程n (i)の分散を表し、qは、雑音過程vの電力を表す。
MIMOループ・フィルタの2つの出力の積分からサンプリング位相推定値θk/k−1 (1)及びθk/k−1 (2)が求められる。
Nチャネル・システムの一般的な場合において、解は以下の式によって与えられる。
Figure 0005031099
上式(4)及び(5)で、ρ=1/rとする。チャネルjに関連する雑音分散rは、当該チャネルで経験される位相ジッタと見なすことができる。
最後に、
Figure 0005031099

と定義すると、式(4)及び(5)は、以下の形で表される。
Figure 0005031099
図5を参照すると、比例項の交差結合ループ係数が省略され、したがって積分項のループ係数に関する交差結合構成だけが残るN=2チャネル・システムについて、図2の状態空間ロジック80における本発明に係るマルチ・チャネルPLLの一実施形態が示されている。更に、本発明によれば、複数入力複数出力ループ・フィルタを含めた交差結合ループ・フィルタは、存在する多数のチャネルと同じ数だけ存在する。
位相誤差入力91及び92は、それぞれ入力信号の位相からサンプル・タイミング位相推定値111及び112を減じた各読み取りチャネルの位相誤差を指示する。状態空間ロジック80は、複数の位相誤差入力91、92、及び重み101、102に応答し、各位相誤差入力の位相誤差指示を他の各位相誤差入力の位相誤差指示と交差結合させ、共通利得130を与えるように構成される。図示の実施形態において、重み付け及び交差結合は、各位相誤差入力の位相誤差指示の積分値を対象とする。
フィードバック・ロジック141及び142は、交差結合に応答するロジックであり、各読み取りチャネルに関するサンプル・タイミング位相推定値111及び112を提供するように構成される。
以下の表記を積分項のループ係数として使用する。
Figure 0005031099

比例項に関する非交差結合ループ係数は、図5ではγ及びγで示されており、ループ・フィルタの比例部分は、チャネル単位で実現される、即ちグローバルではない。
本発明によれば、比例項に関する位相誤差の組合せが省略されるが、それによって性能が大きく損なわれることはない。位相誤差の組合せは、積分項のみを対象とする。
更に、パラメータ・セット
Figure 0005031099

は、ループ結合が当初考慮に入れられない従来の手法、例えばループ時間応答に基づく手法に従って選択される。つまり、
Figure 0005031099

は、共通利得130を含む場合、
Figure 0005031099

と等しくなるように選択することができる。次に、式(7)に従って、積分項のみを対象にチャネル間の結合が以下のように導入される。
Figure 0005031099
上式(9)で、ρ (i)は、時間kにおけるチャネルiの測定雑音電力の推定値の逆数、即ち1/rの推定値であり、Nは、チャネルの総数である。
別法として、重み係数は、平方根を取ると以下のように定義される。
Figure 0005031099
上式で、w (i)は、時間kにおけるチャネルiの重みであり、ρ (i)は、時間kにおけるチャネルiの前記位相誤差指示の雑音分散の推定値の逆数である。
ρ (i)の計算手法は様々なものが存在する可能性がある。1つは、該当するチャネルiの位相ロック・ループに対する入力信号の位相と、期待ビット・セル(expected bit cell)の信号位相とを比較すること、即ち、上記のように取得される誤差信号の分散を計算し、更にその推定された分散の逆数を取ることにより、ρ (i)を導出する手法である。
別法として、ρ (i)は、タイミング誤差検出器から提供される信号の分散を計算し、やはりその逆数を取ることによって近似される。
共通利得130の推定は、パラメータq及びrの推定から式(8)のζを推定することによって行うことができ、あるいは任意の適切な技法を使用して設計者が適切と判断した値を利用することもできる。一例としては、PLLの時間応答、例えば整定時間やオーバーシュート量等を考慮することによってループ係数が選択される従来のPLL設計における(積分項に関する)ループ係数値を利用することが挙げられる。このζの値は固定とすることができ、重み係数w全体で時間変動が考慮に入れられる。
同様に、γ項も固定とすることができるが、この場合は比例項についてフィルタの交差結合が行われないので、αの表記は使用されない。ζに関して上述したように、これらのγの係数は、例えば従来の時間応答に基づくPLL設計を使用して設計者が妥当と考える任意の手法で選択することができる。
上述の各方法にはステップ順序の変更を含めた様々な変更を施すことができることが当業者には理解されるだろう。更に、本明細書に例示される配置とは異なる特定の構成要素配置を利用することもできることが当業者には理解されるだろう。
以上、本発明の好ましい諸実施形態について詳細に説明したが、これらの実施形態については、添付の特許請求範囲に記載される本発明の範囲を逸脱しない様々な修正形態及び適合形態が当業者に想到され得ることは明らかである。

Claims (12)

  1. 信号クロック制御が相関する受信信号を読み取るように構成された複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック回路であって、
    前記相関信号のデジタル・サンプルを提供するように構成される現在の状態の複数の読み取りチャネルのうちの1つに関して取得される少なくとも1つのデジタル・サンプルの位相をそれぞれ指示する複数の位相入力と、
    前記複数の位相誤差入力に応答するロジック回路であって、前記各位相誤差入力の位相誤差を重み付けするとともに他の前記各位相誤差入力の前記位相誤差と交差結合させ、前記交差結合された重み付け位相誤差に共通利得を与えるように構成され、前記各位相誤差入力の前記重みは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられ、前記共通利得は、周波数誤差変動に関連する雑音分散と、すべてのチャネルに関する前記位相誤差に関連する雑音分散との比と関係付けられる、ことを特徴とする、ロジック回路と、
    前記交差結合に応答するフィードバック・ロジック回路であって、前記各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成されるフィードバック・ロジック回路と、
    を備える共通サンプル・タイミング制御ロジック回路
  2. 前記重み付け及び交差結合は、前記各位相誤差入力の前記位相誤差の積分値を対象とする、請求項1に記載の共通サンプル・タイミング制御ロジック回路
  3. 前記各位相誤差入力の前記重みは、次式に従って決定され、
    Figure 0005031099
    上式で、
    Figure 0005031099
    以降w (i)と記載する。
    は、時間kにおけるチャネルiの重みであり、
    Figure 0005031099
    以降ρ (i)と記載する。
    は、時間kにおけるチャネルiの前記位相誤差に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である、
    請求項に記載の共通サンプル・タイミング制御ロジック回路
  4. 前記各位相誤差入力の前記重みは、次式に従って決定され、
    Figure 0005031099
    上式で、w (i)は、時間kにおけるチャネルiの重みであり、ρ (i)は、時間kにおけるチャネルiの前記位相誤差に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である、
    請求項に記載の共通サンプル・タイミング制御ロジック回路
  5. 前記重み及び与えられる利得は、次式に従って決定され、
    Figure 0005031099
    上式で、
    Figure 0005031099
    以降β (i)と記載する。
    は、時間kにおけるチャネルiの利得であり、w (i)は、時間kにおけるチャネルiの重みであり、√ζは前記共通利得である、 請求項に記載の共通サンプル・タイミング制御ロジック回路
  6. 磁気テープ・ドライブ用の読み取り検出信号クロック制御システムであって、
    前記磁気テープ・ドライブによって読み取られる磁気テープからのデータのサンプルを提供するように構成された前記磁気テープ・ドライブの複数の読み取りチャネルのうちの1つに関して取得されるサンプルの位相をそれぞれ指示する複数の位相入力と、
    前記複数の各位相入力に応答する位相誤差ロジック回路であって、前記読み取りチャネルのうちの1つに関する前記サンプルの位相誤差を判定し、前記複数の各読み取りチャネルに関する各位相誤差入力において位相誤差を提供するように構成される位相誤差ロジック回路と、
    前記複数の位相誤差入力に応答するロジック回路であって、前記各位相誤差入力の前記位相誤差を重み付けするとともに他の前記各位相誤差入力の前記位相誤差と交差結合させ、前記交差結合された重み付け位相誤差に共通利得を与えるように構成され、前記各位相誤差入力の前記重みは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられ、前記共通利得は、周波数誤差変動に関連する雑音分散と、すべてのチャネルに関する前記位相誤差に関連する雑音分散との比と関係付けられる、ことを特徴とする、ロジック回路と、
    前記交差結合に応答するフィードバック・ロジック回路であって、前記各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するように構成されるフィードバック・ロジック回路と、
    を備える読み取り検出信号クロック制御システム。
  7. 信号クロック制御が相関する信号を読み取るように構成される複数の読み取りチャネルに関するサンプル・タイミング位相推定値を提供する方法であって、
    前記相関信号のデジタル・サンプルを提供するように構成される現在の状態の複数の読み取りチャネルのうちの1つに関して取得される少なくとも1つのデジタル・サンプルの位相をそれぞれ指示する複数の位相入力を提供するステップと、
    前記読み取りチャネルのうちの1つの位相誤差をそれぞれ指示する複数の位相誤差入力を提供するステップと、
    前記各位相誤差入力の位相誤差を重み付けするとともに他の前記各位相誤差入力の前記位相誤差と交差結合させるステップと、
    前記交差結合された重み付け位相誤差に共通利得を与えるステップであって、前記各位相誤差入力の前記重みは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられ、前記共通利得は、周波数誤差変動に関連する雑音分散と、すべてのチャネルに関する前記位相誤差に関連する雑音分散との比と関係付けられる、ことを特徴とする、、共通利得を与えるステップと、
    前記交差結合及び利得に応答して、前記各読み取りチャネルに関するサンプル・タイミング位相推定値を提供するステップと、
    を含む方法。
  8. 前記重み付け及び交差結合させるステップは、前記各位相誤差入力の前記位相誤差の積分値を対象とする、請求項に記載の方法。
  9. 前記各位相誤差入力の前記重み付けは、重み付けされる前記位相誤差入力の前記位相誤差の雑音分散と関係付けられる、請求項に記載の方法。
  10. 前記各位相誤差入力の前記重みは、次式に従って決定され、
    Figure 0005031099
    上式で、w (i)は、時間kにおけるチャネルiの重みであり、ρ (i)は、時間kにおけるチャネルiの前記位相誤差に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である、
    請求項に記載の方法。
  11. 前記各位相誤差入力の前記重み付けは、次式に従って決定され、
    Figure 0005031099
    上式で、w (i)は、時間kにおけるチャネルiの重みであり、ρ (i)は、時間kにおけるチャネルiの前記位相誤差に関連する雑音分散の推定値の逆数であり、Nは、チャネルの総数である、
    請求項に記載の方法。
  12. 前記重み付け及び与えられる利得は、次式に従って決定され、
    Figure 0005031099
    上式で、β (i)は、時間kにおけるチャネルiの利得であり、w (i)は、時間kにおけるチャネルiの重みであり、√ζは前記共通利得である、 請求項に記載の方法。
JP2010528352A 2007-10-11 2008-09-24 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出) Expired - Fee Related JP5031099B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/870,765 US8019034B2 (en) 2007-10-11 2007-10-11 Common state-space multi-channel digital sample timing phase control of multiple read channels for correlated signals
US11/870,765 2007-10-11
PCT/EP2008/062757 WO2009047118A1 (en) 2007-10-11 2008-09-24 Multi-channel data detection

Publications (2)

Publication Number Publication Date
JP2011501333A JP2011501333A (ja) 2011-01-06
JP5031099B2 true JP5031099B2 (ja) 2012-09-19

Family

ID=40230009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010528352A Expired - Fee Related JP5031099B2 (ja) 2007-10-11 2008-09-24 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出)

Country Status (6)

Country Link
US (1) US8019034B2 (ja)
EP (1) EP2198517B1 (ja)
JP (1) JP5031099B2 (ja)
KR (1) KR101274424B1 (ja)
CN (1) CN101809870B (ja)
WO (1) WO2009047118A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189012B2 (en) * 2012-03-29 2015-11-17 Terasquare Co. Ltd. Clock recovery, receiver, and communication system for multiple channels
US8988798B2 (en) 2013-05-31 2015-03-24 International Business Machines Corporation Iterative data storage read channel architecture
US8964321B2 (en) 2013-05-31 2015-02-24 International Business Machines Corporation Iterative data storage read channel architecture having dropout mitigation
US9214187B2 (en) 2013-05-31 2015-12-15 International Business Machines Corporation Cycle-slip resilient iterative data storage read channel architecture
US9251811B1 (en) 2015-06-10 2016-02-02 International Business Machines Corporation Symbol timing recovery scheme for parallel recording channel systems
US10873333B2 (en) * 2017-05-31 2020-12-22 Intel Corporation Spur frequency estimation inside digital phase locked loop
JP2020021525A (ja) * 2018-08-02 2020-02-06 株式会社東芝 記録密度の決定方法および磁気ディスク装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313863A (ja) * 1991-04-12 1992-11-05 Sony Corp クロック信号再生装置
FR2685518B1 (fr) 1991-12-23 1994-02-04 Thomson Csf Circuit d'horloge pour systeme de lecture d'informations sequentielles.
TW241361B (ja) * 1993-05-07 1995-02-21 Philips Electronics Nv
US5442315A (en) 1993-07-27 1995-08-15 International Business Machines Corporation Bit stream rate asynchronous digital phase-locked loop
EP0901126A1 (en) 1997-09-08 1999-03-10 Hewlett-Packard Company Phase locked loops with common integrator for variable speed tape data storage device
US6549561B2 (en) * 2001-02-21 2003-04-15 Magis Networks, Inc. OFDM pilot tone tracking for wireless LAN
US7274762B2 (en) * 2002-03-22 2007-09-25 Infineon Technologies Ag Calculation circuit for calculating a sampling phase error
US7110485B2 (en) * 2002-09-26 2006-09-19 Stmicroelectronics, Inc. System and method for clock synchronization of multi-channel baud-rate timing recovery systems
US7245677B1 (en) * 2003-03-14 2007-07-17 Ralink Technology, Inc. Efficient method for multi-path resistant carrier and timing frequency offset detection
US7639444B2 (en) * 2003-12-15 2009-12-29 International Business Machines Corporation Real-time channel adaptation
CN1815892B (zh) * 2005-01-31 2011-09-28 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
CN101405984B (zh) * 2005-12-23 2011-08-24 创达特(苏州)科技有限责任公司 多通道时钟恢复系统
US7433142B2 (en) * 2006-02-01 2008-10-07 International Business Machines Corporation Using at least one servo channel to provide timing recovery and timing information to data channels

Also Published As

Publication number Publication date
EP2198517B1 (en) 2013-07-17
CN101809870B (zh) 2013-06-19
KR101274424B1 (ko) 2013-06-14
EP2198517A1 (en) 2010-06-23
KR20100067667A (ko) 2010-06-21
US8019034B2 (en) 2011-09-13
US20090097603A1 (en) 2009-04-16
JP2011501333A (ja) 2011-01-06
CN101809870A (zh) 2010-08-18
WO2009047118A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5031099B2 (ja) 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法(マルチ・チャネル・データ検出)
US7733592B2 (en) Methods for multi-channel data detection phase locked loop frequency error combination
JP5004969B2 (ja) テープ・ドライブ・システム内の長手方向位置検出方法、システム、及びコンピュータ・プログラム
US6856183B2 (en) Scheme to improve performance of timing recovery systems for read channels in a disk drive
JP2009506469A (ja) 非同期サンプリングおよび同期等化の読み出しチャネル装置
US6791776B2 (en) Apparatus for information recording and reproducing
US7777980B2 (en) Multi-channel data detection phase locked loop error combination logic
KR100726787B1 (ko) 적응등화회로 및 적응등화방법
US7355938B2 (en) Timing recovery method and storage apparatus for suppressing control of sampling positions
US20050058048A1 (en) Device and method for data reproduction
US7773326B2 (en) Methods for multi-channel data detection phase locked loop error combination
US7889818B2 (en) Method and apparatus for controlling sampling of signals produced in relation to stored data
US7773327B2 (en) Multi-channel data detection phase locked loop frequency error combination logic
US20110032630A1 (en) Multi-mode loop adaptation scheme for high-density data recording channel
JP5579379B2 (ja) マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法
JP5579380B2 (ja) マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法
Chaichanavong et al. Kalman filtering applied to timing recovery in tracking mode
JP2008010049A (ja) 情報再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees