CN101809870B - 多通道数据检测方法和控制逻辑装置 - Google Patents
多通道数据检测方法和控制逻辑装置 Download PDFInfo
- Publication number
- CN101809870B CN101809870B CN200880109749.2A CN200880109749A CN101809870B CN 101809870 B CN101809870 B CN 101809870B CN 200880109749 A CN200880109749 A CN 200880109749A CN 101809870 B CN101809870 B CN 101809870B
- Authority
- CN
- China
- Prior art keywords
- phase error
- passage
- input
- place
- indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Abstract
一种用于多读取通道的样本定时的公共样本定时控制,其中多读取通道所接收的信号的信号时钟是相关联的,例如来自同时写入的磁带的并行轨道。公共样本定时控制逻辑包括:多相位误差输入(91,92),其每个指示读取通道之一的相位误差。响应于多相位误差输入的逻辑被配置为对每个相位误差输入的相位误差指示加权,并将其与每个其他相位误差输入的相位误差指示交叉耦合,并施加与相位误差指示的噪声的方差有关的增益。反馈逻辑(141,142)响应于所述交叉耦合,并被配置为提供每个读取通道的样本定时相位评估(111,112)。
Description
技术领域
本发明涉及多通道数据检测,更具体而言,涉及多读取通道的采样定时,其中多读取通道所接收的信号的信号时钟是相关联的。
背景技术
具有多通道的数据存储通常采用可移动介质,其中将数据记录在介质的一个通路(pass)上,并在介质的可能不同的通路上以及在与记录数据的驱动器可能不同的驱动器上在随后的时间将数据读回并检测。可移动介质的一个例子是磁带,其具有多个用于进行记录的并行轨道。通常并行轨道同时被写入,使得写入在并行介质上的信号的信号时钟是相关联的。
读回期间的符号定时恢复表示数据存储读取通道中的最关键功能之一。在适当的时刻采样模拟读回信号对于实现良好的总体性能非常重要。出现的挑战有,干扰的存在(例如信息遗失事件),瞬时速度变化,以及各种原因的信号失真,这使得定时恢复非常困难。由于面积记录密度越来越高,减小了SNR(信噪比)余量,使得令人满意的定时恢复甚至成为更具挑战性的任务。
定时恢复通常是基于针对每个通道的PLL(锁相环),其目的是在采样模拟信号之前准确地评估定时偏移。在上下文中,尤其是在如上所解释的通道状况恶化的情况下,其中的问题是暂时的“时钟丢失”或“周跳”的问题。这些术语指的是这样的现象,其中定时控制环路的相位调整稳定在不期望的相位值附近,所述不期望的相位值位于与期望的操作点分开一个或若干个符号间隔时长之处。该现象经常导致位错误和符号错误的长脉冲(burst),这可能超出纠错码(例如Reed-Solomon码)的纠错能力, 引起严重的性能恶化或者甚至是永久的错误情况。
传统的方法已经用来针对最大噪声抑制和环路抖动最小化来优化PLL的操作,以通过使用更为可靠的决策等等来增加环路健壮性。
其中,美国专利5,442,315通过提供全局时钟来利用多通道的优势,全局时钟通过将各个通道的PLL采用的频率寄存器的内容平均化来产生全局平均频率信号。全局平均频率被每个轨道的PLL所采用,每个轨道将其自身标度的相位误差添加到全局平均频率。
发明内容
一种与多读取通道的样本定时有关的公共样本定时控制和方法,其中多读取通道所接收的信号的信号时钟是相关联的。
在一个实施例中,一种公共样本定时控制逻辑包括:多相位误差输入,其每个指示所述读取通道之一的相位误差。响应于所述多相位误差输入的逻辑被配置为对每个相位误差输入的相位误差指示加权,并将其与每个其他相位误差输入的相位误差指示交叉耦合,并施加公共增益。反馈逻辑响应于所述交叉耦合,并配置为提供每个读取通道的样本定时相位评估。
在另一实施例中,所述加权和交叉耦合是相对于每个相位误差输入的相位误差指示的积分(integral)施加的。
在另一实施例中,对每个相位误差输入的加权与被加权的相位误差输入的相位误差指示的噪声方差(variance)相关。
在另一实施例中,对每个相位误差输入的加权根据下式确定:
其中,wk (i)是在时间k处通道i的权重,ρk (i)是与时间k处通道i的相位误差指示相关联的噪声方差的评估的倒数,N是通道的总数目。
在另一实施例中,对每个相位误差输入的加权根据下式确定:
其中,wk (i)是在时间k处通道i的权重,ρk (i)是与时间k处通道i的相位误差指示相关联的噪声方差的评估的倒数,N是通道的总数目。
在另一实施例中,所述加权和施加的增益根据下式确定:
其中,βk (i)是在时间k处通道i的增益,wk (i)是在时间k处通道i的权重,√ζ是所述公共增益并与以下比率有关,所述比率为表征频率误差变化的噪声方差与表征所有通道的所述相位误差指示的噪声方差的比率。
在另一实施例中,一种用于磁带驱动器的读取检测信号时钟系统包括:多相位输入,其每个指示针对所述磁带驱动器的多个读取通道之一采集的样本的相位,所述读取通道被配置为从磁带驱动器所读取的磁带提供数据的样本;响应于多相位输入中的每个的相位误差逻辑,被配置为确定读取通道之一的样本的相位误差,并相对于所述多个读取通道中的每个在相位误差输入之处提供相位误差指示;响应于相位误差输入的逻辑,被配置为对每个相位误差输入的相位误差指示加权,并将其与每个其他相位误差输入的相位误差指示交叉耦合,并施加公共增益;以及反馈逻辑,响应于所述交叉耦合,并配置为提供每个读取通道的样本定时相位评估。
在另一实施例中,一种针对关联信号的多读取通道的公共状态空间多通道数字样本定时相位控制,所述信号在信号的定时方面相关联,其包括:多相位输入,其每个指示针对当前状态下多个读取通道之一采集的至少一个数字样本的相位,所述读取通道被配置为提供关联信号的数字样本。响应于所述多相位输入中的每个的相位误差逻辑被配置为确定在当前状态下读取通道之一的样本的相位误差,并相对于所述多个读取通道中的每个在相位误差输入之处提供相位误差指示。响应于相位误差输入的逻辑,被配置为对每个相位误差输入的相位误差指示加权,并将其与每个其他相位误差输入的相位误差指示交叉耦合,并施加公共增益;以及反馈逻辑,响应于所述交叉耦合,并配置为提供每个读取通道的下一状态的样本定时相位评估。
附图说明
现在仅通过示例的方式,参照附图描述本发明的实施例,其中:
图1是根据本发明实施例的并入公共采样定时控制的多通道检测系统以及与多读取通道的采样定时相关的方法的框图表示;
图2是图1的多读取通道的采样定时控制的框图表示;
图3是多读取通道的时序过程的图表表示;
图4是用于两通道系统的多通道滤波器的图表表示;以及
图5是用于两通道系统的图2的采样定时控制的图表表示。
具体实施方式
参照图1,示出用于数据存储的多通道检测系统10,其例如采用可移动介质12,其中将数据记录在介质的一个通路上,并在介质的可能不同的通路上以及在与记录数据的驱动器可能不同的驱动器上在随后的时间将数据读回并检测。可移动介质12的一个例子是磁带,其具有多个用于进行记录的并行轨道,并且缠绕在例如数据存储盒和/或数据存储驱动器的卷轴14和15上。多轨道头部17读回可移动介质的记录内容,并将读回信号供应到多通道19,其检测来自读回信号的数据。
参照图2,读回信号的符号定时恢复表示数据检测读取通道中的最关键功能之一。在适当的时刻采样模拟读回信号对于实现良好的总体性能非常重要。对于定时恢复出现的挑战有,干扰的存在(例如信息遗失事件),瞬时速度变化,以及各种原因的信号失真。由于面积记录密度越来越高,减小了SNR(信噪比)余量,使得令人满意的定时恢复甚至成为更具挑战性的任务。
定时恢复通常是基于针对每个通道的PLL(锁相环),其目的是在采用模拟信号之前准确地评估定时偏移。存在许多形式的PLL,包括在美国专利No.5,442,315中论述的PLL。
图2示出根据本发明并入公共采样定时控制的图1的多通道检测系统的实施例。
来自图1的头部17的针对每个通道的输出信号例如通过ADC(模数转换器)从模拟被转换为数字,每个通道的数字信号流被提供在图2的输入31,32...38之一处。在这种架构下,数字信号流还没有进行相位或频率的调整,因为ADC通过自由运行的时钟来计时。这样的架构避免了每个通道需要一个电压控制的震荡电路,这代表多通道系统的一种执行优势。均衡器41,42...48可以调整上述信号以补偿例如头部17和/或介质12的特性,并向样本内插逻辑51,52...58提供结果信号。样本内插逻辑51,52...58对均衡化的数字信号流进行采样,并将其进行内插,使得在理想情况下用于写入和读取数据的各时钟信号的频率和相位之间的任意偏移得到补偿。例如过采样架构中的样本内插逻辑通常将采集5个输入样本以生成期望样本率的4个输出样本,还将在样本之间进行内插以提供处于期望采样相位的期望样本。
每个通道的结果样本被供应到数据检测器61,62...68。一种类型的数据检测器是最大似然序列检测器,其将进来的信号与定义的特定预期信号进行比较,从而生成路径度量,并维护可能数据序列的路径存储器,选择具有最大正确似然性的数据序列。结果数据在线路71,72...78上输出,并行数据可以根据图1的多通道检测系统的需要而通过后续电路进行进一步合并。存在各种形式的数据检测器61,62...68,包括最大似然序列检测器的替代。
实现在适当时间在接收的数字样本内进行内插包括:检测在样本内插51,52...58之后信号中仍然存在的相位误差,并将其校正。
在一个实施例中,状态空间逻辑80包括多相位误差输入91,92...98,其每个指示读取通道之一的相位误差。状态空间逻辑被配置为响应于多相位误差输入,对每个相位误差输入的相位误差指示加权并将其与每个其他相位误差输入的相位误差指示交叉耦合,并施加公共增益。在一个实施例中,加权和交叉耦合是相对于每个相位误差输入的相位误差指示的积分,这稍后将会进行论述。
在一个实施例中,对每个相位误差输入的加权与被加权的相位误差输 入的噪声方差有关,并可以通过加权逻辑101,102...108确定。在一个例子中,噪声方差可以包括每个通道的相位误差指示的噪声方差。替代地,加权可以基于信号采样相位的噪声方差的任何适当测量。
反馈逻辑响应于上述交叉耦合,并配置为提供每个读取通道的样本定时相位评估111,112...118。
样本定时相位评估调整样本时间51,52...58以趋向于校正信号中的相位误差。
为了模拟定时过程,将频率偏移表达为“一阶自动回归”。
∫k+1=∫k+vk. (1)
此处,∫k代表时间k处的频率或频率偏移,vk代表零均值加性高斯白噪声(AWGN)过程的实现,其自动关联函数为E(vkvl)=qδkl。在磁带系统的例子中,物理上来说,{vk}包括马达速度和磁带路径引入的频率变化的效应,以及写入过程期间发生的各种噪声现象。
通过时间k处的采样相位和频率获得时间k+1处的采样相位θk+1:
θk+1=θk+fk. (2)
对于多通道的情况,式(1)和(2)给出的频率和相位演化用于N个通道中的每个。
图3包括N通道记录系统中的定时过程的表示。示出状态空间模型用于读回信号的采样相位和频率偏移。输入是随机过程vk (1),…,vk (N),其总体上彼此关联。
这些随机过程被表示为矢量形式 其中角标代表矢量转置。因此,矢量v k代表矢量零均值高斯随机过程,自动关联矩阵为Q,也就是,E{vkv′l}=Qδkl。在每个通道的第一积分(integration)步骤的输出处,获得频率偏移信号∫k (1),…,∫k (N)。每个通道上的第二积分步骤提供采样相位信号θk (1),…θk (N)。采样相位的观测值被N测量噪声过程nk (1),…,nk (N)所干扰。这些噪声过程可以用矢量形式表达为 于是n k表示矢量零均值高斯噪声过程,自动关联矩阵由R代表,也就是E{n k n′l}=Rδkl。可以假定,噪声过程nk (1),…,nk (N)是独立的高斯过程。因此,矩阵R是对角矩阵,对角元 素由R=diag(r1,…,rN)代表。最终,采样相位的噪声观察值由yk (1),…,yk (N)代表。
图3的状态空间模型的最佳状态评估器等效于具有直接和交叉耦合的环路增益的N个第二阶PLL组。
图4示出对于N=2通道系统的多通道PLL,其中交叉耦合包括正比例项和积分项。到电路的输入是采样相位的噪声观察值yk (1)和yk (2)。分别从yk (1)和yk (2)减去采样相位评估θk/k-1 (1)和θk/k-1 (2),以获得两个相位误差,这些误差被提供到多输入多输出(MIMO)环路滤波器100。该滤波器的系数,又称为环路系数,由具有适当上标的α和β代表。α环路系数驱动MIMO环路滤波器的正比例项,而β驱动MIMO环路滤波器的积分项。
总体而言,示出的多通道PLL结构涉及多输入多输出(MIMO)环路滤波器的正比例项以及积分项的相位误差(yk (i)-θk/k-1 (i))的加权求和。交叉耦合增益αk (ij),βk (ij),i≠j给出通道之间的最佳耦合。
这里,各个通道中的频率偏移变化被指示为相关联的。如上所述,这通过表述噪声过程vk (1),vk (2),…,vk (N)是相关联的而进行捕获。根据本发明,多通道磁带系统中的定时过程包括将矢量噪声过程v k用标量噪声过程 替换。
实际的环路增益总体来说是依赖于时间的。这里,通过以下方式提出稳定状态方案,即,采用用于上述状态空间模型的最佳评估器的稳定状态环路增益,并考虑到在实际系统中,过程噪声vk将具有比测量噪声nk (1)和nk (2)的功率低得多的功率,这导致如下增益定义:
同时ρ=ρ1+ρ2,ρ1=1/r1,以及ρ2=1/r2 (3)
其中,具有适当上标的α和β分别包括正比例和积分环路系数;ri表示具有数字i的通道上的测量噪声的变化(或功率),也就是说,它是噪声过程nk (1)的方差,并且其中q表示噪声过程vk的功率。
MIMO环路滤波器的两个输出被积分,以产生采样相位评估θk/k-1 (1)和θk/k-1 (2)。
在N通道系统的普遍情况下,由下式给出解法:
其中,ρj=1/rj。与通道j相关联的噪声方差rj可以被认为是该通道上经历的相位抖动。
最后,定义ζj=q/rj,将公式(4)和(5)表达为这样的形式:
参照图5,根据本发明,示出图2的状态空间逻辑80的多通道PLL实施例,用于N=2通道系统,其中省略了正比例项的交叉耦合环路系数,从而剩下仅用于积分项的环路系数的交叉耦合布置。进一步地,根据本发 明,存在与通道一样多的交叉耦合环路滤波器,包括多输入/多输出环路滤波器。
相位误差输入91和92的每个指示读取通道之一的相位误差,其从输入信号的相位中减去样本定时相位评估111,112。状态空间逻辑80被配置为响应于多相位误差输入91,92,对每个相位误差输入的相位误差指示加权101,102,并将其与每个其他相位误差输入的相位误差指示进行交叉耦合,并施加公共增益130。在示出的实施例中,加权和交叉耦合是相对于每个相位误差输入的相位误差指示的积分。
反馈逻辑141,142响应于上述交叉耦合,并配置为提供用于每个读取通道的样本定时相位评估111,112。
根据本发明,忽略正比例项的相位误差的组合,而不引起任何严重的性能损失。仅对于积分项执行相位误差的组合。
此外,根据传统的方法,例如基于环路时间响应的方法来选择参数组ζi=q/ri,所述方法最初不考虑环路耦合。这意味着,可以将ζi选择为相等, 包含公共增益130。然后,根据公式(7)仅对积分项引入耦合交叉通道,因为:
其中,ρk (i)是在时间k处通道i的测量噪声功率的评估的倒数,即,1/ri的评估,而N是通道的总数目。
替代地,加权系数被定义为忽略平方根,将加权系数定义为:
其中,wk (i)是在时间k处通道i的权重,ρk (i)是时间k处通道i的所述相位误差指示的噪声方差的评估的倒数。
可以有各种方式来计算ρk (i)。一种是从下述比较来导出,即,比较到所考虑的通道i的锁相环的输入信号的相位与预期位单元的信号相位,也即是,通过计算如此获得的误差信号的方差并进一步提取评估的方差的倒数。
替代地,通过计算定时误差检测器提供的信号的方差,然后再次取得其倒数,来估计ρk (i)。
可以通过评估参数q和r而评估公式(8)的ζ,或通过使用设计者利用任何适宜技术发现的适宜值,来对公共增益130进行评估。一个例子是使用经典PLL设计的环路系数(用于积分项),其中通过考虑PLL的时间响应(例如结算时间,超调的量等)来选择环路系数。ζ的该值可以保持固定,通过加权系数w将时间可变性考虑在内。
类似地,γ项可以是固定的:这里并不使用符号α,因为滤波器并不对正比例项交叉耦合。如上所述,对于ζ,可以用设计者认为合适的任何方式,例如使用经典的基于时间响应的PLL设计,来选择这些γ项系数。
本领域技术人员将可以理解,可以对以上论述的方法做出改变,包括改变步骤的次序。此外,本领域技术人员可以理解,可以使用与这里示出的布置所不同的具体部件布置。
尽管已经详细地说明了本发明的优选实施例,但是明显的是,本领域技术人员可以想到对这些实施例做出的修改和调整,而不背离如所附权利要求所阐述的本发明的范围。
Claims (12)
1.一种公共样本定时控制逻辑装置,用于被配置为读取接收信号的多读取通道,其中所述接收信号的信号时钟是相关联的,所述控制逻辑装置包括:
多相位误差输入,其每个指示所述读取通道之一的相位误差;
响应于所述多相位误差输入的逻辑装置,被配置为对每个所述相位误差输入的所述相位误差指示加权,并将其与每个其他所述相位误差输入的所述相位误差指示交叉耦合,并施加公共增益;以及
反馈逻辑装置,响应于所述交叉耦合,并配置为提供每个所述读取通道的样本定时相位评估,
其中,对每个所述相位误差输入的所述加权与被加权的所述相位误差输入的所述相位误差指示的噪声方差相关。
2.如权利要求1的公共样本定时控制逻辑装置,其中所述加权和交叉耦合是相对于每个所述相位误差输入的所述相位误差指示的积分。
4.如权利要求1的公共样本定时控制逻辑装置,其中对每个所述相位误差输入的所述加权根据下式确定:
其中,wk (i)是在时间k处通道i的权重,是在时间k处通道i的所述相位误差指示的噪声方差的评估的倒数,N是通道的总数目。
6.一种用于磁带驱动器的读取检测信号时钟系统,包括:
多相位输入,其每个指示针对所述磁带驱动器的多个读取通道之一采集的样本的相位,所述读取通道被配置为从所述磁带驱动器所读取的磁带提供数据的样本;
如权利要求1至5中任一个的公共样本定时控制逻辑装置;以及
响应于所述多相位输入中的每个的相位误差逻辑装置,被配置为确定所述读取通道之一的所述样本的相位误差,并相对于所述多个读取通道的每个在相位误差输入之一处提供相位误差指示。
7.一种针对关联信号的多读取通道的公共状态空间多通道数字样本定时相位控制装置,所述信号在所述信号的定时方面相关联,包括:
多相位输入,其每个指示针对当前状态下多个读取通道之一采集的至少一个数字样本的相位,所述读取通道被配置为提供所述关联信号的数字样本;
如权利要求1至5中任一个的公共样本定时控制逻辑装置;以及
响应于所述多相位输入中的每个的相位误差逻辑装置,被配置为确定在所述当前状态下所述读取通道之一的所述样本的相位误差,并相对于所述多个读取通道中的每个在相位误差输入之处提供相位误差指示。
8.一种为多读取通道提供样本定时相位评估的方法,所述读取通道被配置为读取信号,其中所述信号的信号时钟是相关联的,所述方法包括如下步骤:
提供多相位误差输入,其每个指示所述读取通道之一的相位误差;
对每个所述相位误差输入的所述相位误差指示加权,并将其与每个其他所述相位误差输入的所述相位误差指示交叉耦合;
施加公共增益;以及
响应于所述交叉耦合和增益,提供每个所述读取通道的样本定时相位评估,
其中,对每个所述相位误差输入的所述加权与被口权的所述相位误差输入的所述相位误差指示的噪声方差相关。
9.如权利要求8的方法,其中所述加权和交叉耦合是相对于每个所述相位误差输入的所述相位误差指示的积分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/870,765 US8019034B2 (en) | 2007-10-11 | 2007-10-11 | Common state-space multi-channel digital sample timing phase control of multiple read channels for correlated signals |
US11/870,765 | 2007-10-11 | ||
PCT/EP2008/062757 WO2009047118A1 (en) | 2007-10-11 | 2008-09-24 | Multi-channel data detection |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101809870A CN101809870A (zh) | 2010-08-18 |
CN101809870B true CN101809870B (zh) | 2013-06-19 |
Family
ID=40230009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880109749.2A Expired - Fee Related CN101809870B (zh) | 2007-10-11 | 2008-09-24 | 多通道数据检测方法和控制逻辑装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8019034B2 (zh) |
EP (1) | EP2198517B1 (zh) |
JP (1) | JP5031099B2 (zh) |
KR (1) | KR101274424B1 (zh) |
CN (1) | CN101809870B (zh) |
WO (1) | WO2009047118A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9189012B2 (en) * | 2012-03-29 | 2015-11-17 | Terasquare Co. Ltd. | Clock recovery, receiver, and communication system for multiple channels |
US8988798B2 (en) | 2013-05-31 | 2015-03-24 | International Business Machines Corporation | Iterative data storage read channel architecture |
US9214187B2 (en) | 2013-05-31 | 2015-12-15 | International Business Machines Corporation | Cycle-slip resilient iterative data storage read channel architecture |
US8964321B2 (en) | 2013-05-31 | 2015-02-24 | International Business Machines Corporation | Iterative data storage read channel architecture having dropout mitigation |
US9251811B1 (en) | 2015-06-10 | 2016-02-02 | International Business Machines Corporation | Symbol timing recovery scheme for parallel recording channel systems |
EP3631989A1 (en) * | 2017-05-31 | 2020-04-08 | Intel Corporation | Spur frequency estimation inside digital phase locked loop |
JP2020021525A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社東芝 | 記録密度の決定方法および磁気ディスク装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0901126A1 (en) * | 1997-09-08 | 1999-03-10 | Hewlett-Packard Company | Phase locked loops with common integrator for variable speed tape data storage device |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313863A (ja) * | 1991-04-12 | 1992-11-05 | Sony Corp | クロック信号再生装置 |
FR2685518B1 (fr) | 1991-12-23 | 1994-02-04 | Thomson Csf | Circuit d'horloge pour systeme de lecture d'informations sequentielles. |
TW241361B (zh) * | 1993-05-07 | 1995-02-21 | Philips Electronics Nv | |
US5442315A (en) | 1993-07-27 | 1995-08-15 | International Business Machines Corporation | Bit stream rate asynchronous digital phase-locked loop |
US6549561B2 (en) * | 2001-02-21 | 2003-04-15 | Magis Networks, Inc. | OFDM pilot tone tracking for wireless LAN |
US7274762B2 (en) * | 2002-03-22 | 2007-09-25 | Infineon Technologies Ag | Calculation circuit for calculating a sampling phase error |
US7110485B2 (en) * | 2002-09-26 | 2006-09-19 | Stmicroelectronics, Inc. | System and method for clock synchronization of multi-channel baud-rate timing recovery systems |
US7245677B1 (en) * | 2003-03-14 | 2007-07-17 | Ralink Technology, Inc. | Efficient method for multi-path resistant carrier and timing frequency offset detection |
US7639444B2 (en) * | 2003-12-15 | 2009-12-29 | International Business Machines Corporation | Real-time channel adaptation |
CN101405984B (zh) * | 2005-12-23 | 2011-08-24 | 创达特(苏州)科技有限责任公司 | 多通道时钟恢复系统 |
US7433142B2 (en) * | 2006-02-01 | 2008-10-07 | International Business Machines Corporation | Using at least one servo channel to provide timing recovery and timing information to data channels |
-
2007
- 2007-10-11 US US11/870,765 patent/US8019034B2/en not_active Expired - Fee Related
-
2008
- 2008-09-24 WO PCT/EP2008/062757 patent/WO2009047118A1/en active Application Filing
- 2008-09-24 JP JP2010528352A patent/JP5031099B2/ja not_active Expired - Fee Related
- 2008-09-24 EP EP08838015.9A patent/EP2198517B1/en not_active Not-in-force
- 2008-09-24 KR KR1020107007722A patent/KR101274424B1/ko not_active IP Right Cessation
- 2008-09-24 CN CN200880109749.2A patent/CN101809870B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0901126A1 (en) * | 1997-09-08 | 1999-03-10 | Hewlett-Packard Company | Phase locked loops with common integrator for variable speed tape data storage device |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
Also Published As
Publication number | Publication date |
---|---|
KR101274424B1 (ko) | 2013-06-14 |
CN101809870A (zh) | 2010-08-18 |
JP2011501333A (ja) | 2011-01-06 |
US8019034B2 (en) | 2011-09-13 |
WO2009047118A1 (en) | 2009-04-16 |
EP2198517A1 (en) | 2010-06-23 |
JP5031099B2 (ja) | 2012-09-19 |
US20090097603A1 (en) | 2009-04-16 |
EP2198517B1 (en) | 2013-07-17 |
KR20100067667A (ko) | 2010-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101809870B (zh) | 多通道数据检测方法和控制逻辑装置 | |
US8325433B2 (en) | Systems and methods for reduced format data processing | |
EP1984919B1 (en) | Synchronous servo channel for longitudinal position detection and position error signal generation in tape drive systems | |
US7365929B2 (en) | Synchronous servo channel for tape drive systems | |
US6856183B2 (en) | Scheme to improve performance of timing recovery systems for read channels in a disk drive | |
US9305582B2 (en) | Systems and methods for fly-height control using servo data | |
CN1945718B (zh) | 在存储读取通道中进行非对称性补偿的动态方法 | |
CN101361133B (zh) | 用至少一个伺服信道提供定时恢复和定时信息到数据信道 | |
US20150243310A1 (en) | Systems and Methods for Multi-Head Separation Determination | |
US8139305B2 (en) | Systems and methods for timing and gain acquisition | |
EP2416319B1 (en) | Systems and methods for sequence detection in data processing | |
US20060210002A1 (en) | Timing recovery in a parallel channel communication system | |
US9129646B2 (en) | Array-reader based magnetic recording systems with mixed synchronization | |
US20120155587A1 (en) | Systems and Methods for Improved Timing Recovery | |
CN101300634B (zh) | 使用测量误差来确定提供给均衡器的用于均衡输入信号的系数 | |
US20080253012A1 (en) | Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a prml viterbi detector | |
US6335949B1 (en) | Non-linear signal receiver | |
CN101286322B (zh) | 控制根据存储数据产生的信号的采样的方法和设备 | |
CN101409096A (zh) | 用于相位误差组合的系统和方法 | |
CN101409095A (zh) | 用于频率误差组合的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130619 Termination date: 20200924 |
|
CF01 | Termination of patent right due to non-payment of annual fee |