KR101274424B1 - 다중-채널의 데이터 검출 - Google Patents

다중-채널의 데이터 검출 Download PDF

Info

Publication number
KR101274424B1
KR101274424B1 KR1020107007722A KR20107007722A KR101274424B1 KR 101274424 B1 KR101274424 B1 KR 101274424B1 KR 1020107007722 A KR1020107007722 A KR 1020107007722A KR 20107007722 A KR20107007722 A KR 20107007722A KR 101274424 B1 KR101274424 B1 KR 101274424B1
Authority
KR
South Korea
Prior art keywords
phase error
phase
inputs
weighted
sample timing
Prior art date
Application number
KR1020107007722A
Other languages
English (en)
Other versions
KR20100067667A (ko
Inventor
로버트 알렌 허킨스
옌스 옐리토
서댓 엘서
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100067667A publication Critical patent/KR20100067667A/ko
Application granted granted Critical
Publication of KR101274424B1 publication Critical patent/KR101274424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Measuring Phase Differences (AREA)

Abstract

복수의 판독 채널들의 샘플 타이밍을 위한 공통 샘플 타이밍 제어 회로, 여기서 복수의 판독 채널들에 수신된 신호들에 대한 신호 클럭킹(signal clocking)이 예를 들어, 동시에 기록된 자기 테이프의 평행 트랙들로부터, 코릴레이트된다(correlated). 공통 샘플 타이밍 제어 회로는 복수의 위상 에러 입력들(91)(92)을 포함하는데, 이들 각각은 판독 채널들 중 하나의 위상 에러를 표시한다. 복수의 위상 에러 입력들에 응답하는 로직(logic)은 위상 에러 입력 각각의 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시로 웨이트(weight)하고 크로스커플(crosscouple)하여, 그리고 위상 에러 표시들에 대한 잡음(noise) 편차에 관한 게인(gain)을 적용하도록 구성된다. 피드백 로직(141)(142)은 크로스커플링에 응답하며 각각의 판독 채널에 대한 샘플 타이밍 위상 예측치(111)(112)를 제공하도록 구성된다.

Description

다중-채널의 데이터 검출{MULTI-CHANNEL DATA DETECTION}
본 발명은 다중-채널의 데이터 검출에 관한 것으로, 더 상세하게는, 복수의 판독 채널들의 샘플 타이밍에 관한 것이다, 여기서 상기 복수의 판독 채널들에 수신된 신호들의 신호 클럭킹(signal clocking)은 상관된다(correlated).
복수의 채널들을 포함하는 데이터 스토리지는 통상 이동가능한 매체를 사용하는데, 상기 이동 가능한 매체에서 데이터는 상기 매체의 한 패스(one pass)를 따라서 기록되며. 그리고 이후에는(at a subsequent time), 아마도 상기 데이터는 상기 데이터를 기록한 드라이브와 다른 드라이브 상에서 상기 매체의 다른 패스를 따라 리드백(read back)되어 검출된다(detected). 이동가능한 매체의 일 예로써 리코딩(recording)을 위한 복수의 평행 트랙들을 포함하는 자기테이프(magnetic tape)가 있다. 상기 평행 트랙들은 통상 동시에 기록되는데, 상기 평행 트랙들 상에(on parallel tracks) 기록된 신호들의 신호 클럭킹이 상관되도록 기록된다.
심볼 타이밍 복구(symbol timing recovery)는, 리드백(readback)동안, 데이터 스토리지 읽기 채널에서 수행되는 가장 중요한 기능들 중 하나이다. 전체적으로(overall) 좋은 성능을 달성하기 위해서는 아날로그 리드백 신호를 정확한 시점에(at right time instant) 샘플링하는 것이 중요하다. 알려진 도전들 (challenges presented) 중에는 드롭아웃 이벤트들(dropout events), 순간 속도 변화들(instantaneous speed variations), 및 다양한 원인들에 의한 신호왜곡(signal distortion)과 같은 교란들(disturbances)이 있는데, 이들은 타이밍 복구를 어렵게 한다. 단위 면적당(areal) 리코딩 밀도가 점점 더 높아짐에 따라, SNR(신호 대 잡음 비) 마진들(margins)이 감소하여, 만족스러운 타이밍 복구를 달성하는 것은 더욱(even) 더 어려운 일(challenging task)이 되고 있다.
타이밍 복구는 통상, 채널 각각에 대한 PLL(위상 고정 루프)에 기초하여 이루어지는데, 이 PLL의 목적은 아날로그 신호를 샘플링하기 전에 타이밍 오프셋들(the timing offsets)을 정확하게 예측하는 것이다. 여기서 문제들이라고 하는 것은, 특히 전술한 바와 같이 채널 상태들의 품질을 떨어뜨리는 것과 관련된 것은, 일시적인 "락의 소실(loss of lock)" 혹은 "싸이클 슬립(cycle slip)"으로부터 오는 것들이다. 이러한 용어들(락의 소실 혹은 싸이클 슬립)은 타이밍 제어 루프의 위상 조정값들(adjustments)이 원하는 작동 포인트로부터 하나 또는 몇몇의 심볼 인터벌 구간들(symbol interval durations) 만큼 떨어져 위치되어 바람직하지 않은 위상값 부근에 안정화되는(stabilize) 현상을 일컫는다. 이런 현상은 종종 비트의 긴 버스트들(long bursts) 및 심볼 에러들을 야기할 수 있는데, 이는 에러 교정 코드들(예를 들어, 리드 솔로몬(Reed Solomon) 코드들)의 에러 교정 능력의 한계를 초과할 수 있으며, 때로는 심각한 성능 저하나 영구적인 에러 상황들로 이끌 수 있다.
잡음 리젝션(noise rejection)을 최대화하고 루프 지터(loop jitter)를 최소화하기 위해 PLL의 작동을 최적화하고, 더 신뢰할만한 결정기준들 등을 사용하여 루프 안정성(robustness)을 증가시키는 방법이 종래에도 있었다.
미국 특허 5,442,315는, 그 중에서 특히(inter alia), 글로벌 클럭을 제공함으로써 복수의 채널들의 장점을 이용하는데, 여기서 글로벌 클럭은 개별 채널들의 PLL들에 의해서 사용되는 주파수 레지스터들(registers)을 평균하여 글로벌 평균 주파수 신호를 생성한다. 상기 글로벌 평균 주파수는 각각 트랙의 PLL에 의해 사용되는데, 여기서 각각 트랙의 PLL은 자신의 측정된(own scaled) 위상 에러를 그것에 추가한다.
본 발명은 복수의 판독 채널들의 샘플 타이밍을 위한 공통 샘플 타이밍 제어 회로 및 그에 관한 방법들을 제공하는데, 여기에서 상기 복수의 판독 채널들에 수신된 신호들의 신호 클럭킹(signal clocking)은 상관된다.
일 실시예에서, 공통 샘플 타이밍 제어는 복수의 위상 에러 입력들을 포함하는데, 이들 각각은 판독 채널들 중 하나에 대한 위상 에러를 표시한다. 복수의 위상 에러 입력들에 응답하는 로직(logic)은 위상 에러 입력 각각의 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시로 가중하고(weight) 교차결합(crosscouple)하여서 공통 게인(gain)을 적용하도록 구성된다. 그리고 피드백 로직은 상기 교차결합에 응답하여 판독 채널 각각에 대해 샘플 타이밍 위상 예측치(estimate)를 제공하도록 구성된다.
다른 실시예에서, 상기 가중(weighting) 및 교차결합 (crosscoupling) 은 위상 에러 입력 각각에 대한 위상 에러 표시의 적분치(integral)에 적용된다.
또 다른 실시 예에서, 위상 에러 입력 각각에 대한 가중(weight)은 가중되는(being weighted) 위상 에러 입력에 대한 위상 에러 표시들과 연관된 잡음 분산(noise variance)와 관련된다.
또 다른 실시 예에서, 위상 에러 입력 각각에 대한 가중(weight)은 이하의 공식에 따라 결정되는데, 공식은:
Figure 112010022622874-pct00001
이고, 여기서
Figure 112012046660324-pct00002
는 시간 k 일때 채널 i 에 대한 가중치이고, 그리고
Figure 112012046660324-pct00003
는 시간 k 일때 채널 i 에 대한 위상 에러 표시들과 관련된 잡음 분산 예측치의 역(inverse)이며, 또한 N 은 채널들의 총 수에 해당한다.
또 다른 실시 예에서, 위상 에러 입력 각각에 대한 가중은 이하의 공식에 따라 결정되는데, 공식은:
Figure 112010022622874-pct00004
이고, 여기서
Figure 112012046660324-pct00005
는 시간 k 일때 채널 i 에 대한 가중치이고, 그리고
Figure 112012046660324-pct00006
는 시간 k 일때 채널 i 에 대한 위상 에러 표시들과 관련된 잡음 분산 예측치의 역(inverse)이며, 또한 N 은 채널들의 총 수에 해당한다.
또 다른 실시 예에서, 가중치 및 적용된 게인(gain)은 이하의 공식에 따라 결정되는데, 공식은:
Figure 112010022622874-pct00007
이고, 여기서
Figure 112012046660324-pct00008
는 시간 k 일때 채널 i 에 대한 게인(gain)이고,
Figure 112012046660324-pct00009
는 시간 k 일때 채널 i 에 대한 가중치이며, √ζ는 공통 게인(common gain)이고 잡음 분산 비율과 관련된다. 상기 잡음 분산 비율은 모든 채널들에 대한 위상 에러 표시들을 나타내는(characterize) 잡음 분산에 대한 주파수 에러 분산들(variations)을 나타낸다.
또 다른 실시 예에서, 자기 테이프 드라이브를 위한 판독 검출(detection) 신호 클럭킹 시스템은 복수의 위상 입력들을 포함하되, 이들 각각은 자기 테이프 드라이브의 복수의 읽기 채널들 중 하나에 대해 취해진(taken) 샘플 위상을 표시하며, 상기 읽기 채널들은 상기 자기 테이프 드라이브에 의해서 판독되는(read) 자기 테이프로부터 데이터 샘플들을 제공하도록 구성되고; 복수의 위상 입력들 각각에 대해 응답하는 위상 에러 로직(phase error logic)은 읽기 채널들 중 하나의 샘플에 대한 위상 에러를 결정하여 상기 복수의 판독 채널들 각각에 대한 위상 에러 입력에 위상 에러 표시를 제공하도록 구성되고; 상기 위상 에러 입력들에 응답하는 로직(logic)은 각각의 위상 에러 입력의 상기 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시로 가중하고(weight) 교차결합하여(crosscouple) 공통 게인(gain)을 적용하도록 구성되고; 그리고 상기 교차결합(crosscoupling)에 응답하는 피드백 로직은 각각의 판독 채널에 대해 샘플 타이밍 위상 예측치(estimate)를 제공하도록 구성된다.
또 다른 실시 예에서, 연관된 신호들 -상기 신호들은 신호들의 타이밍에 대해 연관됨- 을 위한 복수의 판독 채널들의 공통 상태-공간(state-space) 다중-채널 디지털 샘플 타이밍 위상 제어는 복수의 위상 입력들을 포함하는데, 이들 각각은 현재 상태에서 복수의 판독 채널들 중 하나에 대해 이루어진 적어도 하나의 디지털 샘플 위상을 나타내고, 상기 판독 채널들은 상기 연관된 신호들의 디지털 샘플들을 제공하도록 구성된다. 복수의 위상 입력들 각각에 응답하는 위상 에러 로직(phase error logic)은 현재 상태에서 판독 채널들 중 하나의 샘플의 위상 에러를 결정하여, 복수의 판독 채널들 각각에 대한 위상 에러 입력에 위상 에러 표시를 제공하도록 구성된다. 상기 위상 에러 입력들에 응답하는 로직(logic)은 위상 에러 입력 각각의 상기 위상 에러 표시를 다른 위상 에러 입력 각각의 에러 표시로 가중하고(weight) 교차결합(crosscouple)하여, 공통 게인(gain)을 적용하도록 구성되며; 그리고 피드백 로직은 상기 교차결합(crosscoupling)에 응답하여 판독 채널 각각의 다음 상태(next state)에 대한 샘플 타이밍 위상 예측치(estimate)를 제공하도록 구성된다.
본 발명의 바람직한 실시 예는, 오직 예시의 목적으로만, 이하의 도면을 참조하여 이제부터 설명될 것이다.
도 1은, 본 발명의 일 실시 예에 따른 복수의 판독 채널들에 대한 샘플 타이밍을 위한 공통 샘플 타이밍 제어 회로 및 그에 관한 방법들을 포함하는 다중-채널 검출 시스템을 도시한 블록도이다;
도 2는, 도 1의 복수의 판독 채널들에 대한 샘플 타이밍 제어 회로를 도시한 블록도이다;
도 3은, 복수의 판독 채널들에 대한 타이밍 프로세스를 도시한 도면이다;
도 4는, 두 개의 채널 시스템에 대한 다중-채널 필터를 도시한 도면이다; 그리고
도 5는, 두 개의 채널 시스템에 대한 도 2의 샘플 타이밍 제어 회로를 도시한 도면이다.
도 1을 참조하면, 도 1은 데이터 스토리지를 위한 다중-채널 검출 시스템(10)을 도시한다. 여기서 상기 데이터 스토리지는 예를 들어, 이동가능한 매체(12)를 사용하는데, 상기 이동 가능한 매체에서 데이터는 상기 매체의 한 패스(one pass)를 따라 기록되며. 그리고 이후에는, 아마도 상기 데이터는 상기 데이터를 기록한 드라이브와 다른 드라이브 상에서 상기 매체의 다른 패스를 따라 리드백(read back)되어 검출된다(detected). 이동가능한 매체(12)의 일 예는 자기 테이프(magnetic tape)이며, 이 자기 테이프는 리코딩(recording)을 위한 복수의 평행 트랙들을 갖고, 릴들(14) 및 (15), 예를 들어, 데이터 스토리지 카트리지 및/또는 데이터 스토리지 드라이브의 릴들에 감겨있다(wound). 다중-트랙 헤드(17)는 이동가능한 매체에 기록된 내용들을 리드백(read back)하고 상기 리드백 신호들을 복수의 채널들(19)에 제공하며, 여기서 상기 리드백 신호들로부터 데이터를 검출한다.
도 2를 참조하면, 도 2는 데이터 검출 판독 채널들에서 수행되는 가장 중요한 기능들 중 하나에 해당하는 리드백 신호들의 심볼 타이밍 복구 회로(symbol timing recovery)를 도시한다. 전체적으로(overall) 좋은 성능을 달성하기 위해서는 아날로그 리드백 신호를 정확한 시점에서(at the right time instant) 샘플링하는 것이 중요하다. 타이밍 복구에 대해 알려진 도전들(challenges presented) 중에는 드롭아웃 이벤트들(dropout events), 순간 속도 변화들(instantaneous speed variations), 및 다양한 원인들에 의한 신호왜곡(signal distortion)과 같은 교란들(disturbances)이 있다. 단위 면적당(areal) 리코딩 밀도가 점점 더 높아짐에 따라, SNR(신호 대 잡음 비) 마진들(margins)이 감소하여, 만족스러운 타이밍 복구를 달성하는 것은 더욱(even) 더 어려운 일(challenging task)이 되고 있다. 타이밍 복구는 통상, 각각의 채널에 대한 PLL(위상 고정 루프)에 기초하여 이루어지는데, 이 PLL의 목적은 아날로그 신호를 샘플링하기 전에 타이밍 오프셋들(the timing offsets)을 정확하게 예측하는 것이다. 많은 PLL 버전들이 존재하며, 그 중 하나가 미국 특허 No. 5,442, 315에 소개되어 있다.
도 2는, 본 발명에 따른 공통 샘플 타이밍 제어를 포함하는(incorporate) 도 1의 다중-채널 검출 시스템의 일 예를 도시한다.
도 1의 헤드(17)로부터의 채널들 각각에 대한 출력 신호가 아날로그에서 디지털 신호로, 예를 들어, ADC(아날로그 대 디지털 변환기)에 의해, 변환되며, 각각의 채널에 대한 상기 디지털 신호들 스트림이 도 2의 입력들(31), (32)...(38) 중 하나에 제공된다. 이 아키텍처에서, ADC는 자유 실행 클럭(free running clock)에 의해 클럭되기(clocked)때문에, 상기 디지털 신호들 스트림의 위상 혹은 주파수에 대한 조정은 아직 이루어지지 않은 상태이다. 이러한 아키텍처는 채널당 전압조정발진회로(voltage controlled oscillator circuit)를 필요로 하지 않는데, 이는 다중채널 시스템들에서 구현하는데 장점이 된다. 이퀄라이저(41), (42)...(48)는, 예를 들어, 헤드(17) 및/또는 매체(12)의 특성들(characteristics)에 관해 보상하기(compensate)위해서 신호들을 조정할 수 있으며, 샘플 인터폴레이션(interpolation) 로직(51), (52)...(58)에서 조정된 결과신호들(resultant signals)을 제공한다. 샘플 인터폴레이션 로직(51), (52)...(58)은 상기 이퀄라이즈된 디지털 신호들 스트림으로부터 샘플들을 가져와, 그것들을 인터폴레이트하여(interpolate), 데이터를 기록하고 판독하는데 사용되는 클럭 시그널들의 주파수 및 위상 사이의 모든(any) 오프셋(offset)이 이상적으로 보상되도록 한다. 샘플 인터폴레이션 로직은, 예를 들어, 오버샘플링(oversampling) 아키텍처에서는, 원하는 샘플 레이트(sample rate)로 4개의 출력 샘플들을 생성하기 위해서 통상 5개의 입력 샘플들을 가져오며, 또한 원하는 샘플링 위상에 원하는 샘플들을 제공하기 위해 샘플들 간에 인터폴레이션을 수행할 것이다(interpolate).
각각의 채널에 대한 상기 결과샘플들(the resultant samples)은 데이터 검출기(61), (62)...(68)에 제공된다. 데이터 검출기의 한가지 종류로 최대 가능 시퀀스 검출기(maximum likelihood sequence detector)가 있는데, 이는 들어오는 신호들을 정해진(defined) 특정 예상 시퀀스들과 비교하여 경로 메트릭들(path metrics)을 생성하고, 가능한 데이터 시퀀스들에 대한 경로 메모리를 유지하여, 교정될(being correct) 최대 가능성(maximum likelihood)을 갖는 데이터 시퀀스들을 선별한다. 상기 결과데이터(resultant data)는 라인(71), (72)...(78)에서 출력되며 상기 평행 데이터(the parallel data)는 도 1의 다중-채널 검출 시스템의 필요에 따라 다음에 오는 회로(subsequent circuitry)에 의해서 추가로 컴바인(combine)될 수도 있다. 다양한 버전의 데이터 검출기들(61), (62)...(68)이 존재하는데, 여기에는 최대 가능 시퀀스 검출기들을 대체할 수 있는 것들도 포함된다. 수신된 디지털 샘플들 내에서 정확한 시간에 인터폴레이션이 이루어지기 위해서는 샘플 인터폴레이션(51), (52)...(58) 이후에도 여전히 그 신호에 존재하는 모든(any) 위상 에러를 검출하여서 그것들을 교정해야한다.
일 실시예에서, 상태-공간 로직(80)은 복수의 위상 에러 입력들(91), (92)...(98)을 포함하는데, 각각은 판독 채널들 중 하나의 위상 에러를 표시한다. 상기 상태-공간 로직은 복수의 위상 에러 입력들에 응답하여 위상 에러 입력 각각의 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시로 가중하고(weight) 교차결합(crosscouple)하여, 공통 게인(gain)을 적용하도록 구성된다. 일 실시 예에서, 상기 가중(weighting) 및 교차결합(crosscoupling)은 위상 에러 입력 각각의 위상 에러 표시의 인테그럴(integral)에 대해 수행되는데, 이하에서 설명될 것이다.
일 실시예에서, 위상 에러 입력 각각에 대한 가중치(weight)는 가중되는(being weighted) 위상 에러 입력에 대한 잡음 편차(noise variance)와 관련되고, 이는 웨이팅 로직(101), (102)...(108)에 의해 결정될 수 있다. 일 실시예에서, 상기 잡음 편차는 상기 채널에 대한 위상 에러 표시들의 잡음 편차를 포함한다. 또 다른 실시예에서, 상기 가중(weighting)은 단일 샘플링 위상에 대한 잡음 편차의 모든 적절한 수단(any suitable measure)에 기초하여 이루어질 수 있다.
피드백 로직은 상기 교차결합(crosscoupling)에 응답하여 각각의 판독 채널에 대한 샘플 타이밍 위상 예측치(111), (112)...(118)를 제공하도록 구성된다. 상기 샘플 타이밍 위상 예측치는 샘플 타임들(51), (52)...(58)을 조정하여 신호에 존재하는 위상 에러를 교정한다.
타이밍 프로세스를 모델하기 위해서(to model), 주파수 오프셋은 "제 1차 자기회기식(first-order autoregression)"으로 표현된다.
Figure 112010022622874-pct00010
(1)
여기서, fk 는 시간 k 일때 주파수 혹은 주파수 오프셋을 나타내고,
Figure 112010022622874-pct00011
는 자기상관함수(autocorrelation function)
Figure 112010022622874-pct00012
로 제로평균 가산 백색 가우스 잡음(zero-mean additive white Gaussian noise(AWGN)) 프로세스를 리얼리제이션(realization)한 것을 나타낸다. 테이프 시스템의 예에서, 물리적으로, {
Figure 112010022622874-pct00013
} 는 백색 프로세스 동안 발생하는 여러 가지 잡음 현상 및 주파수 편차들을 유도한 테이프-경로와 모터-속도의 효과들(effects)을 포함한다.
시간 k+1 일때 샘플링 위상, θk+1 은 시간 k 일때 샘플링 위상 및 주파수로부터 다음과 같이 획득된다:
Figure 112010022622874-pct00014
(2)
다중채널인 경우에는, 식(1) 및 (2)에 의해서 주어진 주파수 및 위상 전개들(evolutions)은 N 개의 채널들 각각에 대해서 사용된다.
도 3은 N 개의 채널들을 갖는 리코딩 시스템의 타이밍 프로세스를 나타낸 것이다. 리드백 신호의 샘플링 위상 및 주파수 오프셋에 대한 상태-공간 모델을 도시한다. 입력들은 랜덤 프로세스들은
Figure 112010022622874-pct00015
이고 이들은 통상 서로들 간에 코릴레이트되어있다(correlated).
이들 랜덤 프로세스들은
Figure 112010022622874-pct00016
와 같이 벡터 형태로 나타내지는데, 여기서 악센트부호(prime)는 벡터 변환을 나타낸다. 상기 벡터
Figure 112010022622874-pct00017
는, 자기상관 행렬(matrix)
Figure 112010022622874-pct00018
, 즉,
Figure 112010022622874-pct00019
로(with), 벡터 제로평균(zero-mean) 가우스(Gaussia) 랜덤 프로세스를 나타낸다. 각각의 채널에서 제 1의 인테그레이션 단계들(the first integration steps)의 출력에서, 주파수 오프셋 신호들
Figure 112010022622874-pct00020
이 획득된다. 각각의 채널에 대한 제 2의 인테그레이션 단계들은 샘플링 위상 신호들
Figure 112010022622874-pct00021
을 제공한다. 샘플링 위상들에 대한 관측들(observations)은 N 측정 잡음 프로세스(the N measurement noise process)
Figure 112010022622874-pct00022
에 의해서 교란된다(perturbed). 이들 잡음 프로세스들은
Figure 112010022622874-pct00023
와 같이 벡터 형태로 나타내질 수 있다. 그 다음, 벡터
Figure 112010022622874-pct00024
은, R 로 나타낸 자기상관 행렬(matrix),
Figure 112010022622874-pct00025
, 로(with) 제로평균 가우스(zero-mean Gaussia) 랜덤 프로세스를 나타낸다. 잡음 프로세스
Figure 112010022622874-pct00026
는 독립 가우스 프로세스(independent Gaussian processes)로 가정될 수 있다. 따라서, 행렬
Figure 112010022622874-pct00027
은
Figure 112010022622874-pct00028
로 표시된 대각선 요소들(elements)을 갖는 대각선 행렬(diagonal matrix)이다. 최종적으로, 샘플링 위상들에 관한 잡음 관측들은
Figure 112010022622874-pct00029
로 표시된다.
도 3의 상태-공간 모델에 대한 최적 상태 예측기(estimator)는, 직접(direct) 및 교차결합된 루프 게인들(gains)을 갖는 N개의 제 2차 PLL들 세트와 동일하다(equivalent).
도 4는, N = 2 인 채널 시스템에 대한 다중채널 PLL을 도시한다. 여기서 교차결합은 비례(proportional)항과 인테그럴(integral)항들을 모두 포함한다. 상기 회로에 대한 입력은 샘플링 위상들
Figure 112012046660324-pct00030
및
Figure 112012046660324-pct00031
의 잡음 관측들이다. 샘플링 위상 예측치들
Figure 112012046660324-pct00032
및
Figure 112012046660324-pct00033
는, 각각, 상기
Figure 112012046660324-pct00034
및
Figure 112012046660324-pct00035
로부터 감산되어(subtracted), 두 개의 위상 에러들이 획득되는데, 이 에러들은 다중-입력 다중-출력(MIMO) 루프 필터(100)에 제공된다. 이 필터의 계수들(coefficients)(루프 계수들로도 불림)은 α 및 β들로 표시되는데, 그 위쪽에 적절한 지수들을 포함한다. 여기서 α루프 계수들은 미모(MIMO) 루프 필터의 비례항들을 드라이브하고(drive), 반면 β 루프 계수들은 미모(MIMO) 루프 필터의 인테그럴항들을 드라이브한다(drive).
일반적으로, 도시된 다중채널 PLL 구조는 다중-입력 다중-출력(MIMO) 루프 필터의 인테그럴항들 및 비례항들에 대한 위상 에러들의 가중된 합(weighted sum) (
Figure 112010022622874-pct00036
들)에 관여한다(involve). 그리고 크로스-커플링 게인들
Figure 112010022622874-pct00037
은 채널들 사이에 최적의 커플링을 제공한다.
여기서, 개개의 채널들에서 주파수 오프셋 편차들(variations)은 코릴레이트된(correlated)것으로 표시된다. 전술한 바와 같이, 이는 잡음 프로세스들
Figure 112010022622874-pct00038
을 코릴레이트되게 함으로써 캡쳐된다(is captured). 본 발명에 따라, 다중채널 테이프 시스템의 타이밍 프로세스는 벡터 잡음 프로세스
Figure 112010022622874-pct00039
를
Figure 112010022622874-pct00040
와 같은 스칼라 잡음 프로세스로 바꾸는 단계를 포함한다.
실제 루프 게인들은, 일반적으로, 시간 의존적이다(time dependent). 여기서, 안정 상태 솔루션(a steady-state solution)은 상기 상태-공간 모델을 위한 최적의 예측기(estimator)의 안정 상태 루프 게인들(steady-state loop gains)을 사용하고, 또한 실제 시스템에서 프로세스 잡음
Figure 112010022622874-pct00041
가 측정 잡음
Figure 112010022622874-pct00042
및
Figure 112010022622874-pct00043
의 파워(power)보다 훨씬 더 낮은 파워를 가질 것을 고려하여서 디벨럽되며(developed), 게인은 다음과 같이 정의된다:
Figure 112010022622874-pct00044
여기서
Figure 112010022622874-pct00045
,
Figure 112010022622874-pct00046
, (3)
이고, α및 β는, 위쪽에 적절한 지수들 표시(proper upper indices)를 가지며, 비례 및 인테그럴 루프 계수들(proportional and integral loop coefficients)을, 각각, 포함한다;
Figure 112010022622874-pct00047
는 숫자 i를 갖는 채널 상의 측정 잡음에 대한 편차(혹은 파워)를 나타내는데, 즉, 이는 잡음 프로세스
Figure 112010022622874-pct00048
의 편차이고; 그리고 q 는 잡음 프로세스
Figure 112010022622874-pct00049
의 파워를 나타낸다.
상기 미모(MIMO) 루프 필터의 두 개의 입력들은 샘플링 위상 예측치들
Figure 112010022622874-pct00050
및
Figure 112010022622874-pct00051
를 생성하기 위해서 인테그레이트된다(integrated).
N 채널 시스템의 일반적인 경우에서, 솔루션은 이하와 같이 주어진다:
Figure 112010022622874-pct00052
여기서,
Figure 112010022622874-pct00053
이다. 채널 j 와 관련된 잡음 편차
Figure 112010022622874-pct00054
는 이 채널에서 경험되는 위상 지터(jitter)로 볼 수 있다.
끝으로,
Figure 112010022622874-pct00055
로 정의하면, 방정식 (4) 및 (5)는 다음과 같은 형태로 표현된다.
Figure 112010022622874-pct00056
도 5를 참조하면, 도 5는 본 발명에 따른, 도 2의 상태-공간 로직(80)의 다중채널 PLL 실시 예에서 N = 2인 채널 시스템에 대해 도시한다. 여기서 비례항들에 대한 교차결합 루프 계수들은 생략되고, 오직 인테그럴항들의 루프 계수들에 대해서만 교차결합 어레인지먼트(arrangement)를 남겨둔다. 또한, 본 발명에 따르면, 교차결합된 루프 필터들은 채널들의 수만큼 존재하며, 다중 입력 다중 출력(MIMO) 루프 필터를 포함한다.
위상 에러 입력들(91) 및 (92) 각각은 판독 채널들 중 하나의 위상 에러를 표시하며, 이들은 샘플 타이밍 위상 예측치(111), (112)를 입력 신호의 위상으로부터 감산시킨다(subtract). 상태-공간 로직(80)은 복수의 위상 에러 입력들(91), (92)에 응답하여, 위상 에러 입력 각각의 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시로 가중(101), (102) 및 교차결합하여, 공통 게인(130)을 적용하도록 구성된다. 도시된 실시 예에서, 가중 및 교차결합은 위상 에러 입력 각각의 위상 에러 표시의 인테그럴(integral)에 대해 수행된다.
피드백 로직(141), (142)은 교차결합에 응답하며, 그리고 각각의 판독 채널에 대해 샘플 타이밍 위상 예측치(111), (112)를 제공하도록 구성된다.
Figure 112012046660324-pct00057
는 인테그럴 항들의 루프 계수들을 위해서 사용된다. 비례항들에 대하여 교차결합되지 않은 루프 변수들은 이 도면에서
Figure 112012046660324-pct00058
및
Figure 112012046660324-pct00059
로 표시되며, 여기서 루프 필터들의 비례항 부분들은 채널마다(즉, 전체로서가 아닌) 리얼라이즈된다(realized).
본 발명에 따르면, 비례항들에 대한 위상 에러들의 조합(combination)은 어떤 심각한 성능 패널티(penalty) 없이도 생략될 수 있다. 따라서 상기 위상 에러들의 조합은 오직 인테그럴 항들에 대해서만 이루어진다.
또한, 파라미터들 세트
Figure 112010022622874-pct00060
는 초기에는(initially) 루프 커플링들을 고려하지 않는 종래의 접근방식(예를 들어, 루프 타임-응답 기초)을 따라서 선택된다. 이는 상기
Figure 112010022622874-pct00061
가
Figure 112010022622874-pct00062
Figure 112010022622874-pct00063
이 되도록 선택될 수 있음을 의미하며, 공통 게인(130)을 포함한다. 그 다음, 채널들 간의 커플링(coupling across channels)은, 방정식 (7)에 따라, 오직 인테그럴항들에 대해서만 다음과 같이 도입된다.
Figure 112010022622874-pct00064
여기서,
Figure 112010022622874-pct00065
는 시간 k 일때 채널 i 에 대한 측정 잡음 파워 예측치의 인버스(inverse), 즉
Figure 112010022622874-pct00066
의 예측치이고, N은 채널들의 총 수이다.
또 다른 실시 예에서, 가중 계수(the weighting coefficient)는 제곱근(square-root)을 생략한 것으로 정의되며, 다음과 같이 정의된다.
Figure 112010022622874-pct00067
여기서,
Figure 112012046660324-pct00068
는 시간 k 일때 채널 i 에 대한 가중치이고,
Figure 112012046660324-pct00069
는 시간 k 일때 채널 i 에 대한 상기 위상 에러 표시들의 잡음 편차 예측치의 역(inverse)이다.
Figure 112010022622874-pct00070
를 계산하는 방법은 여러 가지가 있을 수 있다. 그 중 한가지 방법은, 고려된 채널 i의 위상 고정 루프에 대한 입력 신호 위상과 기대되는(expected) 비트 셀(bit cell)의 신호 위상을 비교함으로서 얻을 수 있다. 즉, 그렇게 해서 얻어진(so-obtained) 에러 신호의 편차를 계산하여 예측된 편차에 대한 역(inverse)을 취함으로써 얻을 수 있다.
또한,
Figure 112010022622874-pct00071
는 타이밍-에러 검출기에 의해 제공된 신호의 편차를 계산하여 다시 그에 대한 역(inverse)을 취함으로써 근사치를 얻을 수 있다.
공통 게인(130)의 예측치들은 q 및 r 파라미터들을 예측하여 방정식 (8)의
Figure 112012046660324-pct00072
을 예측함으로써 만들어지거나, 또는 설계사(designer)가 어떤 적절한 방법(technique)을 사용하여 찾은 적당한 값을 사용할 수도 있다. 고전적인(classical) PLL 설계의 루프 계수 값(인테그럴항에 대한)을 사용하는 것이 한 예가 될 수 있다. 여기서 상기 루프 계수들은 PLL의 시간 응답(예를 들어, 세틀링(settling) 시간, 신호의 오버슈트 양(amount of overshoot) 등)을 고려하여 선택된다. 이와 같은
Figure 112012046660324-pct00073
값은 고정 값으로 될 수 있으며, 시간 가변성은 가중 계수들
Figure 112012046660324-pct00074
를 통해서 고려될 수 있다.
이와 유사하게,
Figure 112012046660324-pct00075
항들도 고정 값이 될 수 있다: 여기서는 필터들이 비례항들에 대해서는 교차결합되지 않기 때문에
Figure 112012046660324-pct00076
는 사용되지 않는다. 전술한 바와 같이,
Figure 112012046660324-pct00077
을 위해 이들
Figure 112012046660324-pct00078
계수들은 설계사가 적합하다고 생각하는 값으로 선택될 수 있는데, 예를 들어, 고전적인 시간-응답 기초의 PLL 설계 값을 사용할 수 있다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 전술한 방법들에 대한 변경들이, 단계들의 순서를 변경하는 것을 포함하여, 이루어질 수 있음을 이해할 수 있을 것이다. 또한 당해 기술 분야에서 통상의 지식을 가진 자들은 여기에서 설명한 것과는 상이한 특정 컴포넌트 배열들(arrangements)이 사용될 수 있음을 이해할 수 있을 것이다.
이상 본 발명의 바람직한 실시 예들이 자세하게 설명되었지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 이하의 청구범위에서 설명한 본 발명의 기술적 사상을 벗어나지 않고 전술한 실시 예들로부터 여러 변형들 및 응용들(adaptations)이 이루어질 수 있음을 분명하게 이해할 수 있을 것이다.

Claims (14)

  1. 수신된 신호들을 판독(read)하도록 구성된 다중 판독 채널들을 위한 공통 샘플 타이밍 제어 로직 회로에 있어서,
    상기 수신된 신호들의 신호 클럭킹은 상관되며(correlated),
    각각이 상기 판독 채널들 중 하나의 위상 에러를 표시하는 다수의 위상 에러 입력들;
    상기 다수의 위상 에러 입력들에 응답하여, 가중되는 상기 위상 에러 입력에 대해 가중된 위상 에러 표시(phase error indication)의 특성과 관련된 가중치로 상기 위상 에러 입력 각각의 위상 에러 표시를 가중하고(weight), 상기 위상 에러 입력 각각의 상기 가중된 위상 에러 표시를 각각의 다른 위상 에러 입력의 위상 에러 표시와 교차결합(crosscouple)하고, 교차결합되고 가중된 위상 에러 표시에 공통 게인(common gain)을 적용하도록 구성된 로직; 및
    상기 교차결합에 응답하여 상기 판독 채널 각각에 대해 샘플 타이밍 위상 예측치를 제공하도록 구성된 피드백 로직(feedback logic);을 포함하는
    공통 샘플 타이밍 제어 로직 회로.
  2. 제 1항에 있어서,
    상기 가중 및 교차결합은
    상기 위상 에러 입력 각각의 상기 위상 에러 표시의 적분치(integral)에 관한 것인,
    공통 샘플 타이밍 제어 로직 회로.
  3. 제 1항에 있어서,
    상기 위상 에러 입력 각각에 대한 상기 가중은,
    가중되는 상기 위상 에러 입력에 대한 상기 위상 에러 표시들의 잡음 분산에 관련되는
    공통 샘플 타이밍 제어 로직 회로.
  4. 제 3항에 있어서,
    상기 위상 에러 입력 각각에 대한 상기 가중(weight)은,
    이하의 공식- 공식은
    Figure 112012046660324-pct00079

    여기서
    Figure 112012046660324-pct00080
    는 시간 k 일때 채널 i 에 대한 가중치이고, 그리고
    Figure 112012046660324-pct00081
    는 시간 k 일때 채널 i 에 대한 상기 위상 에러 표시들과 관련된 잡음 분산 예측치의 역(inverse)이며, 그리고 N은 채널들의 총 수 임- 에 따라 결정되는
    공통 샘플 타이밍 제어 로직 회로.
  5. 제 3항에 있어서,
    상기 위상 에러 입력 각각에 대한 상기 가중(weight)은,
    이하의 공식 - 공식은
    Figure 112012046660324-pct00082

    이고, 여기서
    Figure 112012046660324-pct00083
    는 시간 k 일때 채널 i 에 대한 가중치이고,
    Figure 112012046660324-pct00084
    는 시간 k 일때 채널 i 에 대한 상기 위상 에러 표시들의 잡음 분산 예측치의 역(inverse)이고, 그리고 N은 채널들의 총 수 임 - 에 따라 결정되는,
    공통 샘플 타이밍 제어 로직 회로.
  6. 제 5항에 있어서,
    상기 가중 및 적용된 게인은
    이하의 공식- 공식은
    Figure 112012046660324-pct00085

    이고, 여기서
    Figure 112012046660324-pct00086
    는 시간 k 일때 채널 i 에 대한 게인(gain)이고,
    Figure 112012046660324-pct00087
    는 시간 k 일때 채널 i 에 대한 가중치이고, 그리고
    Figure 112012046660324-pct00088
    는 상기 공통 게인으로서 모든 채널들에 대한 상기 위상 에러 표시들과 연관된 잡음 분산에 대한 주파수 에러 분산들과 연관된 잡음 분산의 비율(ratio)과 관련됨 - 에 따라 결정되는
    공통 샘플 타이밍 제어 로직 회로.
  7. 자기 테이프 드라이브를 위한 판독 검출 신호 클럭킹(signal clocking) 시스템에서,
    각각이 상기 자기 테이프 드라이브의 복수의 판독 채널들 중 하나에 대하여 취해진 샘플의 위상을 표시하는 다수의 위상 입력들 -상기 판독 채널들은 상기 자기 테이프 드라이브에 의해 판독되는 자기 테이프로부터 데이터의 샘플들을 제공하도록 구성됨-;
    상기 다수의 위상 에러 입력들에 응답하여 상기 판독 채널들 중 하나의 상기 샘플의 위상 에러를 결정하고, 상기 복수의 판독 채널들 각각에 대한 위상 에러 입력에서 위상 에러 표시를 제공하도록 구성된 위상 에러 로직;
    상기 다수의 위상 에러 입력들에 응답하여, 가중되는 상기 위상 에러 입력에 대해 가중된 위상 에러 표시(phase error indication)의 특성과 관련된 가중치로 상기 위상 에러 입력 각각의 위상 에러 표시를 가중(weight)하고, 상기 위상 에러 입력 각각의 상기 가중된 위상 에러 표시를 각각의 다른 위상 에러 입력의 위상 에러 표시와 교차결합(crosscouple)하고, 교차결합하고 가중된 위상 에러 표시에 공통 게인(common gain)을 적용하도록 구성된 로직;
    상기 교차결합에 응답하여 상기 판독 채널 각각에 대해 샘플 타이밍 위상 예측치를 제공하도록 구성된 피드백 로직;을 포함하는,
    판독 검출 신호 클럭킹 시스템.
  8. 상관된 신호들을 위한 다중 판독 채널들의 공통 상태-공간 다중-채널 디지털 샘플 타이밍 위상 제어 회로(a common state-space multi-channel digital sample timing phase control)에서,
    상기 신호들은 상기 신호들의 타이밍에 대해서 상관되며,
    각각이 현재 상태에서 복수의 판독 채널들 중 하나에 대해 취해진 적어도 하나의 디지털 샘플의 위상을 표시하는 다수의 위상 입력들 -상기 판독 채널들은 상기 상관된 신호들의 디지털 샘플을 제공하도록 구성됨-;
    상기 다수의 위상 에러 입력들에 응답하여 상기 판독 채널들 중 하나의 상기 샘플의 위상 에러를 결정하고, 상기 복수의 판독 채널들 각각에 대한 위상 에러 입력에서 위상 에러 표시를 제공하도록 구성된 위상 에러 로직;
    상기 다수의 위상 에러 입력들에 응답하여, 가중되는 상기 위상 에러 입력에 대해 가중된 위상 에러 표시(phase error detection)의 특성과 관련된 가중치로 상기 위상 에러 입력 각각의 위상 에러 표시를 가중(weight)하고, 상기 위상 에러 입력 각각의 상기 가중된 위상 에러 표시를 각각의 다른 위상 에러 입력의 위상 에러 표시와 교차결합(crosscouple)하고, 교차결합되고 가중된 위상 에러 표시에 공통 게인(common gain)을 적용하도록 구성된 로직;
    상기 교차결합에 응답하여 상기 판독 채널 각각의 다음 상태에 대한 샘플 타이밍 위상 예측치를 제공하도록 구성된 피드백 로직;을 포함하는
    공통 상태-공간 다중-채널 디지털 샘플 타이밍 위상 제어회로.
  9. 복수의 판독 채널들을 위한 샘플 타이밍 위상 예측치들을 제공하기 위한 방법에 있어서,
    상기 판독 채널들은 신호들을 판독하도록 구성되고, 상기 신호들의 신호 클럭킹은 상관되며,
    각각이 상기 판독 채널들 중 하나의 위상 에러를 표시하는 다수의 위상 에러 입력들을 제공하는 단계;
    가중되는 상기 위상 에러 입력에 대해 가중된 상기 위상 에러 표시의 특성과 관련된 가중치로 상기 위상 에러 입력 각각의 상기 위상 에러 표시를 가중하고(weight), 상기 위상 에러 입력 각각의 가중된 상기 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시와 교차결합(crosscouple)하는 단계;
    상기 교차결합되고 가중된 위상 에러 표시에 공통 게인(common gain)을 적용하는 단계; 및
    상기 교차결합에 응답하여 상기 판독 채널 각각에 대해 샘플 타이밍 위상 예측치를 제공하는 단계;를 포함하는,
    샘플 타이밍 위상 예측치를 제공하는 방법.
  10. 삭제
  11. 제 9항에 있어서,
    상기 위상 에러 입력 각각에 대해 가중하는 단계는
    가중되는 상기 위상 에러 입력에 대한 상기 위상 에러 표시들의 잡음 분산과 관련되는
    샘플 타이밍 위상 예측치를 제공하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020107007722A 2007-10-11 2008-09-24 다중-채널의 데이터 검출 KR101274424B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/870,765 2007-10-11
US11/870,765 US8019034B2 (en) 2007-10-11 2007-10-11 Common state-space multi-channel digital sample timing phase control of multiple read channels for correlated signals

Publications (2)

Publication Number Publication Date
KR20100067667A KR20100067667A (ko) 2010-06-21
KR101274424B1 true KR101274424B1 (ko) 2013-06-14

Family

ID=40230009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007722A KR101274424B1 (ko) 2007-10-11 2008-09-24 다중-채널의 데이터 검출

Country Status (6)

Country Link
US (1) US8019034B2 (ko)
EP (1) EP2198517B1 (ko)
JP (1) JP5031099B2 (ko)
KR (1) KR101274424B1 (ko)
CN (1) CN101809870B (ko)
WO (1) WO2009047118A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189012B2 (en) * 2012-03-29 2015-11-17 Terasquare Co. Ltd. Clock recovery, receiver, and communication system for multiple channels
US8964321B2 (en) 2013-05-31 2015-02-24 International Business Machines Corporation Iterative data storage read channel architecture having dropout mitigation
US9214187B2 (en) 2013-05-31 2015-12-15 International Business Machines Corporation Cycle-slip resilient iterative data storage read channel architecture
US8988798B2 (en) 2013-05-31 2015-03-24 International Business Machines Corporation Iterative data storage read channel architecture
US9251811B1 (en) 2015-06-10 2016-02-02 International Business Machines Corporation Symbol timing recovery scheme for parallel recording channel systems
WO2018222176A1 (en) * 2017-05-31 2018-12-06 Intel Corporation Spur frequency estimation inside digital phase locked loop
JP2020021525A (ja) * 2018-08-02 2020-02-06 株式会社東芝 記録密度の決定方法および磁気ディスク装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313863A (ja) * 1991-04-12 1992-11-05 Sony Corp クロック信号再生装置
JPH06333347A (ja) * 1993-05-07 1994-12-02 Philips Electron Nv 再生装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2685518B1 (fr) 1991-12-23 1994-02-04 Thomson Csf Circuit d'horloge pour systeme de lecture d'informations sequentielles.
US5442315A (en) 1993-07-27 1995-08-15 International Business Machines Corporation Bit stream rate asynchronous digital phase-locked loop
EP0901126A1 (en) 1997-09-08 1999-03-10 Hewlett-Packard Company Phase locked loops with common integrator for variable speed tape data storage device
US6549561B2 (en) * 2001-02-21 2003-04-15 Magis Networks, Inc. OFDM pilot tone tracking for wireless LAN
US7274762B2 (en) * 2002-03-22 2007-09-25 Infineon Technologies Ag Calculation circuit for calculating a sampling phase error
US7110485B2 (en) * 2002-09-26 2006-09-19 Stmicroelectronics, Inc. System and method for clock synchronization of multi-channel baud-rate timing recovery systems
US7245677B1 (en) * 2003-03-14 2007-07-17 Ralink Technology, Inc. Efficient method for multi-path resistant carrier and timing frequency offset detection
US7639444B2 (en) * 2003-12-15 2009-12-29 International Business Machines Corporation Real-time channel adaptation
CN1815892B (zh) * 2005-01-31 2011-09-28 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
WO2007071193A1 (en) * 2005-12-23 2007-06-28 Triductor Technology (Suzhou) Inc. A multi-channel timing recovery system
US7433142B2 (en) * 2006-02-01 2008-10-07 International Business Machines Corporation Using at least one servo channel to provide timing recovery and timing information to data channels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313863A (ja) * 1991-04-12 1992-11-05 Sony Corp クロック信号再生装置
JPH06333347A (ja) * 1993-05-07 1994-12-02 Philips Electron Nv 再生装置

Also Published As

Publication number Publication date
CN101809870A (zh) 2010-08-18
JP5031099B2 (ja) 2012-09-19
US20090097603A1 (en) 2009-04-16
CN101809870B (zh) 2013-06-19
JP2011501333A (ja) 2011-01-06
US8019034B2 (en) 2011-09-13
EP2198517A1 (en) 2010-06-23
KR20100067667A (ko) 2010-06-21
EP2198517B1 (en) 2013-07-17
WO2009047118A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
KR101274424B1 (ko) 다중-채널의 데이터 검출
CA2636848C (en) Synchronous servo channel for longitudinal position detection and position error signal generation in tape drive systems
US7480114B2 (en) Synchronous servo channel for tape drive systems
US7733592B2 (en) Methods for multi-channel data detection phase locked loop frequency error combination
US5745315A (en) Phase error detector and magnetic storage device using the same
US7777980B2 (en) Multi-channel data detection phase locked loop error combination logic
KR100726787B1 (ko) 적응등화회로 및 적응등화방법
US7355938B2 (en) Timing recovery method and storage apparatus for suppressing control of sampling positions
US7773326B2 (en) Methods for multi-channel data detection phase locked loop error combination
US7773327B2 (en) Multi-channel data detection phase locked loop frequency error combination logic
US6853509B2 (en) Acquisition signal error estimator
US8437234B1 (en) Dynamic phase detector switching
US20110032630A1 (en) Multi-mode loop adaptation scheme for high-density data recording channel
US8441910B1 (en) System and method of adjusting gain and offset loops in data storage system
Chaichanavong et al. Kalman filtering applied to timing recovery in tracking mode
JP5579380B2 (ja) マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法
Olcer et al. Global timing control with applications to tape storage channels
Sawada et al. A signal interpolated timing recovery system with frequency offset detector
JP2009095027A (ja) マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法
JP2008010049A (ja) 情報再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee